JPH08139456A - 半導体搭載用多層配線板の製造法 - Google Patents

Abstract

(57)【要約】 【目的】設計の自由度に優れ、かつ効率的半導体搭載用
のキャビティを形成することができ、電気的信頼性の高
い多層配線板の製造法を提供すること。 【構成】複数の絶縁層と導体回路が形成された複数の基
板を積層することによって形成した多層配線板におい
て、半導体チップを搭載するための開口部を有する少な
くとも一つの絶縁層と、半導体チップ搭載部に対応する
開口部及び導体回路が形成された少なくとも一つの基板
を積層し、銅箔層を最外層とする物を最外側に準備し、
加熱硬化して積層一体化する工程、その後スルーホール
となる孔をあけ、少なくとも孔内壁に銅めっきをする工
程、外側の少なくとも一方に半導体素子収納用の開口部
を形成する工程、金めっき用レジストを形成し、半導体
チップ用端子部と外層回路、スルーホール内にニッケル
めっきし、その後金めっきを施す工程、次いで、金めっ
き用レジストを剥離し、その後少なくとも一方の銅層を
エッチング除去し外層回路を形成する工程を含むこと。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体搭載用の多層配
線板の製造法に関する。

【０００２】

【従来の技術】多層配線板は、通常、絶縁基板と電源層
とグランド層とその表面に形成された回路導体と内部に
形成された回路導体と表面に形成された回路導体と、内
部に形成された回路導体とを接続する接続用バイアホー
ル及び、部品実装スルーホール及び部品実装時のはんだ
による回路の短絡を防ぐソルダーレジストから成るもの
である。その製造法は何種類かあり、例えば内部回路や
電源層及びグランド層となる内層板の銅箔の不要な箇所
を除去して内層回路導体を形成し、積層した後に必要な
箇所にドリル等を用いて穴をあけた後に、無電解銅めっ
き等でスルーホールを形成し、表面銅箔の不要な箇所を
除去して表面の回路導体を形成し、ソルダーレジストを
塗布する方法や、積層後に表面導体回路になる箇所に永
久レジストを用いて穴をあけた後に、表面の回路導体と
スルーホールを無電解めっきにより形成する方法が知ら
れている。また、各層の内層回路を形成したものを、ガ
イドピンを用いて、位置合わせし一括して積層一体化し
た後、外層回路の形成、回路の接続を行う方法も知られ
ている。

【０００３】半導体装置用パッケージに関するものとし
ては、パッケージの外側の一部に導体を形成するリード
レスチップキャリアとすることが、特開昭５９−１５８
５７９号公報に開示されている。配線板のスルーホール
に接続するための端子ピンを有するピングリッドアレイ
を製造することが特公昭５８−１１１００号公報に開示
されている。ピングリッドアレイの端子ピンに代えては
んだボールを設け、はんだ付けによって搭載するボール
グリッドアレイとすることも、特公昭５８−１１１００
号公報に開示されている。また、端子部を先に形成しテ
ープ状絶縁フィルムで絶縁化したテープ自動化キャリア
とする方法が特公昭５８−２６８２８号公報に開示され
ている。

【０００４】このような半導体装置は、パッケージ用の
絶縁材料として、セラミックスを用いるものが多く、こ
れらのチップキャリアに半導体チップをワイヤボンディ
ングによって搭載するものが、有機絶縁材料としては、
半導体チップを搭載した後に、封止するために用いられ
ていた。さらに、多層配線板の技術を用いて、半導体チ
ップを搭載し、配線板に形成した回路と接続部するため
のチップキャリアとして、配線板のスルーホールに接続
するための端子ピンを有するピングリッドアレイを製造
することが、特公平３−２５０２３号公報に開示されて
いる。

【０００５】半導体を搭載するためのキャビティを形成
する方法としては、特公平２−５０１４号公報に、半導
体チップを搭載するためのキャビティ用貫通孔を有する
複数の絶縁層と、半導体チップを搭載するためのキャビ
ティ用貫通孔を有する複数の絶縁層に形成された複数の
回路層及び回路層の電気的接続を行うバイアホールを有
する絶縁回路板と、そのキャビティ用貫通孔を塞ぐ板体
とを重ね、加熱硬化して積層一体化した後、スルーホー
ルとなる孔をあけ、少なくとも孔内壁を金属化した後、
キャビティを形成するように、座ぐり加工を行うことが
開示されている。

【０００６】また、同様に、半導体搭載用基板の製造方
法として、半導体チップを搭載するためのキャビティ用
貫通孔を有する複数の絶縁層と絶縁回路板と、上部最外
層でそのキャビティ用貫通孔を塞ぎ、加熱硬化して積層
一体化した後、スルーホールを形成し、次いで外層回路
を形成した後、半導体搭載用の開口部を座ぐり加工で形
成し、そして金めっき用レジストを形成し、ワイヤボン
ディング等必要部分に電気めっき等により、金めっき層
を形成する方法が知られている。

【０００７】

【発明が解決しようとする課題】ところで、多層配線板
において、キャビティを先に設けるので、その後の工程
におけるエッチング工程やめっき工程に用いる処理液の
侵入を防ぐためには、プラスチック板で孔を塞いでお
き、後に座ぐり加工を行っていたので、加工工程が長く
なるとともに、座ぐり加工の作業誤差によって削られる
部分に配線を行うことができず、設計の自由度を低下さ
せていた。

【０００８】また、外層回路形成後、電気めっきでニッ
ケルめっき−金めっきを行った場合、めっき用リード
（銅回路）が残存してしまう。そのため、ノイズ等の発
生が認められる。あるいは、めっき用リードをエッチン
グにより取り除いた場合は、オーバーエッチングになり
易く、またその部分に取り込まれたエッチング液は取り
除かれにくく、絶縁劣化の原因になり易い。

【０００９】本発明は、設計の自由度に優れ、かつ効率
的半導体搭載用のキャビティを形成することができ、電
気的信頼性の高い多層配線板の製造法を提供することを
目的とする。

【００１０】

【課題を解決するための手段】本発明の半導体搭載用多
層配線板の製造法は、複数の絶縁層と導体回路が形成さ
れた複数の基板を積層することによって形成した多層配
線板において、半導体チップを搭載するための開口部を
有する少なくとも一つの絶縁層と、半導体チップ搭載部
に対応する開口部及び導体回路が形成された少なくとも
一つの基板を積層し、銅箔層を最外層とする物を最外側
に準備し、加熱硬化して積層一体化する工程、その後ス
ルーホールとなる孔をあけ、少なくとも孔内壁に銅めっ
きをする工程、外側の少なくとも一方に半導体素子収納
用の開口部を形成する工程、金めっき用レジストを形成
し、半導体チップ用端子部と外層回路、スルーホール内
にニッケルめっきし、その後金めっきを施す工程、次い
で、金めっき用レジストを剥離し、その後少なくとも一
方の銅層をエッチング除去し外層回路を形成する工程を
含むことを特徴としている。

【００１１】銅箔層を最外層とする物で最外側に準備
し、開口部を塞ぐ物としては、例えば、片面銅張積層板
／プリプレグ、片面銅張積層板／接着フィルム、銅箔／
プリプレグ、銅箔／接着フィルム等が使用できる。しか
し、上記に限定したものではなく、キャビティ上の開口
部を塞ぎ、積層工程や穴あけやスルーホールめっき工程
に耐えられるものであれば構わない。

【００１２】半導体装素子収納用の開口部はルーター等
による座ぐり加工で形成される。しかし、強化材を含ま
ない接着フィルムを使用することにより、打ち抜きで開
口部を形成することもできる。

【００１３】金めっき用レジストとしては、市販品を使
用することができる。本発明としては、外側の少なくと
も一方に半導体素子収納用の開口部を形成し、その後金
めっき用レジストを形成し、半導体チップ端子部と外層
回路、スルーホール内にニッケルめっきし、その後金め
っきを施し、次いで、金めっき用レジストを剥離し、そ
の後少なくも一方の銅層をエッチング除去し、外層回路
を形成することを含むことを特徴としている。

【００１４】従って、スルーホールめっき後、片面のみ
エッチングレジストを形成し外層回路を形成する。その
後半導体素子収納用の開口部を形成し、次いで金めっき
用レジストを形成し、半導体チップ用端子部と外層回
路、スルーホール内にニッケルめっきし、次いで金めっ
きを施す。その後、金めっき用レジストを剥離し、次い
で残り片面の銅層をエッチング除去し、外層回路を形成
しても構わない。あるいは又、両面に開口を形成し、そ
の後、金めっき用レジストを形成し、半導体チップ用端
子部と外層回路、スルーホール内にニッケルめっきし、
その後金めっきを施し、次いで、金めっき用レジストを
剥離し次いで銅層をエッチング除去し、両面同時に外層
回路を形成しても構わない。

【００１５】あるいは又、片面のみ半導体素子収納用の
開口部を形成しその後、金めっき用レジストを形成し、
半導体チップ用端子部と外層回路、スルーホール内にニ
ッケルめっきし、その後金めっきを施し、次いで、金め
っき用レジストを剥離し、その後銅層をエッチング除去
し、両面同時に外層回路を形成し、次いで残り片面の開
口を形成しても構わない。

【００１６】両面に開口を形成する場合は、ヒートシン
ク等のチップ搭載用の部材を片面に装着することが好ま
しい。また、チップ搭載する側に開口を形成しなくても
良い。

【００１７】更に、他の配線板との接続を行う端子を、
その一方の面を設け、その面と同一面あるいは、反対面
にキャビティの開口部を設けることができる。例えば、
他の配線板との接続を行う端子を、ピンとすると、ピン
グリッドアレイを構成することができ、他の配線板との
接続を行う端子を、はんだボールによる接続のためのラ
ンド部とすることにより、ボールグリッドアレイを構成
することができる。更に、これらを組み合わせて用いる
こともでき、実装密度の高いチップキャリアであれば、
この他どのようなものにでも用いることができる。

【００１８】

【実施例】

実施例１ 半導体チップ搭載用の開口部を有し、なおかつ半導体チ
ップとワイヤボンディングで接続するためのチップ用端
子部６を有する、厚さ０．４mmのＢＴレジン系銅張積層
板ＣＣＨ−ＨＬ−８３０（三菱瓦斯化学株式会社製、商
品名）からなる第一の基板３を準備し、その上部に、第
一の基板３よりも大きな半導体チップ搭載用の開口部を
有し、厚さが０．０５mmのポリイミド接着フィルムＡＳ
−２２５０（日立化成工業株式会社製、商品名）からな
る第一の絶縁層２を準備し、第一の基板３の下部に、厚
さが０．０５mmのポリイミド接着フィルムＡＳ−２２５
０（日立化成工業株式会社製、商品名）からなる第二の
絶縁層４を準備し、第一の絶縁層２の上部最外側に、半
導体チップとワイヤボンディングで接続するための端子
部に対応する部分が座ぐり加工により薄くなっている、
厚さ０．０４mmのＢＴレジン系銅張積層板ＣＣＨ−ＨＬ
−８３０（三菱瓦斯化学株式会社製、商品名）からなる
第二の基板１を準備し、第二の絶縁層４の下部最外側
に、０．４mmのＢＴレジン系銅張積層板ＣＣＨ−ＨＬ−
８３０（三菱瓦斯化学株式会社製、商品名）からなる第
三の基板５を準備し、重ね、加熱硬化して積層一体化し
た。このときの積層条件は２０kgf/cm²、１８０℃で１
８０分間であった。図１（ａ）に示すように積層成形し
た後、スルーホール孔明けを行ない、図１（ｂ）に示す
ように、孔内壁及び表面へ無電解による銅めっき７を行
った。次いで、図１（ｃ）に示すように、座ぐり加工に
より最外側である第二の基板１に開口を形成した。その
後金めっき用レジスト８を形成し、次いでワイヤボンデ
ィング部、外層回路予定部及びスルーホール内の銅皮膜
表面に、ニッケルめっきとそれに続く金めっき９を施し
た。次いで、金めっき用レジスト８を剥離した後、銅層
のエッチングを行い、外層回路を形成した。

【００１９】実施例２ 半導体チップ搭載用の開口部を有し、なおかつ半導体チ
ップとワイヤボンディングで接続するためのチップ用端
子部６を有する、厚さ０．４mmのＢＴレジン系銅張積層
板ＣＣＨ−ＨＬ−８３０（三菱瓦斯化学株式会社製、商
品名）からなる第一の基板３を準備し、その上部に、第
一の基板３よりも大きな半導体チップ搭載用の開口部を
有し、厚さが０．０５mmのポリイミド接着フィルムＡＳ
−２２５０（日立化成工業株式会社製、商品名）からな
る第一の絶縁層２を準備し、第一の基板３の下部に、厚
さが０．０５mmのポリイミド接着フィルムＡＳ−２２５
０（日立化成工業株式会社製、商品名）からなる第二の
絶縁層４を準備し、第一の絶縁層２の上部最外側に、半
導体チップとワイヤボンディングで接続するためのチッ
プ用端子部６に対応する部分が座ぐり加工により薄くな
っている、厚さ０．４mmのＢＴレジン系銅張積層板ＣＣ
Ｈ−ＨＬ−８３０（三菱瓦斯化学株式会社製、商品名）
からなる第二の基板１を準備し、第二の絶縁層４の下部
最外側に、０．４mmのＢＴレジン系銅張積層板ＣＣＨ−
ＨＬ−８３０（三菱瓦斯化学株式会社製、商品名）から
なる第三の基板５を準備し、重ね、加熱硬化して積層一
体化した。このときの積層条件は２０kgf/cm²、１８０
℃で１８０分間であった。図２（ａ）に示すように積層
成形した後、スルーホール孔明けを行ない、図２（ｂ）
に示すように、孔内壁及び表面へ無電解による銅めっき
７を行った。次いで、図２（ｃ）に示すように、座ぐり
加工により両最外側に開口を形成した。その後、金めっ
き用レジスト８を形成し、次いでワイヤボンディング
部、外層回路予定部及びスルーホール内の銅皮膜表面
に、ニッケルめっきに続いて金めっき９を施した。次い
で、金めっき用レジスト８を剥離した後、銅層のエッチ
ングを行い、図２（ｄ）に示すように、外層回路を形成
した。

【００２０】実施例３ 半導体チップ搭載用の開口部を有し、なおかつ半導体チ
ップとワイヤボンディングで接続するための端子部を有
する、厚さ０．４mmのＢＴレジン系銅張積層板ＣＣＨ−
ＨＬ−８３０（三菱瓦斯化学株式会社製、商品名）から
なる第一の基板を準備し、その上部に、第一の基板より
も大きな半導体チップ搭載用の開口部を有し、厚さが
０．０５mmのポリイミド接着フィルムＡＳ−２２５０
（日立化成工業株式会社製、商品名）からなる第一の絶
縁層を準備し、第一の基板の下部に、厚さが０．０５mm
のポリイミド接着フィルムＡＳ−２２５０（日立化成工
業株式会社製、商品名）からなる第二の絶縁層を準備
し、第一の絶縁層の上部最外側に、半導体チップとワイ
ヤボンディングで接続するための端子部に対応する部分
が座ぐり加工により薄くなっている厚さ０．４mmのＢＴ
レジン系銅張積層板ＣＣＨ−ＨＬ−８３０（三菱瓦斯化
学株式会社製、商品名）からなる第二の基板を準備し、
第二の絶縁層の下部最外側に、０．４mmのＢＴレジン系
銅張積層板ＣＣＨ−ＨＬ−８３０（三菱瓦斯化学株式会
社製、商品名）からなる第三の基板を準備し、重ね、加
熱硬化して積層一体化した。このときの積層条件は２０
kgf/cm² 、１８０℃で１８０分間であった。積層成形
後、スルーホール孔明け、孔内壁及び表面への無電解銅
めっきを行った。次いで、外層回路用のエッチングレジ
ストを形成し、第三の基板のみ銅をエッチング除去し、
外層回路を形成した。レジスト剥離後、座ぐり加工によ
り両最外側に開口を形成した。その後金めっき用レジス
トを形成し、次いでワイヤボンディング部、外層回路、
外層回路予定部及びスルーホール内の銅皮膜表面に、ニ
ッケルめっき次いでは金めっきを施した。次いで、金め
っき用レジストを剥離後、銅層のエッチングを行い、第
二の基板の外層回路を形成した。

【００２１】

【発明の効果】以上に説明したように、本発明によっ
て、最外側に座ぐり加工等により開口を形成した後に、
金めっきをエッチングレジストとして同じ側に外層回路
を形成するので、設計の自由度に優れ、かつ効率的半導
体搭載用のキャビティを形成することができ、電気的信
頼性の高い多層配線板の製造法を提供することができ
た。

【図面の簡単な説明】

【図１】（ａ）〜（ｄ）は、本発明の一実施例を説明す
るための各工程における断面図である。

【図２】（ａ）〜（ｄ）は、本発明の他の実施例を説明
するための各工程における断面図である。

【符号の説明】

１．第二の基板 ２．第一の絶縁層 ３．第一の基板 ４．第二の絶縁層 ５．第三の基板 ６．チップ用端子 ７．銅めっき ８．金めっき

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 正則 東京都新宿区西新宿二丁目１番１号 日立 化成工業株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数の絶縁層と導体回路が形成された複数
   の基板を積層することによって形成した多層配線板にお
   いて、 半導体チップを搭載するための開口部を有する少なくと
   も一つの絶縁層と、半導体チップ搭載部に対応する開口
   部及び銅箔回路が形成された少なくとも一つの基板を積
   層し、銅箔層を最外層とする物を最外側に準備し、加熱
   硬化して積層一体化する工程、その後スルーホールとな
   る孔をあけ、少なくとも孔内壁に銅めっきをする工程、
   外側の少なくとも一方に半導体チップ収納用の開口部を
   形成する工程、金めっき用レジストを形成し、半導体チ
   ップ用端子部と外層回路、スルーホール内にニッケルめ
   っきし、その後金めっきを施す工程、次いで、金めっき
   用レジストを剥離し、その後少なくとも一方の銅層をエ
   ッチング除去し外層回路を形成する工程を含むことを特
   徴とする半導体搭載用多層配線板の製造法。