JPH08140021A - 液晶表示装置の駆動回路 - Google Patents

液晶表示装置の駆動回路

Info

Publication number
JPH08140021A
JPH08140021A JP27770094A JP27770094A JPH08140021A JP H08140021 A JPH08140021 A JP H08140021A JP 27770094 A JP27770094 A JP 27770094A JP 27770094 A JP27770094 A JP 27770094A JP H08140021 A JPH08140021 A JP H08140021A
Authority
JP
Japan
Prior art keywords
signal
timing
horizontal
display device
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27770094A
Other languages
English (en)
Inventor
Tokio Yamaguchi
時生 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP27770094A priority Critical patent/JPH08140021A/ja
Publication of JPH08140021A publication Critical patent/JPH08140021A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Television Systems (AREA)

Abstract

(57)【要約】 【目的】NTSC方式の表示装置にPAL方式の映像を
簡易的に行うための回路において、奇数フィールドと偶
数フィールドで水平走査線の間引きタイミングを変える
とともに、ノンインターレースに於いてもフィールド毎
に間引きタイミングを変える。 【構成】PAL/NTSC方式の映像信号P/LがPA
L方式を示す信号によって動作する間引きタイミング回
路14は、第1の間引きタイミングと第2の間引きタイ
ミングを発生し、奇数フィールドと偶数フィールドを示
すフィールド判別信号O/Eにより、第1の間引きタイ
ミングと第2の間引きタイミングを選択的に出力する。
また、ノンインターレース判別信号NON/INTによ
り、第1の間引きタイミングと第2の間引きタイミング
をフィールド毎に交互に出力する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、NTSC方式の映像信
号を表示する液晶表示装置の駆動回路に関し、特に、N
TSC方式以外の映像信号、例えば、PAL方式の映像
信号を表示可能な液晶表示装置の駆動回路に関する。
【0002】
【従来の技術】一般に、TV用の液晶表示装置には、T
FTを使用したアクティブマトリクス型が主に使用され
ている。NTSC方式の場合、インターレースされた水
平走査線数525本の内、有効走査線数は、約480本
程度である。そのため、TV用の液晶表示装置では、4
80本のゲートラインが設けられ、そのうちの240本
の奇数ラインと240本の偶数ラインは、各々奇数フィ
ールドと偶数フィールドで駆動されるようになってい
る。また、簡易型の液晶表示装置では、ゲートラインが
240本設けられ、奇数フィールドと偶数フィールドで
共通にゲートラインを駆動している。
【0003】一方、PAL方式の場合、走査線の本数は
625本であるため、そのままでは、NTSC方式の液
晶表示装置に表示することはできないので、簡易的に走
査線を間引きすることが行われている。例えば、走査線
7本毎に1本の走査線を間引くことにより、536本に
変換できるので、NTSC方式の液晶表示装置にも表示
可能となる。
【0004】図4は、上述した簡易型の液晶表示装置に
おいて、NTSC方式及びPAL方式のいずれも表示可
能とした場合の駆動回路のブロック図である。液晶パネ
ル1には240本のゲートライン2及びゲートライン2
と交差する多数のドレインライン3が設けられ、ゲート
ライン2とドレインライン3の交点に各々TFTと画素
電極(図示せず)が設けられる。ゲートライン2はゲー
トラインドライバ4に接続され、ドレインライン3は、
ドレインラインドライバ5に接続されている。
【0005】ゲートラインドライバ4は、240ビット
のシフトレジスタで構成され、各フィールドの最初に印
加されるスタートパルスSTVによって動作を開始し、
水平同期信号に同期したラインクロックCKVによって
順次ゲートラインを駆動する。ドレインラインドライバ
5は、水平ドット数に応じたビット数の水平シフトレジ
スタ5−1と、水平シフトレジスタ5−1によってR、
G、Bの映像信号電圧をサンプリングするサンプルホー
ルド回路5−2と、サンプルホールド回路5−2の出力
電圧を1ライン分保持しドレインライン3に出力するア
ナログラッチ回路5−3とから構成される。水平シフト
レジスタ5−1は、水平同期信号に同期したスタートパ
ルスSTHによって動作を開始し、ドットクロックDC
Kによって、順次サンプルホールド回路5−2のサンプ
リング動作が制御される。アナログラッチ回路5−3
は、ラインクロックCKVによってそのラッチ動作が制
御され、また、出力イネーブル信号OEによってラッチ
された電圧が、ドレインライン3に一度に供給される。
【0006】また、同期分離回路6は、ビデオ信号VI
DEOに含まれる水平同期信号H及び垂直同期信号Vを
取り出す周知の回路であり、この水平同期信号H及び垂
直同期信号Vに基づき、水平タイミング回路7は、水平
シフトレジスタ5−1のスタートパルスSTH及びドッ
トクロックDCKを発生し、垂直タイミング回路8は、
ゲートラインドライバ4のスタートパルスSTV及びラ
インクロックCKVを発生する。また、PAL/NTS
C検出回路9は、水平同期信号H及び垂直同期信号Vに
基づいて、印加されたビデオ信号VIDEOがNTSC
方式かPAL方式かを判別する回路であり、検出出力P
/Nは、間引きタイミング回路10に印加される。
【0007】検出出力P/NがPAL方式の検出出力を
示す場合、間引きタイミング回路10は、垂直タイミン
グ回路8から出力される水平周期信号FHを計数して水
平走査線の7本に1本の割合、例えば、7本の内の3本
目の水平走査線を間引くための間引きタイミング信号C
HGLINE及びCHGOEを出力する。この間引きタ
イミング信号CHGLINEは、ANDゲート11に供
給され、ANDゲート11において、ラインクロックC
KVの出力を禁止し、一方、間引きタイミング信号CH
GOEは、アナログラッチ回路5−3の出力イネーブル
信号OEとして印加され、ドレインライン3へのラッチ
電圧出力を禁止する。ANDゲート11から出力される
ラインクロックCKVはゲートラインドライバ4及びア
ナログラッチ回路5−3に印加される。従って、AND
ゲート11においてラインクロックCKVの出力が1ラ
イン分遮断されると、ゲートラインドライバ4は、次の
ゲートラインの駆動を停止し、また、サンプルホールド
回路5−2の1水平期間のアナログ出力は、アナログラ
ッチ回路5−3にラッチされず、更に、1水平期間の間
アナログラッチ回路5−3の出力がディゼーブルになる
ため、1ライン分の映像信号が間引かれる。
【0008】検出出力P/NがNTSC方式を示す検出
出力の場合、間引きタイミング回路10は、動作せず、
間引きタイミング信号CHGLINE及びCHGOEを
共に「H」レベルに固定する。従って、この場合にはA
NDゲート11において、ラインクロックCKVは遮断
されず、アナログラッチ5−3の出力は禁止されない。
【0009】このように、NTSC方式のビデオ信号の
液晶表示装置において、PAL方式のビデオ信号の走査
線を7本に1本間引くことによってPAL方式の表示が
可能となる。
【0010】
【発明が解決しようとする課題】しかしながら、図4に
示された液晶表示装置においては、PAL方式の走査線
を間引くタイミングが7本の走査線の3番目に固定され
ているため、各フィールドにおいて常に同じラインが間
引かれることになる。この場合、例えば、文字などの横
線が、間引かれるラインで表示される場合には、文字の
横線が消えてしまうことになり、文字として認識できな
くなる不都合がある。特に、ノンインターレース駆動の
ビデオ信号を発生する機器、例えば、PAL方式のパソ
コン端末モニタに使用する場合には、文字の横線が消え
る現象は顕著に現れてしまう。
【0011】
【課題を解決するための手段】本発明は、上述した点に
鑑みて創作されたものであり、NTSC方式に基づいて
表示がなされる液晶表示装置に他の方式に基づく表示を
行う液晶表示装置の駆動回路において、前記他の方式の
映像信号が印加されたことを示す信号によって動作し、
インターレース駆動の奇数フィールド時に所定の水平走
査線間隔で1水平走査線の映像信号を間引く第1のタイ
ミング信号とインターレース駆動の偶数フィールド時に
所定の水平走査線間隔で1水平走査線の映像信号を間引
く第2のタイミング信号を発生すると共に、ノンインタ
ーレース駆動時に前記第1のタイミング信号と第2のタ
イミング信号をフィールド毎に交互に発生する間引きタ
イミング発生手段と、前記第1及び第2のタイミング信
号に基づき、液晶表示装置の水平走査線駆動と映像信号
駆動を禁止する手段とを備えたものである。
【0012】また、本発明は、液晶表示装置の走査線を
駆動する走査線ドライバと、前記液晶表示装置の信号線
を駆動する信号線ドライバと、映像信号から分離された
垂直同期信号と水平同期信号に基づいて前記走査線ドラ
イバのタイミング制御を行うとともに前記信号線ドライ
バのタイミング制御を行う複数の制御信号を発生するタ
イミング制御回路と、PAL方式の映像信号が供給され
たことを示す信号に従って水平同期信号に同期した水平
同期クロック信号を所定数繰り返し計数するカウンタ
と、該カウンタの計数値が第1の値の時に第1のタイミ
ング信号を発生し、前記第1の値より大きい第2の値の
時に第2のタイミング信号を発生するデコード回路と、
前記映像信号がインターレースであることを示す信号の
印加時に、奇数フィールドを示す信号に従って前記第1
のタイミング信号を選択し、偶数フィールドを示す信号
に従って前記第2のタイミング信号を選択し、更に、前
記映像信号がノンインターレースであることを示す信号
の印加時には前記第1と第2のタイミング信号を各フィ
ールド毎に交互に選択出力するタイミング選択手段と、
該タイミング選択手段から出力される第1のタイミング
信号と第2のタイミング信号に従って前記走査線ドライ
バと信号線ドライバの動作を1水平期間禁止する手段と
を備えたものである。
【0013】これにより、各フィールドにおいて間引か
れる水平走査線が交互に変わるため、横線が消えること
がなくなる。
【0014】
【作用】本発明において、NTSC方式に代わってPA
L方式の映像信号が印加された場合、水平同期信号に同
期したクロック信号を所定数繰り返し計数し、その計数
値が第1の値になったとき第1のタイミング信号が出力
され、第2の値になったとき第2のタイミング信号が出
力される。そして、PAL方式の映像信号がインターレ
ース駆動信号である場合には、奇数フィールドを示す信
号に基づき第1のタイミング信号が走査線の間引きタイ
ミング信号として選択され、偶数フィールドを示す信号
に基づき第2のタイミング信号が走査線の間引きタイミ
ング信号として選択出力されるので、奇数フィールドと
偶数フィールドで間引かれる走査線が異なることにな
る。また、PAL方式の映像信号がノンインターレース
駆動信号である場合には、各フィールド毎に第1のタイ
ミング信号と第2のタイミング信号が交互に選択出力さ
れるので、間引かれる走査線がフィールド毎に交互に変
わることになる。
【0015】従って、常に同じ走査線が間引かれること
がなくなり、横線が消えることが防止できる。
【0016】
【実施例】図1は本発明の実施例を示すブロック図であ
るが、従来技術として図4に示したブロックと同一部分
については同一図番を付して説明を略す。図4と異なる
点は、同期分離回路6の出力に基づいて、ビデオ信号V
IDEOの奇数フィールドと偶数フィールドを検出する
フィールド判別回路12と、フィールド判別回路12の
出力に従ってインターレースかノンインターレースかを
検出するノンインターレース判別回路13と、第1のタ
イミングと第2のタイミングの間引きタイミングを発生
する間引きタイミング回路14を設けたことである。
【0017】フィールド判別回路12は、同期分離回路
6で分離された垂直同期信号と水平同期信号によりフィ
ールド判別を行うものであり、水平同期信号が、奇数フ
ィールドから偶数フィールドに移行する際に、0.5H
ずれることを検出して判別を行う。奇数フィールドの場
合にはその判別出力E/OはLレベルとなり、偶数フィ
ールドの場合にはその判別出力E/OはHレベルにな
る。
【0018】ノンインターレース判別回路13は、フィ
ールド判別回路12の判別出力E/Oに基づきノンイン
ターレースの判別を行う。即ち、インターレースの場合
には、フィールド毎に判別出力E/OがLレベルとHレ
ベルを繰り返すが、ノンインターレースの場合には判別
出力E/Oは、LレベルかHレベルのいずれか一方に固
定されることになる。従って、ノンインターレース判別
回路13は、判別出力E/Oが複数フィールドに亘って
固定されていることを検出することによって、ノンイン
ターレスであることを判別する。ノンインターレース判
別回路13の判別出力NON/INTは、インターレー
スの場合にLレベルとなり、ノンインターレースの場合
にHレベルになる。
【0019】間引きタイミング回路14は、PAL/N
TSC検出回路9の検出出力と、フィールド判別回路1
2の判別出力E/Oと、ノンインターレース判別出力N
ON/INTによって制御され、垂直タイミング回路8
から出力されるゲートラインドライバ4のスタートパル
スSTVと水平周期信号FHに基づき、水平走査線の7
本毎に1本の水平走査線を間引くための第1のタイミン
グと第2のタイミングを発生する回路である。具体的に
は第1のタイミングは、7本の内の3本目の水平走査線
を間引くタイミングであり、第2のタイミングは7本の
内の6本目の水平走査線を間引くタイミングである。こ
の第1のタイミングと第2のタイミングによって、タイ
ミング信号CHGLINE及びCHGOEを出力する。
【0020】この間引きタイミング信号CHGLINE
は、ANDゲート11に供給され、ANDゲート11に
おいて、ラインクロックCKVの出力を禁止し、一方、
間引きタイミング信号CHGOEは、アナログラッチ回
路5−3の出力イネーブル信号OEとして印加され、ド
レインライン3へのラッチ電圧出力を禁止する。
【0021】図2に間引きタイミング回路14の具体的
回路図を示す。図2において、7進カウンタ15は、水
平走査線を7本単位で繰り返し計数するカウンタであ
り、各フィールド毎に出力されるゲートラインドライバ
4のスタートパルスSTVによってリセットされ、PA
L/NTSC検出回路9から出力される検出出力P/N
によって制御されるANDゲート16を介して印加され
る水平周期信号FHを計数する。デコーダ17は、第1
の間引きタイミングを発生するために、7進カウンタ1
5の計数値「3」を検出するものであり、デコーダ18
は第2の間引きタイミングを発生するために、7進カウ
ンタ15の計数値「6」を検出するものである。各デコ
ーダ17及び18のデコード出力は、切り替えゲート1
9に印加される。この切り替えゲート19はJ−KFF
20の出力によって切り替え制御される。
【0022】J−KFF20のクロック入力Tには、ス
タートパルスSTVが印加され、J及びK入力には、各
々NANDゲート21及び22の出力が印加される。N
ANDゲート21の入力にはノンインターレース判別出
力NON/INTの反転信号及びフィールド判別信号E
/Oが印加される。一方、NANDゲート22の入力に
は、ノンインターレース判別出力NON/INTの反転
信号とフィールド判別信号E/Oの反転信号が印加され
る。切り替えゲート19の出力は、タイミング信号CH
GOEとして出力されると共に、水平周期信号FHをク
ロックとするD−FF23に印加される。D−FF23
の出力は、タイミング信号CHGLINEとして出力さ
れる。
【0023】図2において、PAL/NTSC検出信号
P/NがLレベル、即ち、映像信号がNTSCの場合に
は、ANDゲート16の出力は、Lレベルであるため、
7進カウンタ15はカウント動作をせず、デコーダ17
及び18の出力はいずれもLレベルになる。この場合に
は、切り替えゲート19の出力、即ち、タイミング信号
CHGOEは、Lレベルとなり、アナログラッチ回路5
−3のアナログ出力は、イネーブル状態になる。また、
D−FF23にはタイミング信号の反転信号が印加され
るため、その出力、即ち、タイミング信号CHGLIN
EはHレベルとなるため、ANDゲート11はラインク
ロックCKVを常時出力することになる。従って、この
場合にはラインクロックCKVの間引き及びアナログラ
ッチ回路5−3の出力の間引きは行われず、通常の表示
動作がなされる。
【0024】次に、図2において、PAL/NTSC検
出信号P/NがHレベル、即ち、映像信号がPALの場
合、ANDゲート16の出力から水平周期信号FHが出
力されるため、7進カウンタ15は水平周期信号FHを
計数する。従って、7進カウンタ15の計数値が「3」
になるとデコーダ17の出力がHレベルになり、計数値
が「6」になるとデコーダ18の出力がHレベルにな
る。このデコーダ17と18の出力は切り替えゲート1
9によって切り替え出力される。
【0025】この様子を図3のタイミング図を参照して
説明する。図3に示された(a)の期間は、映像信号が
インターレースの場合であり、ノンインターレース検出
信号NON/INTは、Lレベルとなっている。このと
き、NANDゲート21及び22の各々一方の入力に
は、ノンインターレース検出信号NON/INTの反転
信号、即ち、Hレベルの信号が印加されているために、
J−KFF20のJ入力にはフィールド判別信号E/O
の反転信号がNANDゲート21を介して印加され、K
入力にはフィールド判別信号E/OがNANDゲート2
2を介して印加される。
【0026】従って、奇数フィールドの場合(Oで示さ
れる)の場合には、フィールド判別信号E/OはLレベ
ルであるため、J入力にはHレベルの信号、K入力には
Lレベルの信号が印加され、J−KFF20のQ出力は
Hレベルになる。これにより、切り替えゲート19はデ
コーダ17の出力を選択する。即ち、奇数フィールドに
おいては、第1の間引きタイミングが選択されることに
なる。一方、偶数フィールド(Eで示される)の場合に
は、フィールド判別信号O/EはHレベルであるため、
J入力にはLレベルの信号、K入力にはHレベルの信号
が印加され、J−KFF20のQ出力は、Lレベルにな
る。これにより、切り替えゲート19は、デコーダ18
の出力を選択する。即ち、偶数フィールドにおいては、
第2の間引きタイミングが選択されることになる。
【0027】よって、奇数フィールドでは、水平走査線
7本毎に3本目の水平走査線が間引かれ、偶数フィール
ドでは、水平走査線7本毎に6本目の水平走査線が間引
かれることになる。
【0028】次に、図3の(b)に示された期間は、映
像信号がノンインターレースの場合であり、ノンインタ
ーレース判別信号NON/INTは、Hレベルになって
いる。この時、NANDゲート21及び22の各々一方
の入力には、ノンインターレース判別信号NON/IN
Tの反転信号、即ち、Lレベルの信号が印加されるた
め、J入力とK入力には共にHレベルの信号が印加され
る。この状態では、J−KFF20は、スタートパルス
STVが印加される毎に反転する動作をし、従って、Q
出力は、スタートパルスSTVに同期してHレベルとL
レベルを繰り返す信号になる。これにより、切り替えゲ
ート19は、フィールド毎にデコーダ17と18の出力
を切り替えて出力する。即ち、ノンインターレースの場
合であっても間引きのタイミングは、7本の走査線の
内、3本目と6本目がフィールド毎に切り替えられるの
である。
【0029】第3図において、インターレース駆動の奇
数フィールドにおける間引きの動作を示す。このフィー
ルドでは、タイミングデコーダ18の出力がタイミング
信号CHGOEとして出力されている。水平ラインクロ
ックCKVは、水平周期信号FHの立ち上がりに同期し
て発生する。7進カウンタ15が水平周期信号FHを計
数して「1」となった時、このnラインの水平期間の映
像信号は、シフトレジスタ5−1によってサンプルホー
ルド回路5−2に1ライン分保持される。そして、次
に、7進カウンタ15の計数値が「2」になった時、A
NDゲート11から出力されるラインクロックCKVに
よって、アナログラッチ回路5−3は、サンプルホール
ド回路5−2から出力されるアナログ信号をラッチしL
CDパネルのドレインライン3に出力する。このライン
クロックCKVによってゲートラインドライバ4が次の
ラインのゲートラインを駆動するため、そのゲートライ
ンに接続された1ラインの表示画素にnラインの映像信
号が供給され表示される。また、計数値「2」の水平期
間においては、サンプルホールド回路5−2にn+1ラ
インの映像信号が保持される。
【0030】次に、7進カウンタ15の計数値が「3」
になった時、サンプルホールド回路5−2に保持された
n+1ラインの映像信号が、ラインクロックCKVによ
ってアナログラッチ回路5−3にラッチされる。しかし
この場合、デコーダ17が計数値「3」を検出して、そ
の出力がHレベルとなり、タイミング信号CHGOEに
出力されるため、アナログラッチ回路5−3は、ディゼ
ーブルとなり、n+1ラインの映像信号は、ドレインラ
インに出力されない。従って、ラインクロックCKVに
よってゲートラインドライバ4が次のゲートラインを駆
動しても、そのゲートラインに接続された画素にはn+
1の映像信号は供給されない。また、計数値「3」の水
平期間においては、サンプルホールド回路5−2にn+
2ラインの映像信号が保持される。
【0031】次に、デコーダ17の出力は、D−FF2
3によって水平周期信号FHの1/2周期遅れてタイミ
ング信号CHGLINEに出力されるため、7進カウン
タ15の計数値が「4」になった時に出力されるライン
クロックCKVはANDゲート11において遮断され
る。従って、アナログラッチ回路5−3はラッチ動作を
せず、n+1ラインの映像信号が保持されたままの状態
になる。また、ゲートラインドライバ4は動作せず、直
前の水平期間で選択されたゲートラインが駆動された状
態にある。また、計数値「4」の期間には、タイミング
信号CHGOEがLレベルとなるため、アナログラッチ
5−3に保持されたn+1ラインの映像信号がドレイン
ラインに供給され、駆動状態にあるゲートラインに接続
された画素に表示される。計数値「4」の水平期間にお
いては、サンプルホールド回路5−2は、n+3ライン
の映像信号を保持する。
【0032】次に、7進カウンタ15の計数値が「5」
になった時、タイミング信号CHGLINEは、Hレベ
ルになっているため、ラインクロックCKVはANDゲ
ート11を介して出力される。このラインクロックCK
Vにより、アナログラッチ回路5−3は、サンプルホー
ルド回路5−2に保持されたn+3ラインの映像信号を
ラッチしてドレインライン3に出力する。また、ライン
クロックCKVにより、ゲートラインドライバ4は、次
のゲートラインを選択するため、そのゲートラインに接
続された画素にn+3ラインの映像信号が供給され表示
される。
【0033】以上の動作から分かるように、7進カウン
タ15の計数値が「3」となる水平走査線の映像信号が
間引かれるのである。
【0034】
【発明の効果】上述の如く、本発明によれば、NTSC
方式の表示装置にPAL方式の映像を表示するために、
所定の間隔で水平走査線を間引く場合に、奇数フィール
ドと偶数フィールドで水平走査線を間引くタイミングを
変えることで、文字等を表示した場合の横線が欠落して
しまうことが無くなり、完全な文字表示を行うことがで
きる。また、ノンインターレースの場合にも、フィール
ド毎に間引くタイミングが変わるために、特定のライン
に表示される映像が欠落してしまうことが防止できる。
【0035】
【図面の簡単な説明】
【図1】本発明の実施例を示すブロック図である。
【図2】図1に示されたブロック図の一部を具体的に示
す回路図である。
【図3】図1の動作を示すタイミング図である。
【図4】従来例を示すブロック図である。
【符号の説明】
1 液晶パネル 2 ゲートライン 3 ドレインライン 4 ゲートラインドライバ 5 ドレインラインドライバ 6 同期分離回路 7 水平タイミング回路 8 垂直タイミング回路 9 PAL/NTSC検出回路 12 フィールド判別回路 13 ノンインターレース判別回路 14 間引きタイミング回路 15 7進カウンタ 17、18デコーダ 19 切り替えゲート 20 J−KFF 23 D−FF

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】NTSC方式に基づいて表示がなされる液
    晶表示装置に他の方式に基づく表示を行う液晶表示装置
    の駆動回路において、前記他の方式の映像信号が印加さ
    れたことを示す信号によって動作し、インターレース駆
    動の奇数フィールド時に所定の水平走査線間隔で1水平
    走査線の映像信号を間引く第1のタイミング信号とイン
    ターレース駆動の偶数フィールド時に所定の水平走査線
    間隔で1水平走査線の映像信号を間引く第2のタイミン
    グ信号を発生すると共に、ノンインターレース駆動時に
    前記第1のタイミング信号と第2のタイミング信号をフ
    ィールド毎に交互に発生する間引きタイミング発生手段
    と、前記第1及び第2のタイミング信号に基づき、液晶
    表示装置の水平走査線駆動と映像信号駆動を禁止する手
    段とを備えたことを特徴とする液晶表示装置の駆動回
    路。
  2. 【請求項2】 液晶表示装置の走査線を駆動する走査線
    ドライバと、前記液晶表示装置の信号線を駆動する信号
    線ドライバと、映像信号から分離された垂直同期信号と
    水平同期信号に基づいて前記走査線ドライバのタイミン
    グ制御を行うとともに前記信号線ドライバのタイミング
    制御を行う複数の制御信号を発生するタイミング制御回
    路と、PAL方式の映像信号が供給されたことを示す信
    号に従って水平同期信号に同期した水平同期クロック信
    号を所定数繰り返し計数するカウンタと、該カウンタの
    計数値が第1の値の時に第1のタイミング信号を発生
    し、前記第1の値より大きい第2の値の時に第2のタイ
    ミング信号を発生するデコード回路と、前記映像信号が
    インターレースであることを示す信号の印加時に、奇数
    フィールドを示す信号に従って前記第1のタイミング信
    号を選択し、偶数フィールドを示す信号に従って前記第
    2のタイミング信号を選択し、更に、前記映像信号がノ
    ンインターレースであることを示す信号の印加時には前
    記第1と第2のタイミング信号を各フィールド毎に交互
    に選択出力するタイミング選択手段と、該タイミング選
    択手段から出力される第1のタイミング信号と第2のタ
    イミング信号に従って前記走査線ドライバと信号線ドラ
    イバの動作を1水平期間禁止する手段とを備えたことを
    特徴とする液晶表示装置の駆動回路。
JP27770094A 1994-11-11 1994-11-11 液晶表示装置の駆動回路 Pending JPH08140021A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27770094A JPH08140021A (ja) 1994-11-11 1994-11-11 液晶表示装置の駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27770094A JPH08140021A (ja) 1994-11-11 1994-11-11 液晶表示装置の駆動回路

Publications (1)

Publication Number Publication Date
JPH08140021A true JPH08140021A (ja) 1996-05-31

Family

ID=17587098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27770094A Pending JPH08140021A (ja) 1994-11-11 1994-11-11 液晶表示装置の駆動回路

Country Status (1)

Country Link
JP (1) JPH08140021A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005215129A (ja) * 2004-01-28 2005-08-11 Matsushita Electric Ind Co Ltd 液晶表示装置
KR100825342B1 (ko) * 2001-10-10 2008-04-28 가부시끼가이샤 히다치 세이사꾸쇼 컬러 화상 표시장치
WO2015186212A1 (ja) * 2014-06-04 2015-12-10 堺ディスプレイプロダクト株式会社 液晶表示装置及び表示方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825342B1 (ko) * 2001-10-10 2008-04-28 가부시끼가이샤 히다치 세이사꾸쇼 컬러 화상 표시장치
JP2005215129A (ja) * 2004-01-28 2005-08-11 Matsushita Electric Ind Co Ltd 液晶表示装置
WO2015186212A1 (ja) * 2014-06-04 2015-12-10 堺ディスプレイプロダクト株式会社 液晶表示装置及び表示方法
JPWO2015186212A1 (ja) * 2014-06-04 2017-04-20 堺ディスプレイプロダクト株式会社 液晶表示装置及び表示方法
US9704443B2 (en) 2014-06-04 2017-07-11 Sakai Display Products Corporation Liquid crystal display apparatus and display method

Similar Documents

Publication Publication Date Title
US6331862B1 (en) Image expansion display and driver
EP0461928A2 (en) A column electrode driving circuit for a display apparatus
JP2794727B2 (ja) フィールド判別回路
US7764258B2 (en) Liquid crystal display apparatus and alternating current driving method therefore
US5966111A (en) Matrix type liquid crystal display device
JP3602355B2 (ja) 表示装置
JPH0335219A (ja) 表示装置
JPH05297827A (ja) 液晶表示装置
KR100244042B1 (ko) 디스플레이되는 화상을 임의로 확대할 수 있는 액정 디스플레이 장치
JP2000206492A (ja) 液晶表示装置
US6593918B2 (en) Matrix-type panel driving circuit and method and liquid crystal display device
JPH08140021A (ja) 液晶表示装置の駆動回路
JP3751588B2 (ja) カラー液晶パネル駆動用水平シフトクロックパルス選択回路
JP3015544B2 (ja) 液晶表示装置
JP2730050B2 (ja) 液晶表示装置
JPH03132274A (ja) 液晶表示装置
JPH0537909A (ja) 液晶映像表示装置
JP3262175B2 (ja) 液晶駆動法
KR100226814B1 (ko) 액정 표시장치의 구동방법
JPH09325738A (ja) 液晶ディスプレイ装置とその駆動方法
JPS6217731A (ja) 液晶表示式受像装置の駆動方式
JPH0638149A (ja) Lcdパネルの駆動回路
JP2524112B2 (ja) 液晶表示装置
JP3897462B2 (ja) 表示装置の駆動回路およびその駆動方法
JP3658630B2 (ja) 液晶表示装置及び液晶駆動方法