JPH08148337A - Multilayer chip inductor and production thereof - Google Patents
Multilayer chip inductor and production thereofInfo
- Publication number
- JPH08148337A JPH08148337A JP6309528A JP30952894A JPH08148337A JP H08148337 A JPH08148337 A JP H08148337A JP 6309528 A JP6309528 A JP 6309528A JP 30952894 A JP30952894 A JP 30952894A JP H08148337 A JPH08148337 A JP H08148337A
- Authority
- JP
- Japan
- Prior art keywords
- chip inductor
- ferrite
- laminated
- inductor according
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229910000859 α-Fe Inorganic materials 0.000 claims abstract description 58
- 239000013078 crystal Substances 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 239000004020 conductor Substances 0.000 claims abstract description 21
- 239000002245 particle Substances 0.000 claims abstract description 21
- 238000010304 firing Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 16
- 238000001816 cooling Methods 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 238000010030 laminating Methods 0.000 abstract description 3
- 239000002002 slurry Substances 0.000 description 5
- 229910007565 Zn—Cu Inorganic materials 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229910002696 Ag-Au Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011812 mixed powder Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910018605 Ni—Zn Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910007564 Zn—Co Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000010583 slow cooling Methods 0.000 description 1
Landscapes
- Soft Magnetic Materials (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
- Conductive Materials (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は積層連結された導体パ
ターンからなるコイルがフェライト素体の内部に形成さ
れている積層チップインダクタとその製造方法に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated chip inductor in which a coil composed of laminated conductor patterns is formed inside a ferrite element body and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】積層チップインダクタは、一般に、フェ
ライトと導体パターンとを順次積層して、積層連結され
た導体パターンからなるコイルがフェライト素体の内部
に形成された積層体を形成し、焼成した後、該積層体に
外部端子を各々形成して製造されている。2. Description of the Related Art In general, a laminated chip inductor is formed by sequentially laminating a ferrite and a conductor pattern to form a laminated body in which a coil having a laminated and connected conductor pattern is formed inside a ferrite body. After that, external terminals are formed on the laminated body, respectively.
【０００３】ここで、フェライトとしては、最近、Ｎｉ
−Ｚｎ−Ｃｕ系の磁性体材料が広く使用されてきてい
る。これは、８００〜９００℃という低温で焼成でき
る、すなわちＡｇ系の導電性ペーストを内部導体の材料
として使用できるという理由、そして、フェライト素体
の抵抗率が高くなり、積層チップインダクタの電気的特
性が良好になるという理由からである。Here, as ferrite, recently, Ni is used.
-Zn-Cu based magnetic materials have been widely used. This is because it can be fired at a low temperature of 800 to 900 ° C., that is, Ag-based conductive paste can be used as a material for the internal conductor, and the resistivity of the ferrite element body becomes high, so that the electrical characteristics of the multilayer chip inductor are increased. It is because that is good.
【０００４】なお、フェライトと導体パターンの積層
は、導体パターンを形成したフェライトグリンシートを
積層していくグリーンシート法か、フェライトのスラリ
ーと導電性ペーストのパターンとを順次印刷するスラリ
ービルト法のいずれかにより行なわれている。外部端子
は、形成された積層体のコイル露出面に導電性ペースト
を塗布して焼付け、Ｎｉメッキ、Ｓｎ／Ｐｂメッキを施
して形成されている。The ferrite and the conductor pattern are laminated by either a green sheet method of laminating a ferrite green sheet on which a conductor pattern is formed, or a slurry build method of sequentially printing a slurry of ferrite and a pattern of a conductive paste. It is done by. The external terminal is formed by applying a conductive paste on the exposed coil surface of the laminated body, baking it, and then performing Ni plating and Sn / Pb plating.
【０００５】[0005]
【発明が解決しようとする課題】ところで、近年におけ
る電子機器の小型化、高性能化、高信頼性化、多機能化
の流れは、電子部品の小型化及び諸特性の更なる向上を
求めており、積層チップインダクタについてはインダク
タンス値（Ｌ値）が更に大きく、しかも高温多湿の環境
下におけるＬ値の変化率が更に小さなものが求められて
いる。By the way, with the recent trend toward miniaturization, high performance, high reliability, and multi-functionalization of electronic equipment, there is a demand for miniaturization of electronic parts and further improvement of various characteristics. Therefore, the multilayer chip inductor is required to have a larger inductance value (L value) and a smaller change rate of the L value under a hot and humid environment.
【０００６】この発明は、インダクタンス値（Ｌ値）が
更に大きく、しかも高温多湿の環境下におけるＬ値の変
化率の更に小さな積層チップインダクタとその製造方法
を提供することを目的とする。It is an object of the present invention to provide a multilayer chip inductor having a larger inductance value (L value) and a smaller rate of change of the L value under a hot and humid environment, and a method for manufacturing the same.
【０００７】[0007]
【課題を解決するための手段】上記課題を解決するた
め、請求項１に記載されているように、積層連結された
導体パターンからなるコイルがフェライト素体の内部に
形成されている積層チップインダクタにおいて、３個以
上のフェライト結晶粒子で囲まれた部分（多重粒子結合
点）に金属を析出させた。ここで、前記金属は、前記フ
ェライト素体内に析出した全金属の２０ｗｔ％以上が好
ましい。In order to solve the above-mentioned problems, as described in claim 1, a multilayer chip inductor in which a coil composed of conductive patterns that are stacked and connected is formed inside a ferrite body. In, the metal was deposited in the portion surrounded by three or more ferrite crystal grains (multi-particle bonding point). Here, the metal is preferably 20 wt% or more of the total metal deposited in the ferrite body.
【０００８】この積層チップインダクタは、請求項７に
記載されているように、フェライトと導体パターンとを
順次積層して、積層連結された導体パターンからなるコ
イルがフェライト素体の内部に形成された積層体を形成
し、該積層体を焼成し、外部端子を各々形成してなる積
層チップインダクタの製造方法において、前記積層体を
焼成した後に該積層体を６００〜９００℃で０．５〜２
時間保持することにより製造することができる。In this laminated chip inductor, as described in claim 7, a ferrite and a conductor pattern are sequentially laminated, and a coil having a conductor pattern which is laminated and connected is formed inside the ferrite body. In a method of manufacturing a laminated chip inductor comprising forming a laminated body, firing the laminated body, and forming external terminals respectively, the laminated body is fired at 600 to 900 ° C. for 0.5 to 2 after firing the laminated body.
It can be manufactured by holding for a time.
【０００９】ここで、保持温度が６００℃未満の場合、
析出金属を多重粒子接合点に集合させることができず、
９００℃を超えると積層チップインダクタの特性が悪化
するからである。また、０．５時間未満では析出金属を
多重粒子接合点に集合させることができず、２時間を超
えると焼成コストが無駄になるからである。If the holding temperature is less than 600 ° C.,
Unable to collect the deposited metal at the multi-particle junction,
This is because the characteristics of the multilayer chip inductor deteriorate if the temperature exceeds 900 ° C. Further, if the time is less than 0.5 hours, the deposited metal cannot be aggregated at the multi-particle joining point, and if the time exceeds 2 hours, the firing cost is wasted.
【００１０】上記の積層チップインダクタ及びその製造
方法において、フェライト素体を形成しているフェライ
トとしては、Ｎｉ−Ｚｎ−Ｃｕ系のフェライトを挙げる
ことができるが、これ以外にＮｉ−Ｚｎ系、Ｎｉ−Ｃｕ
系、Ｎｉ−Ｚｎ−Ｍｎ系、Ｎｉ−Ｚｎ−Ｔｉ系、Ｎｉ−
Ｚｎ−Ｃｏ系又はＮｉ−Ｚｎ−Ｌｉ系のフェライトであ
ってもよい。In the above laminated chip inductor and the manufacturing method thereof, as the ferrite forming the ferrite element body, Ni-Zn-Cu type ferrite can be mentioned. In addition to this, Ni-Zn type, Ni -Cu
System, Ni-Zn-Mn system, Ni-Zn-Ti system, Ni-
It may be a Zn—Co based or Ni—Zn—Li based ferrite.
【００１１】導体パターンは、Ａｇ又はＡｇ−Ｐｄを主
成分とする導電性ペーストにより形成することができる
が、これ以外にＡｕ，Ａｇ−Ａｕ，Ｃｕ，Ａｇ−Ｃｕ又
はＰｄを主成分とする導電性ペーストにより形成しても
よい。The conductor pattern can be formed of a conductive paste containing Ag or Ag-Pd as a main component, but in addition to this, a conductive paste containing Au, Ag-Au, Cu, Ag-Cu or Pd as a main component. You may form with a conductive paste.
【００１２】フェライト素体中における金属の析出は、
フェライト結晶粒子中のＦｅ2 Ｏ3の割合が５０ｍｏｌ
％未満の場合に生じ易い。この金属は、フェライト結晶
粒子がＮｉ−Ｚｎ−Ｃｕ系で、導体パターンがＡｇを主
成分とする導電性ペーストからなる場合、表面が酸化さ
れたＣｕ及び／又はＡｇとなる。The precipitation of metal in the ferrite body is
The ratio of Fe 2 O 3 in the ferrite crystal particles is 50 mol
It tends to occur when it is less than%. This metal is Cu and / or Ag whose surface is oxidized when the ferrite crystal particles are Ni-Zn-Cu system and the conductor pattern is composed of a conductive paste containing Ag as a main component.
【００１３】積層体の焼成後における冷却は、２５℃／
ｍｉｎ以下の冷却速度で行なうのが好ましい。積層体の
冷却パターンは、積層体を単純に徐冷する方法以外に、
積層体を焼成後、所望温度まで冷却し、その温度で所定
時間保持し、その後常温まで冷却する方法、一旦常温に
冷却した後、所望温度まで再加熱し、その温度で所定時
間保持し、その後常温まで冷却する方法などを挙げるこ
とができる。Cooling after firing of the laminate is 25 ° C. /
It is preferable to carry out at a cooling rate of min or less. The cooling pattern of the laminated body is not limited to the method of simply gradually cooling the laminated body,
After firing the laminated body, it is cooled to a desired temperature and kept at that temperature for a predetermined time, and then cooled to room temperature, once cooled to room temperature, reheated to a desired temperature and kept at that temperature for a predetermined time, and then Examples thereof include a method of cooling to room temperature.
【００１４】なお、フェライト素体はガラスを０．５ｗ
ｔ％以下であれば含んでいてもよい。また、前記積層体
は、グリーンシート法で形成してもよいし、スラリービ
ルト法により形成してもよい。It should be noted that the ferrite body is 0.5 w of glass.
It may be included as long as it is t% or less. Further, the laminate may be formed by a green sheet method or a slurry built method.
【００１５】[0015]
【作用】請求項１〜６記載の積層チップインダクタによ
れば、フェライト素体を構成しているフェライト結晶粒
子から析出した余剰金属が３個以上のフェライト結晶粒
子で囲まれた部分に還元析出するので、結晶粒子内部の
粒界近傍に析出していた余剰金属によって該結晶粒子が
受けていた内部応力が減少する。According to the laminated chip inductor of the present invention, the surplus metal deposited from the ferrite crystal grains constituting the ferrite body is reduced and deposited on the portion surrounded by three or more ferrite crystal grains. Therefore, the internal stress received by the crystal grains is reduced by the surplus metal deposited near the grain boundaries inside the crystal grains.
【００１６】請求項７〜１４記載の積層チップインダク
タの製造方法によれば、フェライト素体を構成している
フェライト結晶粒子から析出した金属及び導体パターン
から拡散した金属が、３個以上の結晶粒子が囲んでいる
空間部分（多重粒子結合点）に析出する。According to the method of manufacturing a laminated chip inductor according to any one of claims 7 to 14, the metal deposited from the ferrite crystal particles constituting the ferrite element body and the metal diffused from the conductor pattern have three or more crystal particles. Are deposited in the space (multi-particle bonding point) surrounded by.
【００１７】請求項６，１１の積層チップインダクタ又
はその製造方法によれば、フェライト結晶粒子から析出
した金属及び導体パターンから拡散した金属が結晶粒界
においてガラス中に吸収される。According to the laminated chip inductor or the method for manufacturing the same of claims 6 and 11, the metal deposited from the ferrite crystal grains and the metal diffused from the conductor pattern are absorbed in the glass at the crystal grain boundaries.
【００１８】[0018]
実施例１〜６ まず、下記の表１に示す組成比で、Ｆｅ2 Ｏ3 ，Ｎｉ
Ｏ，ＺｎＯ及びＣｕＯの粉末を秤量し、これに水を加え
てボールミルで１５時間撹拌した後、スプレー式乾燥機
によりスプレー乾燥して、混合粉末を得た。Examples 1 to 6 First, with the composition ratios shown in Table 1 below, Fe 2 O 3 and Ni were used.
O, ZnO and CuO powders were weighed, water was added thereto, and the mixture was stirred with a ball mill for 15 hours and then spray-dried with a spray dryer to obtain a mixed powder.
【００１９】[0019]
【表１】 [Table 1]
【００２０】次に、この混合粉末を８００℃で１時間仮
焼し、得られた仮焼物をボールミルに入れ、水を加えて
１５時間解砕した。そして、得られたスラリーをスプレ
ー乾燥機によりスプレー乾燥して、仮焼物の粉末を得
た。Next, the mixed powder was calcined at 800 ° C. for 1 hour, the obtained calcined product was put into a ball mill, water was added, and the mixture was crushed for 15 hours. Then, the obtained slurry was spray-dried by a spray dryer to obtain a calcined powder.
【００２１】次に、この粉末に有機バインダー及び有機
溶剤を加えて混練し、得られたスラリーを用い、ドクタ
ーブレード法によって厚さ５０μｍのフェライトグリー
ンシートを作成した。Next, an organic binder and an organic solvent were added to this powder and kneaded, and the obtained slurry was used to prepare a ferrite green sheet having a thickness of 50 μm by the doctor blade method.
【００２２】次に、上記のようにして作成したフェライ
トグリーンシートの所定の位置に複数のスルーホールを
形成し、一方の主面上に導電性ペースト（Ａｇ主成分）
により、積層してスルーホール接続することによってら
せん状のコイルが構成される導体パターンを形成した。Next, a plurality of through holes are formed in predetermined positions of the ferrite green sheet prepared as described above, and a conductive paste (Ag main component) is formed on one main surface.
Thus, a conductor pattern in which a spiral coil is formed by stacking and connecting through holes is formed.
【００２３】次に、このフェライトグリーンシートを所
定の順序で積層し、フェライト素体の内部に巻数が６の
コイルが複数個埋設された積層体を得た。得られた積層
体は所定のチップ寸法に裁断し、９００℃の温度で焼成
し、冷却速度を３℃，５℃，１０℃，１５℃，２０℃，
２５℃／ｍｉｎで冷却した。Next, the ferrite green sheets were laminated in a predetermined order to obtain a laminated body in which a plurality of coils each having 6 turns were embedded in the ferrite body. The obtained laminated body is cut into a predetermined chip size and fired at a temperature of 900 ° C., and the cooling rate is 3 ° C., 5 ° C., 10 ° C., 15 ° C., 20 ° C.
It cooled at 25 degreeC / min.
【００２４】冷却後、積層体のコイル末端部の導出面に
銀ペーストを塗布し、これを６００℃の温度で焼き付
け、Ｎｉメッキ、Ｓｎ／Ｐｂメッキを施して外部電極を
形成した。After cooling, a silver paste was applied to the lead-out surface of the coil end portion of the laminate, which was baked at a temperature of 600 ° C. and Ni-plated or Sn / Pb-plated to form external electrodes.
【００２５】上記のようにして多数の積層チップインダ
クタを作成し、その中から無作為に１００個を選出し、
市販のインピーダンスアナライザーによりインダクタン
ス（Ｌ値）を測定したところ、表２の実施例１〜６に示
す通りとなった。A large number of laminated chip inductors were created as described above, and 100 were randomly selected from among them,
When the inductance (L value) was measured with a commercially available impedance analyzer, the results are as shown in Examples 1 to 6 in Table 2.
【００２６】また、この積層チップインダクタを温度６
０℃、湿度９０〜９５％の環境下に置き、１０ｍＡの電
流を流してＬ値の変化率を測定したところ、表２の実施
例１〜６に示す通りとなった。In addition, this laminated chip inductor is heated to a temperature of 6
The sample was placed in an environment of 0 ° C. and a humidity of 90 to 95% and a current of 10 mA was applied to measure the rate of change of the L value. The results are shown in Examples 1 to 6 of Table 2.
【００２７】比較例１ 冷却速度を３０℃／ｍｉｎとした他は実施例１〜６と同
じ条件で積層インダクタを作成、Ｌ値及びその変化率を
求めたところ、表２の比較例１に示す通りとなった。Comparative Example 1 A laminated inductor was prepared under the same conditions as in Examples 1 to 6 except that the cooling rate was 30 ° C./min, and the L value and its change rate were determined. It became a street.
【００２８】[0028]
【表２】 [Table 2]
【００２９】積層体の焼成後における冷却速度が２５℃
／ｍｉｎ以下の場合は、実施例１〜６に示すように、所
望のＬ値を有し且つ高温多湿環境下におけるＬ値の変化
率が小さい積層チップインダクタが得られ、２５℃／ｍ
ｉｎを越えると、比較例１に示すように、Ｌ値が許容範
囲から外れ、高温多湿環境下におけるＬ値の変化率が大
きくなることがわかる。The cooling rate after firing the laminate is 25 ° C.
/ Min or less, as shown in Examples 1 to 6, a laminated chip inductor having a desired L value and a small change rate of the L value under a high temperature and high humidity environment was obtained, and the temperature was 25 ° C / m.
When it exceeds in, it can be seen that as shown in Comparative Example 1, the L value is out of the allowable range, and the rate of change of the L value under a high temperature and high humidity environment becomes large.
【００３０】次に、実施例１〜６及び比較例１の積層チ
ップインダクタのフェライト素体中に析出した全金属に
対する多重粒子結合点における金属の割合を面積比で求
めたところ、表２に示す通りとなった。なお、図１はフ
ェライト素体の結晶粒を拡大して示した説明図であり、
同図において、２は結晶粒、４は多重粒子結合点であ
る。Next, the ratio of the metal at the multi-particle bonding point to the total metal deposited in the ferrite element bodies of the laminated chip inductors of Examples 1 to 6 and Comparative Example 1 was determined by the area ratio. It became a street. In addition, FIG. 1 is an explanatory view showing an enlarged crystal grain of the ferrite body,
In the figure, 2 is a crystal grain and 4 is a multi-particle bonding point.
【００３１】表２に示された結果から、全析出金属の２
０ｗｔ％以上の金属が多重粒子結合点に析出すれば、積
層チップインダクタのインダクタンス値（Ｌ値）及びそ
の変化率が良くなることがわかる。From the results shown in Table 2, 2
It can be seen that when 0 wt% or more of metal is deposited at the multi-particle bonding point, the inductance value (L value) of the multilayer chip inductor and its change rate are improved.
【００３２】また、以上の結果から考えると、実施例１
〜６の積層チップインダクタの磁気的特性が向上するの
は、フェライト素体を構成しているフェライトの結晶粒
から析出した金属成分が徐冷によって結晶粒界から多重
粒子結合点に移動し、結晶粒が受けていた内部応力が大
幅に減少するためと思われる。Considering the above results, Example 1
The magnetic characteristics of the multilayer chip inductors of Nos. 6 to 6 are improved because the metal component precipitated from the crystal grains of the ferrite constituting the ferrite element body moves from the crystal grain boundaries to the multi-particle bond points by slow cooling, This is probably because the internal stress that the grains had received was significantly reduced.
【００３３】実施例７〜９ 導電性ペーストとして、Ａｇ−Ｐｄ，Ａｇ−Ａｕ及びＡ
ｇ−Ｃｕを主成分とするものを使用した以外は実施例４
と同じ条件で実験をしたところ、実施例４とほゞ同様の
結果が得られた。Examples 7 to 9 As the conductive paste, Ag-Pd, Ag-Au and A were used.
Example 4 except that a material containing g-Cu as a main component was used.
When an experiment was conducted under the same conditions as above, the results were almost the same as in Example 4.
【００３４】[0034]
【発明の効果】この発明によれば、フェライト素体を構
成しているフェライトの結晶粒に作用している内部応力
が小さくなるので、インダクタンス値（Ｌ値）が向上
し、高温多湿の環境下におけるＬ値の変化率が小さくな
るという効果がある。According to the present invention, since the internal stress acting on the crystal grains of the ferrite constituting the ferrite element body is reduced, the inductance value (L value) is improved, and the environment is high and humidity is high. There is an effect that the rate of change of the L value in is small.
【図１】図１はフェライト素体の結晶粒を拡大して示し
た説明図である。FIG. 1 is an explanatory diagram showing enlarged crystal grains of a ferrite element body.
２ 結晶粒 ４ 多重粒子結合点 2 Crystal grain 4 Multiple grain bond point
Claims (14)
イルがフェライト素体の内部に形成されている積層チッ
プインダクタにおいて、３個以上のフェライト結晶粒子
で囲まれた部分に余剰金属が析出していることを特徴と
する積層チップインダクタ。1. In a laminated chip inductor in which a coil composed of laminated conductor patterns is formed inside a ferrite body, a surplus metal is deposited in a portion surrounded by three or more ferrite crystal grains. A multilayer chip inductor characterized by the following.
に析出した全金属の２０ｗｔ％以上であることを特徴と
する請求項１記載の積層チップインダクタ。2. The multilayer chip inductor according to claim 1, wherein the excess metal is 20 wt% or more of the total metal deposited in the ferrite body.
Ｃｕ系のフェライト結晶粒子であることを特徴とする請
求項１又は２記載の積層チップインダクタ。3. The ferrite crystal particles are Ni—Zn—
The multilayer chip inductor according to claim 1 or 2, which is a Cu-based ferrite crystal particle.
を主成分とする導電性ペーストからなることを特徴とす
る請求項１〜３記載の積層チップインダクタ。4. The conductor pattern is Ag or Ag-Pd.
4. The multilayer chip inductor according to claim 1, wherein the multilayer chip inductor comprises a conductive paste containing as a main component.
であることを特徴とする請求項１〜４記載の積層チップ
インダクタ。5. The surplus metal element is Cu and / or Ag.
The multilayer chip inductor according to any one of claims 1 to 4, wherein
いることを特徴とする請求項１〜５記載の積層チップイ
ンダクタ。6. The multilayer chip inductor according to claim 1, wherein the ferrite element body contains glass.
して、フェライト素体の内部に積層連結された導体パタ
ーンからなるコイルが形成された積層体を形成し、該積
層体を焼成し、外部端子を各々形成してなる積層チップ
インダクタの製造方法において、前記積層体を焼成した
後に該積層体を６００〜９００℃で０．５〜２時間保持
することを特徴とする積層チップインダクタの製造方
法。7. A ferrite and a conductor pattern are sequentially laminated to form a laminate in which a coil made of conductor patterns laminated and connected inside a ferrite element body is formed, and the laminate is fired to form an external terminal. A method of manufacturing a laminated chip inductor, comprising the steps of: forming a laminated chip inductor and holding the laminated body at 600 to 900 ° C. for 0.5 to 2 hours after firing the laminated body.
Ｃｕ系のフェライト結晶粒子であることを特徴とする請
求項７記載の積層チップインダクタの製造方法。8. The ferrite crystal particles are Ni—Zn—
8. The method for manufacturing a multilayer chip inductor according to claim 7, wherein the ferrite chip particles are Cu-based ferrite crystal particles.
を主成分とする導電性ペーストからなることを特徴とす
る請求項７又は８記載の積層チップインダクタの製造方
法。9. The conductor pattern is Ag or Ag-Pd.
9. The method for manufacturing a multilayer chip inductor according to claim 7, wherein the conductive paste is mainly composed of a conductive paste.
ｇであることを特徴とする請求項７〜９記載の積層チッ
プインダクタの製造方法。10. The surplus metal element is Cu and / or A.
10. The method for manufacturing a laminated chip inductor according to claim 7, wherein g is g.
ていることを特徴とする請求項７〜１０記載の積層チッ
プインダクタの製造方法。11. The method for manufacturing a laminated chip inductor according to claim 7, wherein the ferrite element body contains glass.
２５℃／ｍｉｎ以下の冷却速度で冷却したことを特徴と
する請求項７〜１１記載の積層チップインダクタの製造
方法。12. The method for manufacturing a laminated chip inductor according to claim 7, wherein after the laminated body is fired, the laminated body is cooled at a cooling rate of 25 ° C./min or less.
を、焼成温度以下の温度で所定時間保持し、その後冷却
したことを特徴とする請求項７〜１１記載の積層チップ
インダクタの製造方法。13. The method for manufacturing a laminated chip inductor according to claim 7, wherein after firing the laminated body, the laminated body is held at a temperature equal to or lower than a firing temperature for a predetermined time and then cooled. .
以下の温度に再加熱し、その後冷却したことを特徴とす
る請求項７〜１１記載の積層チップインダクタの製造方
法。14. The method for manufacturing a laminated chip inductor according to claim 7, wherein the laminated body is cooled, reheated to a temperature equal to or lower than a firing temperature, and then cooled.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6309528A JPH08148337A (en) | 1994-11-18 | 1994-11-18 | Multilayer chip inductor and production thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6309528A JPH08148337A (en) | 1994-11-18 | 1994-11-18 | Multilayer chip inductor and production thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08148337A true JPH08148337A (en) | 1996-06-07 |
Family
ID=17994103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6309528A Withdrawn JPH08148337A (en) | 1994-11-18 | 1994-11-18 | Multilayer chip inductor and production thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08148337A (en) |
-
1994
- 1994-11-18 JP JP6309528A patent/JPH08148337A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3197022B2 (en) | Multilayer ceramic parts for noise suppressor | |
| TWI733759B (en) | Multilayer inductor | |
| JP2987176B2 (en) | Multilayer inductor and manufacturing method of multilayer inductor | |
| JP3116696B2 (en) | Inductor | |
| KR100811731B1 (en) | NONMAGNETIC Zn-FERRITE AND COMPOSITE MULTILAYER TYPE ELECTRONIC PART USING THE SAME | |
| JP2001143918A (en) | Ceramic inductor component and composite component | |
| JPH01315903A (en) | Electricaly conductive paste and chip parts | |
| JPH02249294A (en) | Lc-including ceramics substrate | |
| JP4703459B2 (en) | Coil built-in board | |
| JP2000182834A (en) | Laminated inductance element and method of manufacturing the same | |
| CN212461291U (en) | Laminated coil component | |
| JP2963041B2 (en) | Magnetic ceramics and multilayer electronic components | |
| JPS6349890B2 (en) | ||
| JP3320096B2 (en) | Multilayer inductor and method of manufacturing the same | |
| JP3337713B2 (en) | Noise sub-lesser | |
| JP3297429B2 (en) | Laminated chip beads | |
| JPH08148337A (en) | Multilayer chip inductor and production thereof | |
| JPH0210606A (en) | Conducting paste and thin film component using same | |
| JPH08148338A (en) | Multilayer chip inductor and production thereof | |
| JP2904664B2 (en) | Multilayer LC filter parts | |
| JPH05121240A (en) | Inductance component and manufacturing method thereof | |
| JP2004339016A (en) | Non-magnetic ferrite and multilayer electronic component using the same | |
| JPH1027712A (en) | High current type multilayer chip inductor | |
| JP7468492B2 (en) | Electronic Components and Coil Components | |
| JP2003303720A (en) | Ferrite core and chip inductor using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030715 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050408 |