JPH08148531A - 半導体チップおよび回路基板の接続方法 - Google Patents
半導体チップおよび回路基板の接続方法Info
- Publication number
- JPH08148531A JPH08148531A JP6287722A JP28772294A JPH08148531A JP H08148531 A JPH08148531 A JP H08148531A JP 6287722 A JP6287722 A JP 6287722A JP 28772294 A JP28772294 A JP 28772294A JP H08148531 A JPH08148531 A JP H08148531A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor chip
- plating
- chip
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】無電解メッキ法を用いた半導体チップのフェイ
スダウン接続法を提供する。 【構成】無電解メッキ法を用いた接続方法は、半導体チ
ップ１の位置決め、支持にメッキレジスト４を使用し、
接続完了後除去する。また、半導体チップ１および回路
基板１０のメッキ不要部のそれぞれにメッキレジスト３
および７ならびに二酸化シリコン膜１３の絶縁物のそれ
ぞれを形成し、メッキが形成されない構造となってい
る。メッキレジスト３，７は接続完了後、除去する。
スダウン接続法を提供する。 【構成】無電解メッキ法を用いた接続方法は、半導体チ
ップ１の位置決め、支持にメッキレジスト４を使用し、
接続完了後除去する。また、半導体チップ１および回路
基板１０のメッキ不要部のそれぞれにメッキレジスト３
および７ならびに二酸化シリコン膜１３の絶縁物のそれ
ぞれを形成し、メッキが形成されない構造となってい
る。メッキレジスト３，７は接続完了後、除去する。
Description
【０００１】
【産業上の利用分野】本発明は半導体チップの電極およ
び回路基板の電極の接続方法に関する。
び回路基板の電極の接続方法に関する。
【０００２】
【従来の技術】半導体チップの電極と回路基板の電極と
の接続に、無電解メッキ法を用いた従来の半導体チップ
の実装構造の接続方法は、例えば、特開平２−６６９５
３号公報に開示されている。
の接続に、無電解メッキ法を用いた従来の半導体チップ
の実装構造の接続方法は、例えば、特開平２−６６９５
３号公報に開示されている。
【０００３】図７（ａ）を参照すると、従来の半導体チ
ップの実装構造の接続方法は、半導体素子７１上にチタ
ン，銅，金あるいはチタン，白金，金、あるいは、チタ
ン，パラジウム，金等の金属の組み合わせでスパッタ，
メッキ等を行うことによりマイクロバンプ７２を形成
し、それ以外の領域には、ポリイミド等の有機膜により
第１絶縁層７３を形成する。また回路基板７４上にはチ
タン，銅，あるいはニッケル等のメタライズを行い基板
電極７５を形成し、その他の領域にポリイミド等の有機
膜により第２絶縁層７６を形成する。
ップの実装構造の接続方法は、半導体素子７１上にチタ
ン，銅，金あるいはチタン，白金，金、あるいは、チタ
ン，パラジウム，金等の金属の組み合わせでスパッタ，
メッキ等を行うことによりマイクロバンプ７２を形成
し、それ以外の領域には、ポリイミド等の有機膜により
第１絶縁層７３を形成する。また回路基板７４上にはチ
タン，銅，あるいはニッケル等のメタライズを行い基板
電極７５を形成し、その他の領域にポリイミド等の有機
膜により第２絶縁層７６を形成する。
【０００４】次に、半導体素子７１と回路基板７４のマ
イクロバンプ７２および基板電極７５を除く一部の領域
に光硬化性樹脂を滴下し、樹脂層７７を形成する。
イクロバンプ７２および基板電極７５を除く一部の領域
に光硬化性樹脂を滴下し、樹脂層７７を形成する。
【０００５】次に、半導体素子７１と回路基板７４とを
後でメッキを行うに十分な空間を挟んでアライメントを
行ない、アライメント完了後紫外線を照射し、半導体素
子７１と回路基板７４とを接着する構成である。
後でメッキを行うに十分な空間を挟んでアライメントを
行ない、アライメント完了後紫外線を照射し、半導体素
子７１と回路基板７４とを接着する構成である。
【０００６】次に、図７（ｂ）を参照すると、この接続
方法は、半導体素子７１および回路基板７４の両者をニ
ッケルメッキ液中、あるいは金メッキ液中等に浸し無電
解メッキを行い、ニッケルあるいは金を成分とする接続
電極７８を形成する。この接続電極７８によりマイクロ
バンプ７２と基板電極７５との電気的接続が行われる。
方法は、半導体素子７１および回路基板７４の両者をニ
ッケルメッキ液中、あるいは金メッキ液中等に浸し無電
解メッキを行い、ニッケルあるいは金を成分とする接続
電極７８を形成する。この接続電極７８によりマイクロ
バンプ７２と基板電極７５との電気的接続が行われる。
【０００７】
【発明が解決しようとする課題】しかしながら、この従
来の無電解メッキ法を用いた半導体チップの電極と回路
基板の電極との接続方法は次のような問題点があった。
来の無電解メッキ法を用いた半導体チップの電極と回路
基板の電極との接続方法は次のような問題点があった。
【０００８】まず、第一に、半導体チップの位置決め、
支持等に光硬化性樹脂が用いられているため、硬化時間
分の位置決め、支持装置の停止が必要であり、装置のイ
ンデックスがおちる。
支持等に光硬化性樹脂が用いられているため、硬化時間
分の位置決め、支持装置の停止が必要であり、装置のイ
ンデックスがおちる。
【０００９】また、半導体チップと回路基板との間隔を
高い精度で確保するためには、位置決め装置および支持
装置のそれぞれで保持した状態の下で紫外線を照射して
光硬化性樹脂を硬化させなければならない。
高い精度で確保するためには、位置決め装置および支持
装置のそれぞれで保持した状態の下で紫外線を照射して
光硬化性樹脂を硬化させなければならない。
【００１０】さらにまた、半導体チップ直下に回った光
硬化性樹脂，あるいは半導体チップの搭載場所，他部品
との関係で紫外線照射の影となった光硬化性樹脂は未硬
化，半硬化の部分が必ず発生する。そして、光硬化性樹
脂が未硬化，半硬化の状態で無電解メッキ液中に入った
場合、液中に溶解し、無電解メッキ液中の有機物，不純
物濃度等を高め、液を使用不能としてしまう。
硬化性樹脂，あるいは半導体チップの搭載場所，他部品
との関係で紫外線照射の影となった光硬化性樹脂は未硬
化，半硬化の部分が必ず発生する。そして、光硬化性樹
脂が未硬化，半硬化の状態で無電解メッキ液中に入った
場合、液中に溶解し、無電解メッキ液中の有機物，不純
物濃度等を高め、液を使用不能としてしまう。
【００１１】また、有機物，不純物濃度等が高い状態で
メッキを行っても良好なメッキは得られない。無電解メ
ッキ完了後、洗浄乾燥を行っても、光硬化性樹脂の未硬
化，半硬化部分には、メッキ液残渣が残る。メッキ液残
渣中には半導体チップに有害である、Ｋ，Ｓ，Ｃｌ，Ｎ
ａ等が含まれているため、半導体装置の信頼性に悪影響
をおよぼす。
メッキを行っても良好なメッキは得られない。無電解メ
ッキ完了後、洗浄乾燥を行っても、光硬化性樹脂の未硬
化，半硬化部分には、メッキ液残渣が残る。メッキ液残
渣中には半導体チップに有害である、Ｋ，Ｓ，Ｃｌ，Ｎ
ａ等が含まれているため、半導体装置の信頼性に悪影響
をおよぼす。
【００１２】第二に、半導体チップおよび回路基板のメ
ッキ不要部が絶縁物で被覆されていないため、半導体チ
ップの材質は一般に半導体であるために、メッキ不要部
（主に半導体チップの裏面，端面）がメッキされてしま
い、回路のショートが発生する。回路基板の材質に絶縁
物を使用している場合は問題ないが、シリコン回路基板
については、やはり半導体であるためにメッキ不要部
（主に回路基板の裏面，端面）がメッキされてしまい、
回路のショートが発生する。また、メッキ不要部に形成
されたメッキ薄膜を完全に除去することは非常に難し
い。
ッキ不要部が絶縁物で被覆されていないため、半導体チ
ップの材質は一般に半導体であるために、メッキ不要部
（主に半導体チップの裏面，端面）がメッキされてしま
い、回路のショートが発生する。回路基板の材質に絶縁
物を使用している場合は問題ないが、シリコン回路基板
については、やはり半導体であるためにメッキ不要部
（主に回路基板の裏面，端面）がメッキされてしまい、
回路のショートが発生する。また、メッキ不要部に形成
されたメッキ薄膜を完全に除去することは非常に難し
い。
【００１３】
【課題を解決するための手段】本発明の半導体チップお
よび回路基板の接続方法は、半導体チップの電極および
回路基板の電極の接続を無電解メッキ法を用いた半導体
チップおよび回路基板の接続方法において、前記半導体
チップの電極と前記回路基板の電極との位置決め工程お
よび支持工程にメッキレジストを使用し、前記半導体チ
ップの電極と前記回路基盤との接続が完了した後前記メ
ッキレジストを除去する工程を含む構成である。
よび回路基板の接続方法は、半導体チップの電極および
回路基板の電極の接続を無電解メッキ法を用いた半導体
チップおよび回路基板の接続方法において、前記半導体
チップの電極と前記回路基板の電極との位置決め工程お
よび支持工程にメッキレジストを使用し、前記半導体チ
ップの電極と前記回路基盤との接続が完了した後前記メ
ッキレジストを除去する工程を含む構成である。
【００１４】また、本発明の半導体チップおよび回路基
板の接続方法は、前記半導体チップのメッキ不要部に第
１の絶縁物を形成する工程を含む構成とすることもでき
る。
板の接続方法は、前記半導体チップのメッキ不要部に第
１の絶縁物を形成する工程を含む構成とすることもでき
る。
【００１５】さらにまた、本発明の半導体チップおよび
回路基板の接続方法は、前記回路基板のメッキ不要部に
第２の絶縁物を形成する工程を含む構成とすることもで
きる。
回路基板の接続方法は、前記回路基板のメッキ不要部に
第２の絶縁物を形成する工程を含む構成とすることもで
きる。
【００１６】さらにまた、本発明の半導体チップおよび
回路基板の接続方法の前記第１の絶縁物は前記メッキレ
ジストまたは二酸化シリコン膜である構成とすることも
でき、半導体チップおよび回路基板の接続方法の前記第
２の絶縁物は前記メッキレジストまたは二酸化シリコン
膜である構成とすることもできる。
回路基板の接続方法の前記第１の絶縁物は前記メッキレ
ジストまたは二酸化シリコン膜である構成とすることも
でき、半導体チップおよび回路基板の接続方法の前記第
２の絶縁物は前記メッキレジストまたは二酸化シリコン
膜である構成とすることもできる。
【００１７】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１８】図１〜図３は本発明の第１の実施例の半導
体チップと回路基板の接続方法で処理された半導体装置
の実装構造の断面図である。
体チップと回路基板の接続方法で処理された半導体装置
の実装構造の断面図である。
【００１９】まず、この実施例の接続方法は、電気特性
チェック済ウェハース中にあるチップ１の裏面にレジス
ト３を塗布し、プリキュアーを行う。チップ１にはパッ
ド２が形成されている（図１（ａ））。次に、チップ１
の表面にレジスト４を塗布、プリキュアーを行う（図１
（ｂ））。
チェック済ウェハース中にあるチップ１の裏面にレジス
ト３を塗布し、プリキュアーを行う。チップ１にはパッ
ド２が形成されている（図１（ａ））。次に、チップ１
の表面にレジスト４を塗布、プリキュアーを行う（図１
（ｂ））。
【００２０】さらに、ウェハー表面の目合わせ、両面露
光現像を行い、所望の高さのレジスト４を形成する（図
１（ｃ））。レジスト４の高さは、無電解メッキによる
チップ１と回路基板１０との間隔に合わせるようにす
る。一般的には１０〜１００μｍ位の高さである。チッ
プ１に貼付テープ５を温度５０〜６０℃、荷重０．５〜
５ｋｇ／ｃｍ2 位の条件下で貼付する（図１（ｄ））。
光現像を行い、所望の高さのレジスト４を形成する（図
１（ｃ））。レジスト４の高さは、無電解メッキによる
チップ１と回路基板１０との間隔に合わせるようにす
る。一般的には１０〜１００μｍ位の高さである。チッ
プ１に貼付テープ５を温度５０〜６０℃、荷重０．５〜
５ｋｇ／ｃｍ2 位の条件下で貼付する（図１（ｄ））。
【００２１】さらに、刃幅４０〜５０μｍのダイヤモン
ドホイールを用いてフルカットダイシングを行い、ダイ
シング溝６を形成する（図２（ａ））。その後、ダイシ
ング溝６にレジストをスピンコートまたはディスペンス
法等により塗布し、露光，現像，プリキュアーを行い、
レジスト７を形成する。次に、刃幅２０〜３０μｍダイ
ヤモンドホイールを用いてダイシングを行い、ダイシン
グ溝８を形成する（図２（ｂ））。ウェハース状態から
チップ１の単品に分割する（図２（ｃ））。
ドホイールを用いてフルカットダイシングを行い、ダイ
シング溝６を形成する（図２（ａ））。その後、ダイシ
ング溝６にレジストをスピンコートまたはディスペンス
法等により塗布し、露光，現像，プリキュアーを行い、
レジスト７を形成する。次に、刃幅２０〜３０μｍダイ
ヤモンドホイールを用いてダイシングを行い、ダイシン
グ溝８を形成する（図２（ｂ））。ウェハース状態から
チップ１の単品に分割する（図２（ｃ））。
【００２２】ここまでの加工工程によって、チップ１に
は、裏面にレジスト３が形成され、端面にレジスト７が
形成され、表面にチップ１と回路基板１０との間隔維持
と支持および位置決めのためのレジスト４が形成された
ことになる。
は、裏面にレジスト３が形成され、端面にレジスト７が
形成され、表面にチップ１と回路基板１０との間隔維持
と支持および位置決めのためのレジスト４が形成された
ことになる。
【００２３】従って、この実施例の接続方法で処理され
たチップ１は、メッキ不要部へのレジスト形成によるメ
ッキ不着機能とチップ１と回路基板１０との間隔維持と
支持，位置決め機能との二つの機能を持つことになる。
たチップ１は、メッキ不要部へのレジスト形成によるメ
ッキ不着機能とチップ１と回路基板１０との間隔維持と
支持，位置決め機能との二つの機能を持つことになる。
【００２４】次に、搭載機を用いて、回路基板１０の回
路基板パッド９とチップ１のパッド２とを目合わせを行
い、軽く押下げ、レジスト４の粘着力を利用して接着す
る。チップ１と回路基板１０との間隔は、レジスト４の
高さでほぼ決定する（図２（ｄ））。
路基板パッド９とチップ１のパッド２とを目合わせを行
い、軽く押下げ、レジスト４の粘着力を利用して接着す
る。チップ１と回路基板１０との間隔は、レジスト４の
高さでほぼ決定する（図２（ｄ））。
【００２５】次に、搭載完了したものを無電解メッキ液
１１中に浸漬する。浸漬時間は無電解メッキ液および析
出速度、液温等によって異なってくるが、回路基板パッ
ド９とチップ１のパッド２との間隔を析出速度で除した
時間より少し長い時間で行う。所定時間浸漬することに
より析出メタル１２により電気的な接続が完了する（図
３（ａ））。
１１中に浸漬する。浸漬時間は無電解メッキ液および析
出速度、液温等によって異なってくるが、回路基板パッ
ド９とチップ１のパッド２との間隔を析出速度で除した
時間より少し長い時間で行う。所定時間浸漬することに
より析出メタル１２により電気的な接続が完了する（図
３（ａ））。
【００２６】最終工程としてチップ１の裏面に形成され
ていたレジスタ３，端面に形成されていたレジスト７お
よび表面に形成されていたレジスト４のそれぞれを、レ
ジスト除去剤（例えば、ＭＥＫではＴａ＝２５℃で０．
５〜５分程度）で除去し、乾燥する（図３（ｂ））。
ていたレジスタ３，端面に形成されていたレジスト７お
よび表面に形成されていたレジスト４のそれぞれを、レ
ジスト除去剤（例えば、ＭＥＫではＴａ＝２５℃で０．
５〜５分程度）で除去し、乾燥する（図３（ｂ））。
【００２７】以上述べた本発明の第１の実施例の半導体
チップおよび回路基板の接続方法による効果は、次の通
りである。
チップおよび回路基板の接続方法による効果は、次の通
りである。
【００２８】まず第一に、チップの位置決めおよび支持
に所望高さのメッキレジストを設けているため、チップ
と回路基板との間隔を精度よく形成できる。また、接続
完了後、レジストを除去できるため、メッキ液残渣によ
る半導体装置への悪影響もなくなる。
に所望高さのメッキレジストを設けているため、チップ
と回路基板との間隔を精度よく形成できる。また、接続
完了後、レジストを除去できるため、メッキ液残渣によ
る半導体装置への悪影響もなくなる。
【００２９】第二に、チップのメッキ不要部を絶縁物で
被覆しているため、メッキの形成がないので回路のショ
ートが発生しない。また除去工程も不要となる。更に接
続完了後レジストを除去できるため、メッキ液残渣によ
る半導体装置への悪影響もなくなる。
被覆しているため、メッキの形成がないので回路のショ
ートが発生しない。また除去工程も不要となる。更に接
続完了後レジストを除去できるため、メッキ液残渣によ
る半導体装置への悪影響もなくなる。
【００３０】本実施例の接続方法の説明では、半導体チ
ップについてのみ述べているが、回路基板にも適用でき
るものであり、特にシリコン回路基板または導電性材料
ベースの回路基盤には効果が大きい。
ップについてのみ述べているが、回路基板にも適用でき
るものであり、特にシリコン回路基板または導電性材料
ベースの回路基盤には効果が大きい。
【００３１】次に、本発明の第２の実施例の半導体チッ
プと回路基板の接続方法について説明する。
プと回路基板の接続方法について説明する。
【００３２】図４〜図６は、この実施例の接続方法で処
理された半導体素子の実装構造の断面図である。
理された半導体素子の実装構造の断面図である。
【００３３】まず第一に、この実施例の接続方法は、電
気特性チェック済ウェハース中にあるチップ１の裏面を
酸化させて、二酸化シリコン膜１３を形成する。酸化は
酸化雰囲気（例えばａｉｒ，Ｏ2 ）中で温度５００℃以
下で実施する。二酸化シリコン膜１３の膜厚は、自然酸
化膜レベルでも良く、従って短時間で容易に処理できる
（図４（ａ））。
気特性チェック済ウェハース中にあるチップ１の裏面を
酸化させて、二酸化シリコン膜１３を形成する。酸化は
酸化雰囲気（例えばａｉｒ，Ｏ2 ）中で温度５００℃以
下で実施する。二酸化シリコン膜１３の膜厚は、自然酸
化膜レベルでも良く、従って短時間で容易に処理できる
（図４（ａ））。
【００３４】次に、裏面酸化済チップ１をフルカットダ
イシングのために貼付テープ５に貼付ける。この貼付テ
ープは高耐熱性の材質のものを使用する（図４
（ｂ））。
イシングのために貼付テープ５に貼付ける。この貼付テ
ープは高耐熱性の材質のものを使用する（図４
（ｂ））。
【００３５】次に、刃幅２０〜５０μｍ位のダイヤモン
ドホイールを使用してフルカットダイシングを行い、ダ
イシング溝６を形成する（図４（ｃ））。さらに、フル
カットダイシングされたチップ１の端面に二酸化シリコ
ン膜１３を酸化雰囲気中（ａｉｒ，Ｏ2 等）で加熱（３
５０℃以下）して形成する（図４（ｄ））。
ドホイールを使用してフルカットダイシングを行い、ダ
イシング溝６を形成する（図４（ｃ））。さらに、フル
カットダイシングされたチップ１の端面に二酸化シリコ
ン膜１３を酸化雰囲気中（ａｉｒ，Ｏ2 等）で加熱（３
５０℃以下）して形成する（図４（ｄ））。
【００３６】その後、チップ１の表面にレジスト用ドラ
イフィルム１４を貼付ける（図５（ａ））。さらに、目
合わせ，露光，現像，プリキュアーを行い、レジスト用
ドライフィルム１４を形成して、ウェハース状態からチ
ップ１の単品に分割する（図５（ｂ））。
イフィルム１４を貼付ける（図５（ａ））。さらに、目
合わせ，露光，現像，プリキュアーを行い、レジスト用
ドライフィルム１４を形成して、ウェハース状態からチ
ップ１の単品に分割する（図５（ｂ））。
【００３７】ここまでの加工工程によって、チップ１に
は、裏面と端面に二酸化シリコン膜１３が形成され、表
面にはチップ１と回路基板１０との間隔維持と支持，位
置決めのためのレジスト用ドライフィルム１４が形成さ
れたことになる。
は、裏面と端面に二酸化シリコン膜１３が形成され、表
面にはチップ１と回路基板１０との間隔維持と支持，位
置決めのためのレジスト用ドライフィルム１４が形成さ
れたことになる。
【００３８】従って、この実施例の接続方法で処理され
たチップ１はメッキ不要部への二酸化シリコン膜形成に
よるメッキ不着機能とチップ１と回路基板１０との間隔
維持と支持，位置決め機能との二つの機能を持つことに
なる（図５（ｃ））。
たチップ１はメッキ不要部への二酸化シリコン膜形成に
よるメッキ不着機能とチップ１と回路基板１０との間隔
維持と支持，位置決め機能との二つの機能を持つことに
なる（図５（ｃ））。
【００３９】次に、搭載機を用いて回路基板１０の回路
基板パッド９とチップ１のパッド２とを目合わせを行
い、軽く押下げ、レジスト用ドライフィルム１４の粘着
力を利用して接着する。チップ１と回路基板１０との間
隔はレジスト用ドライフィルム１４の高さで決定する
（図５（ｄ））。
基板パッド９とチップ１のパッド２とを目合わせを行
い、軽く押下げ、レジスト用ドライフィルム１４の粘着
力を利用して接着する。チップ１と回路基板１０との間
隔はレジスト用ドライフィルム１４の高さで決定する
（図５（ｄ））。
【００４０】その後に、搭載完了したものを無電解メッ
キ液１１中に浸漬する。浸漬時間は無電解メッキ液およ
び析出速度、液温等によって異なってくるが、回路基板
パッド９とチップ１のパッド２との間隔を析出速度で除
した時間に若干プラスした時間で行う。所定時間浸漬す
ることにより析出メタル１２により電気的な接続が完了
する（図６（ａ））。
キ液１１中に浸漬する。浸漬時間は無電解メッキ液およ
び析出速度、液温等によって異なってくるが、回路基板
パッド９とチップ１のパッド２との間隔を析出速度で除
した時間に若干プラスした時間で行う。所定時間浸漬す
ることにより析出メタル１２により電気的な接続が完了
する（図６（ａ））。
【００４１】最終工程としてレジスト用ドライフィルム
１４を除去剤で除去し、乾燥する（図６（ｂ））。
１４を除去剤で除去し、乾燥する（図６（ｂ））。
【００４２】以上述べた第２の実施例の接続方法による
効果は次の通りである。
効果は次の通りである。
【００４３】まず第一に、チップの位置決めおよび支持
に所望の高さのメッキレジスト用ドライフィルムを設け
ているため、チップと回路基板との間隔を精度よく形成
できる。また接続完了後、メッキレジスト用ドライフィ
ルムを除去できるため、メッキ液残渣による半導体装置
への悪影響もなくなる。
に所望の高さのメッキレジスト用ドライフィルムを設け
ているため、チップと回路基板との間隔を精度よく形成
できる。また接続完了後、メッキレジスト用ドライフィ
ルムを除去できるため、メッキ液残渣による半導体装置
への悪影響もなくなる。
【００４４】第二に、チップのメッキ不要部を二酸化シ
リコン膜の無機絶縁物で被覆しているため、メッキ形成
がないので回路のショートが発生しない。またメッキ液
の汚染もない。更にメッキ液残渣による半導体装置への
悪影響もなくなる。
リコン膜の無機絶縁物で被覆しているため、メッキ形成
がないので回路のショートが発生しない。またメッキ液
の汚染もない。更にメッキ液残渣による半導体装置への
悪影響もなくなる。
【００４５】この実施例の接続方法の説明では半導体チ
ップについてのみ述べているが、回路基板にも適用でき
るものであり、特にシリコン回路基板には効果が大き
い。
ップについてのみ述べているが、回路基板にも適用でき
るものであり、特にシリコン回路基板には効果が大き
い。
【００４６】さらに、本発明の実施例の二例ともに、メ
ッキ液の汚染が最小限に防止できるので液の長寿命化、
管理の容易化等を図ることができるため、純度の高い安
定した析出メタルが得られる。
ッキ液の汚染が最小限に防止できるので液の長寿命化、
管理の容易化等を図ることができるため、純度の高い安
定した析出メタルが得られる。
【００４７】その結果、チップの電極と回路基板の電極
との信頼性の高い接続が得られる。
との信頼性の高い接続が得られる。
【００４８】
【発明の効果】以上説明したように、本発明は、半導体
チップの電極と回路基板の電極との接続に無電解メッキ
法を用いた接続方法において、半導体チップの位置決
め、支持にメッキレジストを使用し、接続完了後除去す
るようにしたので、半導体チップと回路基板との間隔を
精度よく形成することができ、またメッキ液の汚染を最
小限にでき、また、メッキ液残渣による半導体装置への
悪影響が防止でき、搭載後の半導体チップの搭載インデ
ックスＵＰができる効果を有する。
チップの電極と回路基板の電極との接続に無電解メッキ
法を用いた接続方法において、半導体チップの位置決
め、支持にメッキレジストを使用し、接続完了後除去す
るようにしたので、半導体チップと回路基板との間隔を
精度よく形成することができ、またメッキ液の汚染を最
小限にでき、また、メッキ液残渣による半導体装置への
悪影響が防止でき、搭載後の半導体チップの搭載インデ
ックスＵＰができる効果を有する。
【００４９】また、半導体チップ，回路基板等のメッキ
不要部にメッキレジストおよび酸化膜等の絶縁物を形成
させたので、メッキの形成がないので回路のショートが
発生しない。また、メッキ薄膜を除去する工程が不要と
なり、メッキ液の汚染を最小限にできる効果を有する。
不要部にメッキレジストおよび酸化膜等の絶縁物を形成
させたので、メッキの形成がないので回路のショートが
発生しない。また、メッキ薄膜を除去する工程が不要と
なり、メッキ液の汚染を最小限にできる効果を有する。
【図１】本発明の第１の実施例の半導体チップおよび回
路基板の接続方法を適用した半導体チップの断面図を示
し、分図（ａ）乃至分図（ｄ）はその工程フロー別の断
面図である。
路基板の接続方法を適用した半導体チップの断面図を示
し、分図（ａ）乃至分図（ｄ）はその工程フロー別の断
面図である。
【図２】本発明の第１の実施例の半導体チップおよび回
路基板の接続方法を適用した半導体チップの断面図を示
し、分図（ａ）乃至分図（ｄ）はその工程フロー別の断
面図である。
路基板の接続方法を適用した半導体チップの断面図を示
し、分図（ａ）乃至分図（ｄ）はその工程フロー別の断
面図である。
【図３】本発明の第１の実施例の半導体チップおよび回
路基板の接続方法を適用した半導体チップおよび回路基
板の断面図のそれぞれを示し、分図（ａ）乃至分図
（ｃ）はその工程フロー別の断面図である。
路基板の接続方法を適用した半導体チップおよび回路基
板の断面図のそれぞれを示し、分図（ａ）乃至分図
（ｃ）はその工程フロー別の断面図である。
【図４】本発明の第２の実施例の半導体チップおよび回
路基板の接続方法を適用した半導体チップの断面図を示
し、分図（ａ）乃至分図（ｄ）はその工程フロー別の断
面図である。
路基板の接続方法を適用した半導体チップの断面図を示
し、分図（ａ）乃至分図（ｄ）はその工程フロー別の断
面図である。
【図５】本発明の第２の実施例の半導体チップおよび回
路基板の接続方法を適用した半導体チップおよび回路基
板の断面図のそれぞれを示し、分図（ａ）乃至分図
（ｄ）はその工程フロー別の断面図である。
路基板の接続方法を適用した半導体チップおよび回路基
板の断面図のそれぞれを示し、分図（ａ）乃至分図
（ｄ）はその工程フロー別の断面図である。
【図６】本発明の第１の実施例の半導体チップおよび回
路基板の接続方法を適用した半導体チップおよび回路基
板の断面図のそれぞれを示し、分図（ａ）乃至分図
（ｂ）はその工程フロー別の断面図である。
路基板の接続方法を適用した半導体チップおよび回路基
板の断面図のそれぞれを示し、分図（ａ）乃至分図
（ｂ）はその工程フロー別の断面図である。
【図７】従来の半導体チップおよび回路基板の接続方法
を適用した半導体チップおよび回路基板の断面図のそれ
ぞれを示し、分図（ａ）および（ｂ）のそれぞれはその
工程フロー別の断面図である。
を適用した半導体チップおよび回路基板の断面図のそれ
ぞれを示し、分図（ａ）および（ｂ）のそれぞれはその
工程フロー別の断面図である。
１ 半導体チップ ２ パッド ３，４，７ レジスト ５ 貼付テープ ６，８ ダイシング溝 ９ 回路基板パッド １０，７４ 回路基板 １１ 無電解メッキ液 １２ 析出メタル １３ 二酸化シリコン膜 １４ ドライフィルム ７１ 半導体素子 ７２ マイクロバンプ ７３，７６ 絶縁膜 ７５ 基板電極 ７７ 樹脂層 ７８ 接続電極
フロントページの続き (72)発明者 日下 輝雄 東京都港区芝五丁目７番１号 日本電気株 式会社内
Claims (5)
- 【請求項１】 半導体チップの電極および回路基板の電
極の接続を無電解メッキ法を用いた半導体チップおよび
回路基板の接続方法において、前記半導体チップの電極
と前記回路基板の電極との位置決め工程および支持工程
にメッキレジストを使用し、前記半導体チップの電極と
前記回路基盤との接続が完了した後前記メッキレジスト
を除去する工程を含むことを特徴とする半導体チップお
よび回路基板の接続方法。 - 【請求項２】 前記半導体チップのメッキ不要部に第１
の絶縁物を形成する工程を含むことを特徴とする請求項
１記載の半導体チップおよび回路基板の接続方法。 - 【請求項３】 前記回路基板のメッキ不要部に第２の絶
縁物を形成する工程を含むことを特徴とする請求項１ま
たは２記載の半導体チップおよび回路基板の接続方法。 - 【請求項４】 前記第１の絶縁物は前記メッキレジスト
または二酸化シリコン膜である請求項２または３記載の
半導体チップおよび回路基板の接続方法。 - 【請求項５】 前記第２の絶縁物は前記メッキレジスト
または二酸化シリコン膜である請求項３または４記載の
半導体チップおよび回路基板の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6287722A JP2561039B2 (ja) | 1994-11-22 | 1994-11-22 | 半導体チップおよび回路基板の接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6287722A JP2561039B2 (ja) | 1994-11-22 | 1994-11-22 | 半導体チップおよび回路基板の接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08148531A true JPH08148531A (ja) | 1996-06-07 |
| JP2561039B2 JP2561039B2 (ja) | 1996-12-04 |
Family
ID=17720904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6287722A Expired - Fee Related JP2561039B2 (ja) | 1994-11-22 | 1994-11-22 | 半導体チップおよび回路基板の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2561039B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004006670A (ja) * | 2002-02-25 | 2004-01-08 | Seiko Epson Corp | スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
| WO2004102663A1 (ja) * | 2003-05-15 | 2004-11-25 | Kumamoto Technology & Industry Foundation | 半導体チップ実装体およびその製造方法 |
| JP2006261514A (ja) * | 2005-03-18 | 2006-09-28 | Nec Electronics Corp | 半導体チップおよびその製造方法 |
| JP2006289943A (ja) * | 2005-01-26 | 2006-10-26 | Seiko Epson Corp | 実装構造、デバイスの製造方法、液滴吐出ヘッド、液滴吐出ヘッドの製造方法および液滴吐出装置。 |
| CN100446244C (zh) * | 2003-05-15 | 2008-12-24 | 财团法人熊本高新技术产业财团 | 半导体芯片安装体及其制造方法 |
| JP2011233733A (ja) * | 2010-04-28 | 2011-11-17 | Sony Corp | 素子の基板実装方法、および、その基板実装構造 |
| US8102045B2 (en) | 2007-08-08 | 2012-01-24 | Infineon Technologies Ag | Integrated circuit with galvanically bonded heat sink |
| WO2018047551A1 (ja) * | 2016-09-09 | 2018-03-15 | 富士電機株式会社 | 半導体装置製造方法及び半導体装置 |
| JP2021103774A (ja) * | 2019-12-24 | 2021-07-15 | 日亜化学工業株式会社 | 発光装置の製造方法および発光装置 |
| JP2023003236A (ja) * | 2021-06-23 | 2023-01-11 | 日亜化学工業株式会社 | 発光モジュール及びその製造方法 |
| US12382765B2 (en) | 2021-12-24 | 2025-08-05 | Nichia Corporation | Light-emitting module and method for manufacturing light-emitting module |
-
1994
- 1994-11-22 JP JP6287722A patent/JP2561039B2/ja not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004006670A (ja) * | 2002-02-25 | 2004-01-08 | Seiko Epson Corp | スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
| CN100446244C (zh) * | 2003-05-15 | 2008-12-24 | 财团法人熊本高新技术产业财团 | 半导体芯片安装体及其制造方法 |
| WO2004102663A1 (ja) * | 2003-05-15 | 2004-11-25 | Kumamoto Technology & Industry Foundation | 半導体チップ実装体およびその製造方法 |
| JP2004363573A (ja) * | 2003-05-15 | 2004-12-24 | Kumamoto Technology & Industry Foundation | 半導体チップ実装体およびその製造方法 |
| US8839520B2 (en) | 2005-01-26 | 2014-09-23 | Seiko Epson Corporation | Mounted structure, liquid droplet ejection head, liquid droplet ejection apparatus and manufacturing method |
| JP2006289943A (ja) * | 2005-01-26 | 2006-10-26 | Seiko Epson Corp | 実装構造、デバイスの製造方法、液滴吐出ヘッド、液滴吐出ヘッドの製造方法および液滴吐出装置。 |
| US7784913B2 (en) | 2005-01-26 | 2010-08-31 | Seiko Epson Corporation | Mounted structure, liquid droplet ejection head, liquid droplet ejection apparatus and manufacturing method |
| JP2006261514A (ja) * | 2005-03-18 | 2006-09-28 | Nec Electronics Corp | 半導体チップおよびその製造方法 |
| US8102045B2 (en) | 2007-08-08 | 2012-01-24 | Infineon Technologies Ag | Integrated circuit with galvanically bonded heat sink |
| DE102008036285B4 (de) * | 2007-08-08 | 2013-07-18 | Infineon Technologies Ag | Integrierte Schaltung mit einer durch einen galvanischen Prozess erzeugten Verbindung mit einem Kühlkörper und Verfahren dazu |
| JP2011233733A (ja) * | 2010-04-28 | 2011-11-17 | Sony Corp | 素子の基板実装方法、および、その基板実装構造 |
| US10892253B2 (en) | 2016-09-09 | 2021-01-12 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method and semiconductor device |
| JPWO2018047551A1 (ja) * | 2016-09-09 | 2019-01-10 | 富士電機株式会社 | 半導体装置製造方法及び半導体装置 |
| WO2018047551A1 (ja) * | 2016-09-09 | 2018-03-15 | 富士電機株式会社 | 半導体装置製造方法及び半導体装置 |
| JP2021103774A (ja) * | 2019-12-24 | 2021-07-15 | 日亜化学工業株式会社 | 発光装置の製造方法および発光装置 |
| JP2023166372A (ja) * | 2019-12-24 | 2023-11-21 | 日亜化学工業株式会社 | 発光装置の製造方法および発光装置 |
| US12317663B2 (en) | 2019-12-24 | 2025-05-27 | Nichia Corporation | Method of manufacturing light emitting device and light emitting device |
| JP2023003236A (ja) * | 2021-06-23 | 2023-01-11 | 日亜化学工業株式会社 | 発光モジュール及びその製造方法 |
| JP2024022619A (ja) * | 2021-06-23 | 2024-02-16 | 日亜化学工業株式会社 | 発光モジュール及びその製造方法 |
| US12349525B2 (en) | 2021-06-23 | 2025-07-01 | Nichia Corporation | Light emitting module and method for manufacturing light emitting module |
| US12382765B2 (en) | 2021-12-24 | 2025-08-05 | Nichia Corporation | Light-emitting module and method for manufacturing light-emitting module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2561039B2 (ja) | 1996-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861345B2 (en) | Method of disposing conductive bumps onto a semiconductor device | |
| JP4068293B2 (ja) | 再配置チップサイズパッケージ及びその製造方法 | |
| US5492863A (en) | Method for forming conductive bumps on a semiconductor device | |
| JP2561039B2 (ja) | 半導体チップおよび回路基板の接続方法 | |
| US20020033531A1 (en) | Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument | |
| JP2810101B2 (ja) | 電気ピンおよびその製造方法 | |
| JPS6354738A (ja) | ハンダ付け法 | |
| US4172907A (en) | Method of protecting bumped semiconductor chips | |
| JPH0345895B2 (ja) | ||
| JP4072141B2 (ja) | 半導体装置の製造方法 | |
| JP3178417B2 (ja) | 半導体キャリアおよびその製造方法 | |
| JP4067507B2 (ja) | 半導体モジュールおよびその製造方法 | |
| JP2661382B2 (ja) | Ｌｓｉチップの接続方法 | |
| KR100374075B1 (ko) | 전자부품 실장용 필름캐리어 테이프 및 그 제조방법 | |
| JP3373752B2 (ja) | 半導体装置 | |
| JPH07336019A (ja) | 導体パターンの形成方法 | |
| JP4154797B2 (ja) | はんだバンプ形成方法 | |
| JPH01164041A (ja) | バンプ構造を有するｉｃ素子とその製造方法 | |
| US4676864A (en) | Bonding method of semiconductor device | |
| CN110896036A (zh) | 一种封装结构及封装方法 | |
| JP3454223B2 (ja) | 半導体装置の製造方法 | |
| JPH06124952A (ja) | 半導体チップのバンプ形成方法 | |
| JPH07211721A (ja) | 電子部品およびその製造方法、並びに電子部品載置テーブル | |
| JP3242827B2 (ja) | 半導体装置の製造方法 | |
| JP2002057251A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960730 |
|
| LAPS | Cancellation because of no payment of annual fees |