JPH08148600A - 半導体搭載用多層配線板の製造方法 - Google Patents
半導体搭載用多層配線板の製造方法Info
- Publication number
- JPH08148600A JPH08148600A JP28683794A JP28683794A JPH08148600A JP H08148600 A JPH08148600 A JP H08148600A JP 28683794 A JP28683794 A JP 28683794A JP 28683794 A JP28683794 A JP 28683794A JP H08148600 A JPH08148600 A JP H08148600A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor
- mounting
- multilayer wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 半導体搭載用多層配線板の製造方法におい
て、絶縁層に半導体を収納するキャビティを形成する
際、めっき工程やエッチング工程での処理液のキャビテ
ィ内への侵入がなく、効率良くキャビティを形成できる
とともに、熱履歴に伴う層間剥離やボイド発生等を解決
した半導体搭載用多層配線板の製造方法を提供すること
を目的とする。 【構成】 半導体素子を搭載するための開口部を有する
絶縁層と、半導体素子搭載部に対応する開口部及び導体
回路が形成された基板を相互に積層し、最外層に接着剤
層と合わせた銅箔を準備し、加熱硬化して積層一体化し
た後、スルーホールの孔開け加工、無電解銅めっき加工
を行ない、更に、エッチングレジスト形成し、次いで、
エッチングを除去し、外層回路を形成した後、外側に位
置する銅箔に半導体素子収納用の開口を形成する。
て、絶縁層に半導体を収納するキャビティを形成する
際、めっき工程やエッチング工程での処理液のキャビテ
ィ内への侵入がなく、効率良くキャビティを形成できる
とともに、熱履歴に伴う層間剥離やボイド発生等を解決
した半導体搭載用多層配線板の製造方法を提供すること
を目的とする。 【構成】 半導体素子を搭載するための開口部を有する
絶縁層と、半導体素子搭載部に対応する開口部及び導体
回路が形成された基板を相互に積層し、最外層に接着剤
層と合わせた銅箔を準備し、加熱硬化して積層一体化し
た後、スルーホールの孔開け加工、無電解銅めっき加工
を行ない、更に、エッチングレジスト形成し、次いで、
エッチングを除去し、外層回路を形成した後、外側に位
置する銅箔に半導体素子収納用の開口を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体搭載用多層配
線板の製造方法に関する。
線板の製造方法に関する。
【０００２】
【従来の技術】通常、多層配線板は、絶縁基板と電源層
とグランド層とその表面に形成された回路導体と、内部
に形成された回路導体と、両回路導体を接続する接続用
バイアホール及び部品実装スルーホール及び部品実装時
のはんだによる回路の短絡を防ぐソルダーレジストから
構成されている。
とグランド層とその表面に形成された回路導体と、内部
に形成された回路導体と、両回路導体を接続する接続用
バイアホール及び部品実装スルーホール及び部品実装時
のはんだによる回路の短絡を防ぐソルダーレジストから
構成されている。
【０００３】そして、上記多層配線板の製造方法は種々
のものがあり、例えば、内部回路や電源層及びグランド
層となる内層板の銅箔の不要な箇所を除去して内層回路
導体を形成し、積層した後に必要な箇所にドリル等を用
いて孔を開けた後に、無電解銅めっき等でスルーホール
を形成し、表面銅箔の不要な箇所を除去して、表面の回
路導体を形成し、ソルダーレジストを塗布する方法や、
積層後に表面導体回路になる箇所に永久レジストを用い
て孔を開けた後に、表面の回路導体とスルーホールとを
無電解めっきにより形成する方法が知られている。
のものがあり、例えば、内部回路や電源層及びグランド
層となる内層板の銅箔の不要な箇所を除去して内層回路
導体を形成し、積層した後に必要な箇所にドリル等を用
いて孔を開けた後に、無電解銅めっき等でスルーホール
を形成し、表面銅箔の不要な箇所を除去して、表面の回
路導体を形成し、ソルダーレジストを塗布する方法や、
積層後に表面導体回路になる箇所に永久レジストを用い
て孔を開けた後に、表面の回路導体とスルーホールとを
無電解めっきにより形成する方法が知られている。
【０００４】また、各層の内層回路を形成したものを、
ガイドピンを用いて各層の位置合わせを行ない積層一体
化した後、外層回路の形成、回路の接続を行なう方法も
知られている。
ガイドピンを用いて各層の位置合わせを行ない積層一体
化した後、外層回路の形成、回路の接続を行なう方法も
知られている。
【０００５】次いで、半導体装置用パッケージに関する
従来例として、パッケージの外側の一部に導体を形成す
るリードレスチップキャリアとすることが、特開昭５９
−１５８５７９号公報に開示されている。
従来例として、パッケージの外側の一部に導体を形成す
るリードレスチップキャリアとすることが、特開昭５９
−１５８５７９号公報に開示されている。
【０００６】更に、配線板のスルーホールに接続するた
めの端子ピンを有するピングリッドアレイを製造するこ
と、並びに、ピングリッドアレイの端子ピンに代えては
んだボールを設け、はんだ付けによって搭載するボール
グリッドアレイとすることについて、特公昭５８−１１
１００号公報にそれぞれ開示されている。
めの端子ピンを有するピングリッドアレイを製造するこ
と、並びに、ピングリッドアレイの端子ピンに代えては
んだボールを設け、はんだ付けによって搭載するボール
グリッドアレイとすることについて、特公昭５８−１１
１００号公報にそれぞれ開示されている。
【０００７】また、端子部を先に形成し、テープ状絶縁
フィルムで絶縁化したテープ自動化キャリアとする方法
が、特公昭５８−２６８２８号公報に開示されている。
フィルムで絶縁化したテープ自動化キャリアとする方法
が、特公昭５８−２６８２８号公報に開示されている。
【０００８】このような半導体装置は、パッケージ用の
絶縁材料として、セラミックスを用いるものが多く、こ
れらのチップキャリアに半導体チップをワイヤボンディ
ングによって搭載するものが、有機絶縁材料としては、
半導体チップを搭載した後に封止するために用いられて
いた。
絶縁材料として、セラミックスを用いるものが多く、こ
れらのチップキャリアに半導体チップをワイヤボンディ
ングによって搭載するものが、有機絶縁材料としては、
半導体チップを搭載した後に封止するために用いられて
いた。
【０００９】更に、多層配線板の技術を使用して、半導
体チップを搭載し、配線板に形成した回路と接続するた
めのチップキャリアとして、配線板のスルーホールに接
続するための端子ピンを有するピングリッドアレイを製
造することが特公平３−２５０２３号公報に開示されて
いる。
体チップを搭載し、配線板に形成した回路と接続するた
めのチップキャリアとして、配線板のスルーホールに接
続するための端子ピンを有するピングリッドアレイを製
造することが特公平３−２５０２３号公報に開示されて
いる。
【００１０】次いで、半導体を搭載するためのキャビテ
ィを形成する方法としては、特公平２−５０１４号公報
に、半導体チップを搭載するためのキャビティ用貫通孔
を有する複数の絶縁層と、半導体チップを搭載するため
のキャビティ用貫通孔を有する複数の絶縁層に形成され
た複数の回路層及び回路層の電気的接続を行なうバイア
ホールを有する絶縁回路板と、そのキャビティ用貫通孔
を塞ぐ板体とを重ね、加熱硬化して積層一体化した後、
スルーホールとなる孔をあけ、少なくとも孔の内壁を金
属化した後、キャビティを形成するように全体に座ぐり
加工を行なうことが開示されている。
ィを形成する方法としては、特公平２−５０１４号公報
に、半導体チップを搭載するためのキャビティ用貫通孔
を有する複数の絶縁層と、半導体チップを搭載するため
のキャビティ用貫通孔を有する複数の絶縁層に形成され
た複数の回路層及び回路層の電気的接続を行なうバイア
ホールを有する絶縁回路板と、そのキャビティ用貫通孔
を塞ぐ板体とを重ね、加熱硬化して積層一体化した後、
スルーホールとなる孔をあけ、少なくとも孔の内壁を金
属化した後、キャビティを形成するように全体に座ぐり
加工を行なうことが開示されている。
【００１１】
【発明が解決しようとする課題】しかしながら、従来の
方法においては、多層配線板にキャビティを先に設ける
ため、その後の工程におけるエッチング工程やめっき工
程に用いる処理液の侵入を防ぐには、プラスチック板で
孔を塞いでおき、後に座ぐり加工を行なっていたため、
加工工程がかさみ、生産性を低下させるとともに、座ぐ
り加工の作業誤差によって接続部分に配線を行なうこと
ができず、配線板における設計自由度を低下させるとい
う問題点が指摘されていた。
方法においては、多層配線板にキャビティを先に設ける
ため、その後の工程におけるエッチング工程やめっき工
程に用いる処理液の侵入を防ぐには、プラスチック板で
孔を塞いでおき、後に座ぐり加工を行なっていたため、
加工工程がかさみ、生産性を低下させるとともに、座ぐ
り加工の作業誤差によって接続部分に配線を行なうこと
ができず、配線板における設計自由度を低下させるとい
う問題点が指摘されていた。
【００１２】更に、多層配線板の隣接する絶縁層間の熱
履歴による各層間の剥離現象やボイド発生という不良が
発生し易く、特に、多層配線板の貫通するスルーホール
の多い箇所でこの現象が著しい。
履歴による各層間の剥離現象やボイド発生という不良が
発生し易く、特に、多層配線板の貫通するスルーホール
の多い箇所でこの現象が著しい。
【００１３】この発明は、このような事情に鑑みてなさ
れたもので、本発明は、多層配線板の設計自由度に優
れ、効率的に半導体搭載用のキャビティを形成すること
ができるとともに、熱履歴に対する層間剥離が起こら
ず、絶縁信頼性やスルーホールの接続信頼性に優れた半
導体搭載用多層配線板の製造方法を提供することを目的
とする。
れたもので、本発明は、多層配線板の設計自由度に優
れ、効率的に半導体搭載用のキャビティを形成すること
ができるとともに、熱履歴に対する層間剥離が起こら
ず、絶縁信頼性やスルーホールの接続信頼性に優れた半
導体搭載用多層配線板の製造方法を提供することを目的
とする。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数の絶縁層と導体回路を備えた複数の
基板とを積層し、多層配線板を構成するとともに、半導
体素子を収容する開口部を有する半導体搭載用多層配線
板の製造方法において、半導体素子を搭載するための開
口部を有する少なくとも一つの絶縁層と、半導体素子搭
載部に対応する開口部及び導体回路が形成された少なく
とも一つの基板とを積層し、少なくとも一方の最外側に
接着剤を有する銅箔を位置させて、加熱硬化して積層一
体化した後、所定箇所にスルーホールを孔開け加工し、
孔内壁を金属化した後、外層回路用エッチングレジスト
を形成し、次いで、銅層をエッチング除去し、外層回路
を形成した後、外側の少なくとも一方に半導体素子収納
用の開口部を孔開け加工により形成したことを特徴とす
る。
に、本発明は、複数の絶縁層と導体回路を備えた複数の
基板とを積層し、多層配線板を構成するとともに、半導
体素子を収容する開口部を有する半導体搭載用多層配線
板の製造方法において、半導体素子を搭載するための開
口部を有する少なくとも一つの絶縁層と、半導体素子搭
載部に対応する開口部及び導体回路が形成された少なく
とも一つの基板とを積層し、少なくとも一方の最外側に
接着剤を有する銅箔を位置させて、加熱硬化して積層一
体化した後、所定箇所にスルーホールを孔開け加工し、
孔内壁を金属化した後、外層回路用エッチングレジスト
を形成し、次いで、銅層をエッチング除去し、外層回路
を形成した後、外側の少なくとも一方に半導体素子収納
用の開口部を孔開け加工により形成したことを特徴とす
る。
【００１５】上記各層間を接着する接着剤としては、ガ
ラス基材や布基材等の強化材を含まないものが好まし
い。
ラス基材や布基材等の強化材を含まないものが好まし
い。
【００１６】フィルムタイプ接着剤としては、ＡＳ−３
０００、ＡＳ−２２１０、ＡＳ−２２５０（日立化成工
業株式会社製、商品名）等が使用できる。
０００、ＡＳ−２２１０、ＡＳ−２２５０（日立化成工
業株式会社製、商品名）等が使用できる。
【００１７】また、これらをフィルム単体として使用す
るか、あるいは銅箔に一旦塗布し、加熱しＢステージ状
態にしたものが使用できる。
るか、あるいは銅箔に一旦塗布し、加熱しＢステージ状
態にしたものが使用できる。
【００１８】接着剤としては、上記に限定されることな
く、キャビティ上の開口部を塞ぎ、めっき工程やエッチ
ング工程等に耐えられれば使用が可能である。
く、キャビティ上の開口部を塞ぎ、めっき工程やエッチ
ング工程等に耐えられれば使用が可能である。
【００１９】半導体素子収納用の開口部はルーター等に
よる座ぐり加工だけではなく、打ち抜き加工でも良い。
よる座ぐり加工だけではなく、打ち抜き加工でも良い。
【００２０】また、半導体素子収納用の開口部を形成す
る予定箇所に、それ以下の寸法で最外層に銅層を残存さ
せることにより、開口部を打ち抜き加工で形成した場
合、端部に応力が集中するため打ち抜きが容易に行なえ
る。
る予定箇所に、それ以下の寸法で最外層に銅層を残存さ
せることにより、開口部を打ち抜き加工で形成した場
合、端部に応力が集中するため打ち抜きが容易に行なえ
る。
【００２１】外層回路用エッチングレジストとしては、
電着レジスト、はんだレジスト、ドライフィルム等、外
層とスルーホール内壁とを保護できる市販品であれば特
に限定しない。
電着レジスト、はんだレジスト、ドライフィルム等、外
層とスルーホール内壁とを保護できる市販品であれば特
に限定しない。
【００２２】本発明の隣接する絶縁層にガラス転移点の
差が６０℃以内の材料を用いることについては、これら
の材料のガラス転移点を調査し、その差が６０℃以内の
ものを用いればよく、特にガラス転移点の差は３０℃以
内であることが好ましい。
差が６０℃以内の材料を用いることについては、これら
の材料のガラス転移点を調査し、その差が６０℃以内の
ものを用いればよく、特にガラス転移点の差は３０℃以
内であることが好ましい。
【００２３】例えば、第一層にエポキシ樹脂含浸のガラ
ス布銅張り積層板であるＭＣＬ−Ｅ−６７９（日立化成
工業株式会社製、商品名）を用いた時には、この積層板
のガラス転移点が１５５〜１６０℃であることから、隣
接する絶縁層として使用できるものとしては、ガラス転
移点が１００〜２１５℃のものであり、例えば、エポキ
シ樹脂含浸プリプレグＧＥＡ−６７９（日立化成工業株
式会社製、商品名）、ポリイミド樹脂含浸プリプレグで
あるＧＩＡ−６７１Ｎ（日立化成工業株式会社製、商品
名）、ＢＴレジン系プリプレグであるＧＨＰＬ−８３０
（三菱瓦斯化学株式会社製、商品名）、ＡＳ−３００
０、ＡＳ−２２１０、ＡＳ−２２５０（日立化成工業株
式会社製、商品名）等がある。
ス布銅張り積層板であるＭＣＬ−Ｅ−６７９（日立化成
工業株式会社製、商品名）を用いた時には、この積層板
のガラス転移点が１５５〜１６０℃であることから、隣
接する絶縁層として使用できるものとしては、ガラス転
移点が１００〜２１５℃のものであり、例えば、エポキ
シ樹脂含浸プリプレグＧＥＡ−６７９（日立化成工業株
式会社製、商品名）、ポリイミド樹脂含浸プリプレグで
あるＧＩＡ−６７１Ｎ（日立化成工業株式会社製、商品
名）、ＢＴレジン系プリプレグであるＧＨＰＬ−８３０
（三菱瓦斯化学株式会社製、商品名）、ＡＳ−３００
０、ＡＳ−２２１０、ＡＳ−２２５０（日立化成工業株
式会社製、商品名）等がある。
【００２４】特に好ましいのは、ガラス転移点が１３０
〜１８５℃のものであり、ポリイミド含浸樹脂プリプレ
グＧＩＡ−６７１Ｎ（日立化成工業株式会社製、商品
名）、ＢＴレジン系プリプレグであるＧＨＰＬ−８３０
（三菱瓦斯化学株式会社製、商品名）、ＡＳ−２２１
０、ＡＳ−２２５０（日立化成工業株式会社製、商品
名）を使用することができる。
〜１８５℃のものであり、ポリイミド含浸樹脂プリプレ
グＧＩＡ−６７１Ｎ（日立化成工業株式会社製、商品
名）、ＢＴレジン系プリプレグであるＧＨＰＬ−８３０
（三菱瓦斯化学株式会社製、商品名）、ＡＳ−２２１
０、ＡＳ−２２５０（日立化成工業株式会社製、商品
名）を使用することができる。
【００２５】第一層にポリイミド樹脂含浸のガラス布銅
張り積層板であるＭＣＬ−Ｉ−６７１（日立化成工業株
式会社製、商品名）を用いた時には、この積層板のガラ
ス転移点が２１０〜２３０℃であることから、隣接する
絶縁層として使用できるものとしては、ガラス転移点が
１５５〜２８５℃のものであり、例えば、エポキシ樹脂
含浸プリプレグＧＥＡ−６７１（日立化成工業株式会社
製、商品名）、ポリイミド樹脂含浸プリプレグであるＧ
ＩＡ−６７１Ｎ（日立化成工業株式会社製、商品名）、
ＢＴレジン系プリプレグであるＧＨＰＬ−８３０（三菱
瓦斯化学株式会社製、商品名）、ＡＳ−２２１０、ＡＳ
−２２５０（日立化成工業株式会社製、商品名）等があ
る。
張り積層板であるＭＣＬ−Ｉ−６７１（日立化成工業株
式会社製、商品名）を用いた時には、この積層板のガラ
ス転移点が２１０〜２３０℃であることから、隣接する
絶縁層として使用できるものとしては、ガラス転移点が
１５５〜２８５℃のものであり、例えば、エポキシ樹脂
含浸プリプレグＧＥＡ−６７１（日立化成工業株式会社
製、商品名）、ポリイミド樹脂含浸プリプレグであるＧ
ＩＡ−６７１Ｎ（日立化成工業株式会社製、商品名）、
ＢＴレジン系プリプレグであるＧＨＰＬ−８３０（三菱
瓦斯化学株式会社製、商品名）、ＡＳ−２２１０、ＡＳ
−２２５０（日立化成工業株式会社製、商品名）等があ
る。
【００２６】第一層にＢＴレジン樹脂系銅張り積層板で
あるＣＣＨ−ＨＬ−８３０（三菱瓦斯化学株式会社製、
商品名）を用いた時には、この積層板のガラス転移点が
１６５〜１８５℃であることから、隣接する絶縁層とし
て使用できるものとしては、ガラス転移点が１１０〜２
４０℃のものであり、例えば、エポキシ樹脂含浸プリプ
レグＧＥＡ−６７９（日立化成工業株式会社製、商品
名）、ポリイミド樹脂含浸プリプレグＧＩＡ−６７１Ｎ
（日立化成工業株式会社製、商品名）、ＢＴレジン系プ
リプレグであるＧＨＰＬ−８３０（三菱瓦斯化学株式会
社製、商品名）、ＡＳ−３０００、ＡＳ−２２１０、Ａ
Ｓ−２２５０（日立化成工業株式会社製、商品名）等が
ある。
あるＣＣＨ−ＨＬ−８３０（三菱瓦斯化学株式会社製、
商品名）を用いた時には、この積層板のガラス転移点が
１６５〜１８５℃であることから、隣接する絶縁層とし
て使用できるものとしては、ガラス転移点が１１０〜２
４０℃のものであり、例えば、エポキシ樹脂含浸プリプ
レグＧＥＡ−６７９（日立化成工業株式会社製、商品
名）、ポリイミド樹脂含浸プリプレグＧＩＡ−６７１Ｎ
（日立化成工業株式会社製、商品名）、ＢＴレジン系プ
リプレグであるＧＨＰＬ−８３０（三菱瓦斯化学株式会
社製、商品名）、ＡＳ−３０００、ＡＳ−２２１０、Ａ
Ｓ−２２５０（日立化成工業株式会社製、商品名）等が
ある。
【００２７】特に好ましくは、ガラス転移点が１４０〜
２１０℃のものであり、例えばポリイミド樹脂含浸プリ
プレグＧＩＡ−６７１Ｎ（日立化成工業株式会社製、商
品名）、ＢＴレジン系プリプレグであるＧＨＰＬ−８３
０（三菱瓦斯化学株式会社製、商品名）、ＡＳ−２２１
０、ＡＳ−２２５０（日立化成工業株式会社製、商品
名）等を使用することができる。
２１０℃のものであり、例えばポリイミド樹脂含浸プリ
プレグＧＩＡ−６７１Ｎ（日立化成工業株式会社製、商
品名）、ＢＴレジン系プリプレグであるＧＨＰＬ−８３
０（三菱瓦斯化学株式会社製、商品名）、ＡＳ−２２１
０、ＡＳ−２２５０（日立化成工業株式会社製、商品
名）等を使用することができる。
【００２８】第一層にエポキシソルダーレジストである
ＣＣＲ−５０６（株式会社アサヒ化学研究所製、商品
名）を用いた時には、この絶縁材のガラス転移点が１０
０〜１１５℃であることから、隣接する絶縁層として使
用できるものとしては、ガラス転移点が４５〜１７０℃
のものであり、例えば、エポキシ樹脂含浸プリプレグＧ
ＥＡ−Ｅ−６７９（日立化成工業株式会社製、商品
名）、ＡＳ−３０００（日立化成工業株式会社製、商品
名）等がある。
ＣＣＲ−５０６（株式会社アサヒ化学研究所製、商品
名）を用いた時には、この絶縁材のガラス転移点が１０
０〜１１５℃であることから、隣接する絶縁層として使
用できるものとしては、ガラス転移点が４５〜１７０℃
のものであり、例えば、エポキシ樹脂含浸プリプレグＧ
ＥＡ−Ｅ−６７９（日立化成工業株式会社製、商品
名）、ＡＳ−３０００（日立化成工業株式会社製、商品
名）等がある。
【００２９】更に、本発明における絶縁層の組み合わせ
は、上述したものに限定されることなく、選択すること
ができる。
は、上述したものに限定されることなく、選択すること
ができる。
【００３０】また、複数の絶縁層のうち、少なくとも内
層の一層がガラス織布あるいは不織布等の強化材を含ま
ないことが好ましく、そのＢステージでの樹脂フローが
１％未満であり、その粘弾性が３０℃において２０００
〜５０００ＭＰａの範囲であり、かつ成形温度で１０Ｍ
Ｐａ以下であることが好ましい。
層の一層がガラス織布あるいは不織布等の強化材を含ま
ないことが好ましく、そのＢステージでの樹脂フローが
１％未満であり、その粘弾性が３０℃において２０００
〜５０００ＭＰａの範囲であり、かつ成形温度で１０Ｍ
Ｐａ以下であることが好ましい。
【００３１】このようなガラス繊維等の強化材を含まな
い材料としては、高分子エポキシフィルムやポリイミド
フィルム、エポキシソルダーレジストインク等があり、
Ｂステージ状態で使用可能なものとしては、市販のもの
ではＡＳ−３０００、ＡＳ−２２１０、ＡＳＳ−２２５
０（日立化成工業株式会社製、商品名）等がある。
い材料としては、高分子エポキシフィルムやポリイミド
フィルム、エポキシソルダーレジストインク等があり、
Ｂステージ状態で使用可能なものとしては、市販のもの
ではＡＳ−３０００、ＡＳ−２２１０、ＡＳＳ−２２５
０（日立化成工業株式会社製、商品名）等がある。
【００３２】ポリイミドフィルムとしては、以下の化学
式（Ｉ）乃至（III)で示される構成を含むポリイミドを
４０〜７０重量％、ビスマレイミドとジアミンとの反応
物を１５〜４５重量％、エポキシ樹脂を１５〜４５重量
％含む熱硬化性樹脂を用いることができる。
式（Ｉ）乃至（III)で示される構成を含むポリイミドを
４０〜７０重量％、ビスマレイミドとジアミンとの反応
物を１５〜４５重量％、エポキシ樹脂を１５〜４５重量
％含む熱硬化性樹脂を用いることができる。
【００３３】
【化４】 （ただし、式（Ｉ）中のＡｒは、以下の式（II）または
式（III)に示す基であり、式（II）で示す基が１０〜９
８モル％、式（III)で示す基が９０〜５モル％含まれる
ものとする。）
式（III)に示す基であり、式（II）で示す基が１０〜９
８モル％、式（III)で示す基が９０〜５モル％含まれる
ものとする。）
【００３４】
【化５】 （ただし、式（II）のＺは、−Ｃ（＝０）＝，−ＳＯ2
−，−０−，−Ｓ−，−（ＣＨ2 ）m −，−ＮＨ−Ｃ
（＝０）−，−Ｃ（ＣＨ3 ）2 −，−Ｃ（ＣＦ3 ）
2 −，−Ｃ（＝０）−０−または結合を示し、ｎ及びｍ
は１以上の整数を示し、複数のＺはそれぞれ同一であっ
ても、また異なるものでもよく、各ベンゼン環の水素は
置換基で適宜置換されていてもよいものとする。）
−，−０−，−Ｓ−，−（ＣＨ2 ）m −，−ＮＨ−Ｃ
（＝０）−，−Ｃ（ＣＨ3 ）2 −，−Ｃ（ＣＦ3 ）
2 −，−Ｃ（＝０）−０−または結合を示し、ｎ及びｍ
は１以上の整数を示し、複数のＺはそれぞれ同一であっ
ても、また異なるものでもよく、各ベンゼン環の水素は
置換基で適宜置換されていてもよいものとする。）
【００３５】
【化６】 （ただし、式（III)中でＲ1 ，Ｒ2 ，Ｒ3 及びＲ4 は、
それぞれ独立に水素または炭素数１〜４のアルキル基、
もしくはアルコキシ基を示し、これらのうち少なくとも
２個以上はアルキル基、もしくはアルコキシ基であり、
Ｘは、−ＣＨ2 −，−Ｃ（ＣＨ3 ）2 −，−０−，−Ｓ
Ｏ2 −，−Ｃ（＝０）−，−ＮＨ−Ｃ（＝０）−を示す
ものとする。）
それぞれ独立に水素または炭素数１〜４のアルキル基、
もしくはアルコキシ基を示し、これらのうち少なくとも
２個以上はアルキル基、もしくはアルコキシ基であり、
Ｘは、−ＣＨ2 −，−Ｃ（ＣＨ3 ）2 −，−０−，−Ｓ
Ｏ2 −，−Ｃ（＝０）−，−ＮＨ−Ｃ（＝０）−を示す
ものとする。）
【００３６】そのＢステージでの粘弾性を３０℃におい
て２０００〜５０００ＭＰａの範囲とし、かつ、成形温
度で１０ＭＰａ以下にするためには、骨格としての高分
子成分の分子量の制御、高分子成分と低分子成分の配合
比の制御、必要ならば高分子成分の架橋剤の量を制御す
ることによって達成できる。
て２０００〜５０００ＭＰａの範囲とし、かつ、成形温
度で１０ＭＰａ以下にするためには、骨格としての高分
子成分の分子量の制御、高分子成分と低分子成分の配合
比の制御、必要ならば高分子成分の架橋剤の量を制御す
ることによって達成できる。
【００３７】例えば、市販のＡＳ−３０００（日立化成
工業株式会社製、商品名）は、Ｂステージの粘弾性を、
３０℃において２０００〜５０００ＭＰａに、成形温度
での粘弾性を２〜５ＭＰａにしており、ＡＳ−２２１
０、ＡＳ−２２５０（（日立化成工業株式会社製、商品
名）では、３０℃で２０００〜５０００ＭＰａに、成形
温度での粘弾性を１０ＭＰａ以下にしている。
工業株式会社製、商品名）は、Ｂステージの粘弾性を、
３０℃において２０００〜５０００ＭＰａに、成形温度
での粘弾性を２〜５ＭＰａにしており、ＡＳ−２２１
０、ＡＳ−２２５０（（日立化成工業株式会社製、商品
名）では、３０℃で２０００〜５０００ＭＰａに、成形
温度での粘弾性を１０ＭＰａ以下にしている。
【００３８】複数の絶縁層に形成された複数の回路層及
びこの回路層間の電気的接続を行なうバイアホールを有
する絶縁回路板としては、前記絶縁層を用いた銅張り積
層板を用いることができる。
びこの回路層間の電気的接続を行なうバイアホールを有
する絶縁回路板としては、前記絶縁層を用いた銅張り積
層板を用いることができる。
【００３９】本発明に使用する絶縁層としは、一般的な
ガラス織布あるいは不織布にエポキシ樹脂、ポリイミド
樹脂等を含浸したものを用いることができる。
ガラス織布あるいは不織布にエポキシ樹脂、ポリイミド
樹脂等を含浸したものを用いることができる。
【００４０】次いで、半導体搭載用多層配線板の積層成
形方法としては、複数の絶縁層のうち、少なくとも一層
以上に半導体素子を収納するためのキャビティを構成す
るように孔を開け、積層時の構成として、配線板となる
構成の上下いずれか一方にクッション材、その外側にキ
ャビティの部分に孔を設けた成形品、その外側にプレス
鏡板を位置させ、かつ、他方に製品の表面を保護する保
護フィルム、その外側にプレス鏡板を位置させることが
好ましい。
形方法としては、複数の絶縁層のうち、少なくとも一層
以上に半導体素子を収納するためのキャビティを構成す
るように孔を開け、積層時の構成として、配線板となる
構成の上下いずれか一方にクッション材、その外側にキ
ャビティの部分に孔を設けた成形品、その外側にプレス
鏡板を位置させ、かつ、他方に製品の表面を保護する保
護フィルム、その外側にプレス鏡板を位置させることが
好ましい。
【００４１】更に、他の配線板との接続を行なう端子
を、その一方の面を設け、その面と同一面あるいは反対
面にキャビティの開口部を設けることができる。
を、その一方の面を設け、その面と同一面あるいは反対
面にキャビティの開口部を設けることができる。
【００４２】例えば、他の配線板との接続を行なう端子
をピンとすると、ピングリッドアレイを構成することが
でき、他の配線板との接続を行なう端子をはんだボール
による接続のためのランド部とすることにより、ボール
グリッドアレイを構成することができる。
をピンとすると、ピングリッドアレイを構成することが
でき、他の配線板との接続を行なう端子をはんだボール
による接続のためのランド部とすることにより、ボール
グリッドアレイを構成することができる。
【００４３】更に、これらを組み合わせて用いることも
でき、実装密度のチップキャリアであれば、この他にど
のようなものにでも適用できる。
でき、実装密度のチップキャリアであれば、この他にど
のようなものにでも適用できる。
【００４４】
【作用】以上の構成から明らかなように、本発明方法に
よれば、絶縁層の少なくとも最外層に接着剤層を有する
銅箔を準備し、キャビティ上の開口部を塞ぎ、最終の孔
開け加工によりキャビティを形成するというものである
から、エッチング工程やめっき工程でキャビティ内に処
理液が侵入することがなく、また、精度良くキャビティ
を形成することができる。
よれば、絶縁層の少なくとも最外層に接着剤層を有する
銅箔を準備し、キャビティ上の開口部を塞ぎ、最終の孔
開け加工によりキャビティを形成するというものである
から、エッチング工程やめっき工程でキャビティ内に処
理液が侵入することがなく、また、精度良くキャビティ
を形成することができる。
【００４５】
【実施例】以下、本発明に係る半導体搭載用多層配線板
の製造方法の実施例について、図１乃至図５に基づいて
詳細に説明する。
の製造方法の実施例について、図１乃至図５に基づいて
詳細に説明する。
【００４６】＜実施例１＞半導体素子搭載用の開口部１
１ａを有し、なおかつ半導体素子とワイヤボンディング
で接続するための端子部を有しないガラス転移点が約１
７０℃、厚さ０．４ｍｍのＢＴレジン系銅張り積層板Ｃ
ＣＨ−ＨＬ−８３０（三菱瓦斯化学工業株式会社製、商
品名）からなる第１の基板１１を準備し、その下部に、
第１の基板１１と同径の半導体素子搭載用の開口部１２
ａを有し、ガラス転移点が１７０℃、厚さが０．０５ｍ
ｍのポリイミド接着フィルムＡＳ−２２５０（日立化成
工業株式会社製、商品名）からなる接着剤層１２を準備
し、第１の基板１１より小さい半導体素子搭載用の開口
部１４ａを有し、なおかつ半導体素子とワイヤボンディ
ングで接続するための端子部１３を上部片面に有する、
厚さ０．４ｍｍのＢＴレジン系銅張り積層板ＣＣＨ−Ｈ
Ｌ−８３０（三菱瓦斯化学工業株式会社製、商品名）か
らなる第２の基板１４を第１の基板１１の下部に準備
し、その端子部１３の反対面に第２の基板１４と同径の
半導体素子搭載用の開口部１５ａを有する厚さが０．０
５ｍｍのポリイミド接着フィルムＡＳ−２２５０（日立
化成工業株式会社製、商品名）からなる接着剤層１５を
準備し、両最外層側に、ガラス転移点が１７０℃、厚さ
が０．０５ｍｍのポリイミド接着フィルムＡＳ−２２５
０（日立化成工業株式会社製、商品名）からなる接着剤
層１６を有する１８μｍの銅箔１７を準備し重ね、加熱
硬化して図２に示す多層配線板１０を積層一体化した。
１ａを有し、なおかつ半導体素子とワイヤボンディング
で接続するための端子部を有しないガラス転移点が約１
７０℃、厚さ０．４ｍｍのＢＴレジン系銅張り積層板Ｃ
ＣＨ−ＨＬ−８３０（三菱瓦斯化学工業株式会社製、商
品名）からなる第１の基板１１を準備し、その下部に、
第１の基板１１と同径の半導体素子搭載用の開口部１２
ａを有し、ガラス転移点が１７０℃、厚さが０．０５ｍ
ｍのポリイミド接着フィルムＡＳ−２２５０（日立化成
工業株式会社製、商品名）からなる接着剤層１２を準備
し、第１の基板１１より小さい半導体素子搭載用の開口
部１４ａを有し、なおかつ半導体素子とワイヤボンディ
ングで接続するための端子部１３を上部片面に有する、
厚さ０．４ｍｍのＢＴレジン系銅張り積層板ＣＣＨ−Ｈ
Ｌ−８３０（三菱瓦斯化学工業株式会社製、商品名）か
らなる第２の基板１４を第１の基板１１の下部に準備
し、その端子部１３の反対面に第２の基板１４と同径の
半導体素子搭載用の開口部１５ａを有する厚さが０．０
５ｍｍのポリイミド接着フィルムＡＳ−２２５０（日立
化成工業株式会社製、商品名）からなる接着剤層１５を
準備し、両最外層側に、ガラス転移点が１７０℃、厚さ
が０．０５ｍｍのポリイミド接着フィルムＡＳ−２２５
０（日立化成工業株式会社製、商品名）からなる接着剤
層１６を有する１８μｍの銅箔１７を準備し重ね、加熱
硬化して図２に示す多層配線板１０を積層一体化した。
【００４７】このときの積層条件は、２０ｋｇｆ／ｃｍ
2 、１８０℃で１８０分間であった。
2 、１８０℃で１８０分間であった。
【００４８】なお、積層の構成は、図１に示すように、
多層配線板１０を構成する第１の基板１１、接着剤層１
２、端子部１３を有する第２の基板１４、接着剤層１
５、接着剤層１６を有する銅箔１７の各層の上部には、
プレス鏡板２０、キャビティの形状に孔を開けた成形品
２１、クッション材２２をこの順序で位置させ、下部に
は、保護フィルム２３、プレス鏡板２０を位置させて積
層一体化することにより、図２に示す多層配線板１０を
形成する。
多層配線板１０を構成する第１の基板１１、接着剤層１
２、端子部１３を有する第２の基板１４、接着剤層１
５、接着剤層１６を有する銅箔１７の各層の上部には、
プレス鏡板２０、キャビティの形状に孔を開けた成形品
２１、クッション材２２をこの順序で位置させ、下部に
は、保護フィルム２３、プレス鏡板２０を位置させて積
層一体化することにより、図２に示す多層配線板１０を
形成する。
【００４９】その後、図３に示すように、スルーホール
３０をあけ、スルーホール３０内壁及び表面へ、めっき
触媒３１を被着させる。
３０をあけ、スルーホール３０内壁及び表面へ、めっき
触媒３１を被着させる。
【００５０】次いで、図４に示すように、無電解銅めっ
き３２を施し、その後、エッチングレジスト３３を形成
した。
き３２を施し、その後、エッチングレジスト３３を形成
した。
【００５１】更に、銅層のエッチングを行い、外層回路
を形成した後、開口予定部に銅層を残存させた。
を形成した後、開口予定部に銅層を残存させた。
【００５２】そして、エッチングレジスト３３を除去し
た後、打ち抜きにより開口部を設け、図５に示すように
キャビティ３４を形成した。
た後、打ち抜きにより開口部を設け、図５に示すように
キャビティ３４を形成した。
【００５３】更に、外側面で金めっきを施す箇所を除
き、エポキシ系ソルダーレジストＣＣＲ−２２００（ア
サヒ化学研究所製、商品名）３５を印刷し、１３０℃で
２０分間加熱硬化した。
き、エポキシ系ソルダーレジストＣＣＲ−２２００（ア
サヒ化学研究所製、商品名）３５を印刷し、１３０℃で
２０分間加熱硬化した。
【００５４】その後、ワイヤボンディング、ランド部及
びスルーホール３０内の銅皮膜表面にＮｉ：，Ａｕめっ
き３６を施した。
びスルーホール３０内の銅皮膜表面にＮｉ：，Ａｕめっ
き３６を施した。
【００５５】スルーホール３０に複数のピンを固定し
て、キャビティ３４を有するピングリッドアレイを作成
した。
て、キャビティ３４を有するピングリッドアレイを作成
した。
【００５６】次いで、実施例２については、基本的な構
成が実施例１と同一であるため、図示は省略する。
成が実施例１と同一であるため、図示は省略する。
【００５７】＜実施例２＞最外層に、ガラス転移点が１
２０℃、厚さが０．０５ｍｍのエポキシ接着フィルムＡ
Ｓ−３０００（日立化成工業株式会社製、商品名）から
なる接着剤層を有する１８μｍの銅箔を準備し、半導体
素子搭載用の開口部を有し、なおかつ半導体素子とワイ
ヤボンディングで接続するための端子部を有しないガラ
ス転移点が約１２０℃、厚さ０．４ｍｍのエポキシ系銅
張り積層板ＭＣＬ−Ｅ−６７（日立化成工業株式会社
製、商品名）からなる第１の基板を準備し、その下部
に、第１の基板と同径の半導体素子搭載用の開口部を有
する、厚さが０．０５ｍｍのエポキシ接着フィルムＡＳ
−３０００（日立化成工業株式会社製、商品名）からな
る接着剤層を準備し、第１の基板より小さい半導体素子
搭載用の開口部を有し、なおかつ半導体素子とワイヤボ
ンディングで接続するための端子部を上部片面に有する
厚さ０．４ｍｍのエポキシ系銅張り積層板ＭＣＬ−Ｅ−
６７（日立化成工業株式会社製、商品名）からなる第２
の基板を第１の基板の下部に準備し、その端子部の反対
面に第２の基板と同径の半導体素子搭載用の開口部を有
する厚さが０．０５ｍｍのエポキシフィルムＡＳ−３０
００（日立化成工業株式会社製、商品名）からなる接着
剤層を準備し、厚さが０．０４ｍｍのエポキシ系銅張り
積層板ＭＣＬ−Ｅ−６７（日立化成工業株式会社製、商
品名）を準備し、重ね、加熱硬化して積層一体化した。
２０℃、厚さが０．０５ｍｍのエポキシ接着フィルムＡ
Ｓ−３０００（日立化成工業株式会社製、商品名）から
なる接着剤層を有する１８μｍの銅箔を準備し、半導体
素子搭載用の開口部を有し、なおかつ半導体素子とワイ
ヤボンディングで接続するための端子部を有しないガラ
ス転移点が約１２０℃、厚さ０．４ｍｍのエポキシ系銅
張り積層板ＭＣＬ−Ｅ−６７（日立化成工業株式会社
製、商品名）からなる第１の基板を準備し、その下部
に、第１の基板と同径の半導体素子搭載用の開口部を有
する、厚さが０．０５ｍｍのエポキシ接着フィルムＡＳ
−３０００（日立化成工業株式会社製、商品名）からな
る接着剤層を準備し、第１の基板より小さい半導体素子
搭載用の開口部を有し、なおかつ半導体素子とワイヤボ
ンディングで接続するための端子部を上部片面に有する
厚さ０．４ｍｍのエポキシ系銅張り積層板ＭＣＬ−Ｅ−
６７（日立化成工業株式会社製、商品名）からなる第２
の基板を第１の基板の下部に準備し、その端子部の反対
面に第２の基板と同径の半導体素子搭載用の開口部を有
する厚さが０．０５ｍｍのエポキシフィルムＡＳ−３０
００（日立化成工業株式会社製、商品名）からなる接着
剤層を準備し、厚さが０．０４ｍｍのエポキシ系銅張り
積層板ＭＣＬ−Ｅ−６７（日立化成工業株式会社製、商
品名）を準備し、重ね、加熱硬化して積層一体化した。
【００５８】このときの積層条件は４０ｋｇｆ／ｃ
ｍ2 、１７５℃で９０分間であった。
ｍ2 、１７５℃で９０分間であった。
【００５９】積層の構成は、実施例１と同様に、プレス
鏡板、キャビティの形状に孔を開けた成形品、クッショ
ン材、を上記構成の上部側に位置させ、下部側に保護フ
ィルム、プレス鏡板を位置させて、プレス一体化する。
鏡板、キャビティの形状に孔を開けた成形品、クッショ
ン材、を上記構成の上部側に位置させ、下部側に保護フ
ィルム、プレス鏡板を位置させて、プレス一体化する。
【００６０】この実施例２においても、積層成形後、ス
ルーホール孔開け、孔内壁及び表面への無電解銅めっ
き、外層回路用のエッチングレジストを形成した。
ルーホール孔開け、孔内壁及び表面への無電解銅めっ
き、外層回路用のエッチングレジストを形成した。
【００６１】次いで、銅層もエッチングを行い、内層回
路を形成し、開口予定部に銅層を残存させた。
路を形成し、開口予定部に銅層を残存させた。
【００６２】エッチングレジスト除去後、打ち抜きによ
り開口部を設け、キャビティを形成した。
り開口部を設け、キャビティを形成した。
【００６３】両外側面で金めっきを施す箇所を除き、エ
ポキシ系ソルダーレジストＣＣＲ−２２００（アサヒ化
学研究所製、商品名）を印刷し、１３０℃で２０分間加
熱硬化した。
ポキシ系ソルダーレジストＣＣＲ−２２００（アサヒ化
学研究所製、商品名）を印刷し、１３０℃で２０分間加
熱硬化した。
【００６４】その後、ワイヤボンディング部、ランド部
及びスルーホール内の銅皮膜表面に、ニッケルめっき次
いで金めっきを施した。
及びスルーホール内の銅皮膜表面に、ニッケルめっき次
いで金めっきを施した。
【００６５】スルーホールに複数のピンを固定してキャ
ビティを有するピングリッドアレイを作成した。
ビティを有するピングリッドアレイを作成した。
【００６６】＜比較例＞ガラス転移点が１００〜１１５
℃のエポキシソルダーレジストＣＣＲ−５０６（アサヒ
化学研究所製、商品名）を第２の基板のワイヤボンディ
ング部側に印刷した以外は実施例１と同様にして作成し
た。
℃のエポキシソルダーレジストＣＣＲ−５０６（アサヒ
化学研究所製、商品名）を第２の基板のワイヤボンディ
ング部側に印刷した以外は実施例１と同様にして作成し
た。
【００６７】このようにして作成した多層配線板は、初
期の状態では、剥離、ボイドともになく、また、接着剤
の浸み出し量も０．１５ｍｍ以下であったが、２６０
℃、３０秒間はんだフロート試験を行うと、実施例１、
実施例２のものでは剥離、ボイドとも発生しなかった
が、比較例のものでは多数の剥離あるいはボイドが発生
した。
期の状態では、剥離、ボイドともになく、また、接着剤
の浸み出し量も０．１５ｍｍ以下であったが、２６０
℃、３０秒間はんだフロート試験を行うと、実施例１、
実施例２のものでは剥離、ボイドとも発生しなかった
が、比較例のものでは多数の剥離あるいはボイドが発生
した。
【００６８】
【発明の効果】以上説明した通り、本発明に係る半導体
搭載用多層配線板の製造方法は、半導体素子を搭載する
キャビティを形成する際、絶縁層の少なくとも最外層に
接着剤層を有する銅箔を準備し、キャビティ上の開口部
を塞ぎ、後工程で簡単に孔開け加工してキャビティを形
成することができるため、加工工数が短縮化できるとと
もに、従来の座ぐり加工の作業誤差に伴う設計の自由度
低下等の不具合を有効に解決でき、効率良く製造できる
とともに、多層配線板の設計自由度を向上させることが
できるという効果を有する。
搭載用多層配線板の製造方法は、半導体素子を搭載する
キャビティを形成する際、絶縁層の少なくとも最外層に
接着剤層を有する銅箔を準備し、キャビティ上の開口部
を塞ぎ、後工程で簡単に孔開け加工してキャビティを形
成することができるため、加工工数が短縮化できるとと
もに、従来の座ぐり加工の作業誤差に伴う設計の自由度
低下等の不具合を有効に解決でき、効率良く製造できる
とともに、多層配線板の設計自由度を向上させることが
できるという効果を有する。
【００６９】更に、隣接する絶縁層間の接着強度も強化
でき、熱履歴に対して剥離が起こらず、絶縁信頼性、並
びにスルーホールの接続信頼性を向上させることがで
き、品質性能に優れた半導体搭載用多層配線板を製造す
ることができるという効果を有する。
でき、熱履歴に対して剥離が起こらず、絶縁信頼性、並
びにスルーホールの接続信頼性を向上させることがで
き、品質性能に優れた半導体搭載用多層配線板を製造す
ることができるという効果を有する。
【図１】本発明方法における積層一体化工程での積層構
成を示す断面図。
成を示す断面図。
【図２】本発明方法における積層一体化工程後の多層配
線板の構成を示す断面図。
線板の構成を示す断面図。
【図３】本発明方法におけるスルーホールの孔開け工程
を示す断面図。
を示す断面図。
【図４】本発明方法におけるエッチングレジスト形成工
程を示す断面図。
程を示す断面図。
【図５】本発明方法におけるキャビティの孔開け加工後
の状態を示す多層配線板の断面図。
の状態を示す多層配線板の断面図。
１０ 多層配線板 １１ 第１の基板 １２，１５ 接着剤層 １４ 第２の基板 １６ 接着剤層 １７ 銅箔 ２０ プレス鏡板 ２１ 成形品 ２２ クッション材 ２３ 保護フィルム ３０ スルーホール ３２ 銅めっき ３３ エッチングレジスト ３４ キャビティ ３５ ソルダーレジスト ３６ ニッケル、金めっき
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮下 伸二郎 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館工場内 (72)発明者 小宮 良祐 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館工場内
Claims (10)
- 【請求項１】 複数の絶縁層と導体回路を備えた複数の
基板とを積層し、多層配線板を構成するとともに、半導
体素子を収容する開口部を有する半導体搭載用多層配線
板の製造方法において、 半導体素子を搭載するための開口部を有する少なくとも
一つの絶縁層と、半導体素子搭載部に対応する開口部及
び導体回路が形成された少なくとも一つの基板とを積層
し、少なくとも一方の最外側に接着剤を有する銅箔を位
置させて、加熱硬化して積層一体化した後、所定箇所に
スルーホールを孔開け加工し、孔内壁を金属化した後、
外層回路用エッチングレジストを形成し、次いで、銅層
をエッチング除去し、外層回路を形成した後、外側の少
なくとも一方に半導体素子収納用の開口部を孔開け加工
により形成したことを特徴とする半導体搭載用多層配線
板の製造方法。 - 【請求項２】 接着剤がガラス基材や布基材等の強化材
を含まないことを特徴とする請求項１記載の半導体搭載
用多層配線板の製造方法。 - 【請求項３】 半導体素子収納用の開口部の形成を打ち
抜き加工で行なうことを特徴とする請求項２記載の半導
体搭載用多層配線板の製造方法。 - 【請求項４】 半導体素子収納用の開口部を形成する予
定箇所に、開口部の外形より一回り小さい寸法で最外層
に銅層を残存させたことを特徴とする請求項３記載の半
導体搭載用多層配線板の製造方法。 - 【請求項５】 複数の絶縁層、あるいは複数の絶縁層の
うち少なくとも回路に接する１層が、ガラス織布あるい
は不織布等の強化材を含まないことを特徴とする請求項
１乃至４記載の半導体搭載用多層配線板の製造方法。 - 【請求項６】 複数の絶縁層、あるいは複数の絶縁層の
うち少なくとも回路に接する１層が、ガラス織布あるい
は不織布等の強化材を含まず、そのＢステージでの樹脂
フローが１％未満であり、その粘弾性が３０℃において
２０００〜５０００ＭＰａの範囲であり、成形温度にお
ける粘弾性が１０ＭＰａ以下であることを特徴とする請
求項１乃至５記載の半導体搭載用多層配線板の製造方
法。 - 【請求項７】 絶縁層と基板との積層成形時の温度が、
１６５〜２００℃の範囲に設定されていることを特徴と
する請求項１乃至６記載の半導体搭載用多層配線板の製
造方法。 - 【請求項８】 複数の絶縁層、あるいは複数の絶縁層の
うち少なくとも回路に接する１層が、以下の式（Ｉ）〜
（III)に示されるポリイミド４０〜７０重量％、ビスマ
レイミドとジアミンとの反応物１５〜４５重量％、エポ
キシ樹脂１５〜４５重量％を組成とする熱硬化性樹脂で
あることを特徴とする請求項１乃至７記載の半導体搭載
用多層配線板の製造方法。 【化１】 （ただし、式（Ｉ）中のＡｒは、以下の式（II）または
式（III)に示す基であり、式（II）で示す基が１０〜９
８モル％、式（III)で示す基が９０〜５モル％含まれる
ものとする。） 【化２】 （ただし、式（II）のＺは、−Ｃ（＝０）＝，−ＳＯ2
−，−０−，−Ｓ−，−（ＣＨ2 ）m −，−ＮＨ−Ｃ
（＝０）−，−Ｃ（ＣＨ3 ）2 −，−Ｃ（ＣＦ3 ）
2 −，−Ｃ（＝０）−０−または結合を示し、ｎ及びｍ
は１以上の整数を示し、複数のＺはそれぞれ同一であっ
ても、また異なるものでもよく、各ベンゼン環の水素は
置換基で適宜置換されていてもよいものとする。） 【化３】 （ただし、式（III)中でＲ1 ，Ｒ2 ，Ｒ3 及びＲ4 は、
それぞれ独立に水素または炭素数１〜４のアルキル基、
もしくはアルコキシ基を示し、これらのうち少なくとも
２個以上はアルキル基、もしくはアルコキシ基であり、
Ｘは、−ＣＨ2 −，−Ｃ（ＣＨ3 ）2 −，−０−，−Ｓ
Ｏ2 −，−Ｃ（＝０）−，−ＮＨ−Ｃ（＝０）−を示す
ものとする。） - 【請求項９】 複数の絶縁層のうち、少なくとも１層以
上に、半導体素子収納用のキャビティを形成するよう
に、開口を設け、積層時の構成として、配線板の上下い
ずれか一方に、クッション材、その外側にキャビティ部
分に孔を設けた成形品、その外側にプレス鏡板、他方に
製品表面を保護する保護フィルム、その外側にプレス鏡
板を位置させて積層一体化することを特徴とする請求項
１乃至８記載の半導体搭載用多層配線板の製造方法。 - 【請求項１０】 隣接する絶縁層にガラス転移点の差が
６０℃以内の材料を使用することを特徴とする請求項１
乃至９記載の半導体搭載用多層配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28683794A JPH08148600A (ja) | 1994-11-21 | 1994-11-21 | 半導体搭載用多層配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28683794A JPH08148600A (ja) | 1994-11-21 | 1994-11-21 | 半導体搭載用多層配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08148600A true JPH08148600A (ja) | 1996-06-07 |
Family
ID=17709682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28683794A Withdrawn JPH08148600A (ja) | 1994-11-21 | 1994-11-21 | 半導体搭載用多層配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08148600A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108012418A (zh) * | 2017-12-07 | 2018-05-08 | 生益电子股份有限公司 | 一种内置空腔的pcb及其制造方法 |
| CN108207080A (zh) * | 2017-12-29 | 2018-06-26 | 广东生益科技股份有限公司 | 一种线圈板的冲孔方法 |
-
1994
- 1994-11-21 JP JP28683794A patent/JPH08148600A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108012418A (zh) * | 2017-12-07 | 2018-05-08 | 生益电子股份有限公司 | 一种内置空腔的pcb及其制造方法 |
| CN108012418B (zh) * | 2017-12-07 | 2019-11-01 | 生益电子股份有限公司 | 一种内置空腔的pcb及其制造方法 |
| CN108207080A (zh) * | 2017-12-29 | 2018-06-26 | 广东生益科技股份有限公司 | 一种线圈板的冲孔方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0183190B1 (ko) | 다층 인쇄 배선판 및 그 제조방법 | |
| EP0609774B1 (en) | Printed circuit board or card for direct chip attachment and fabrication thereof | |
| KR100276747B1 (ko) | 접착층용 내열성 수지를 이용한 회로판 | |
| KR100965339B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| US8222539B2 (en) | Wiring board and method for manufacturing the same | |
| US20100044845A1 (en) | Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate | |
| EP0707340A2 (en) | Fabrication and structures of circuit modules with flexible interconnect layers | |
| JPH0722573A (ja) | 集積回路及びその接続方法 | |
| KR20150034617A (ko) | 임베딩된 반도체 디바이스 패키지 및 그 제조 방법 | |
| KR20070086645A (ko) | 전자 모듈 제조 방법 | |
| KR100690480B1 (ko) | 접속 기판, 및 이 접속 기판을 이용한 다층 배선판과반도체 패키지용 기판 및 반도체 패키지, 및 이들의 제조방법 | |
| JP2001298273A (ja) | 電子部品内蔵実装基板及びそれを用いた半導体パッケージ | |
| US20030141600A1 (en) | Apparatus and method of manufacturing printed circuit boards | |
| JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
| CN105321896B (zh) | 嵌入式芯片封装技术 | |
| JP4840628B2 (ja) | 半導体パッケージ用基板の製造方法とその方法を用いた半導体パッケージの製造方法及びこれらの方法を用いた半導体パッケージ用基板と半導体パッケージ | |
| JPH08148600A (ja) | 半導体搭載用多層配線板の製造方法 | |
| JP3897136B2 (ja) | 多層配線板及びその製造法 | |
| KR101109287B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| TW202301931A (zh) | 製造印刷電路板之方法以及具有至少一個嵌入式電子元件之印刷電路板 | |
| JPH08148602A (ja) | 半導体搭載用多層配線板の製造方法 | |
| JP4378949B2 (ja) | 多層配線板の製造方法 | |
| JP4458716B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP5017750B2 (ja) | 接続基板とその接続基板を用いた多層配線板と接続基板の製造方法とその方法を用いた多層配線板の製造方法 | |
| JPH08139456A (ja) | 半導体搭載用多層配線板の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020205 |