JPH08148660A - Soi基板の製造法 - Google Patents

Soi基板の製造法

Info

Publication number
JPH08148660A
JPH08148660A JP28852094A JP28852094A JPH08148660A JP H08148660 A JPH08148660 A JP H08148660A JP 28852094 A JP28852094 A JP 28852094A JP 28852094 A JP28852094 A JP 28852094A JP H08148660 A JPH08148660 A JP H08148660A
Authority
JP
Japan
Prior art keywords
layer
substrate
active layer
insulating layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28852094A
Other languages
English (en)
Inventor
Hiroyuki Hasegawa
博之 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp, Mitsubishi Materials Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP28852094A priority Critical patent/JPH08148660A/ja
Publication of JPH08148660A publication Critical patent/JPH08148660A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Abstract

(57)【要約】 【目的】 膜厚のばらつきが小さくて均一なSi活性層
を有しかつ小さな表面粗度を有するSi活性層を絶縁層
上に形成する。Si活性層と絶縁層との界面の特性が良
好で、貼り合わせ時の高温熱処理に起因した不純物のS
i活性層への拡散が少ない。 【構成】 As又はSbを1×1018/cm3以上含む
第1Si基板11上に不純物濃度が1×1018/cm3
未満 あるか又は不純物を含まないSi活性層14を形
成し、このSi活性層14上に絶縁層16を形成し、こ
の絶縁層16上に支持基板17の主面を貼り合わせる。
次いで第1Si基板11の大部分を除去して厚さ5μm
以下のSi薄膜11aにした後、このSi薄膜11aを
所定の化学エッチング液で除去して支持基板17の主面
上に絶縁層16とSi活性層14とを残す。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はSiO2絶縁層上にSi
活性層を形成するSOI(Silicon-On-Insulator)基板
の製造法に関する。更に詳しくはシリコンウェーハ同士
を絶縁膜を介して貼り合わせる貼り合わせウェーハ法に
基づくSOI基板の製造法に関するものである。
【0002】
【従来の技術】シリコン(Si)を用いた超LSIの限
界を打破するために、絶縁基体上に単結晶Si層を形成
するSOI技術が世界的に広く研究されている。このS
OI技術としては、現在、SIMOX(Separation by
Implanted Oxygen)法及び貼り合わせウェーハ法が注目
されている。このうちSIMOX法は、Si基板中に酸
素を高濃度にイオン注入してSOI(SiO2絶縁層上
のSi活性層)を形成する方法であるが、このように酸
素を高濃度にイオン注入することによりSi活性層に発
生する転位などの結晶欠陥がこのSi活性層を用いて形
成される素子(例えば、CMOS)の性能を制限してし
まう。一方、貼り合わせウェーハ法では、二枚のウェー
ハのうち一枚又は二枚のウェーハを熱酸化した後、二枚
のウェーハ同士を接着し、一方のウェーハを薄膜化する
ことによりSOIを形成する。このウェーハの薄膜化の
ための技術としては、研削や研磨などの技術が用いられ
ているが、現状の機械研磨法では研磨精度に限界があ
り、1μm±10%程度の膜厚でしかも膜厚のばらつき
が大きいSi活性層しか得ることができなかった。
【0003】この点を解決するため、従来、図4に示す
SOI基板の製造法が提案されている(特開平5−23
4985)。この製造法では、表面から一定の深さに濃
度ピークが現れるようにシードウェーハであるSi基板
1にホウ素(B)イオン注入して高濃度B層2を形成し
(図4(a),(b))、一方、ハンドルウェーハとも
呼ばれる別のSi基板の支持基板7に絶縁層6を形成し
(図4(c),(d))、高濃度B層2の上層のSi活
性層1a及び絶縁層6を介して両基板1及び7を互いに
重ね合わせて熱処理することにより貼り合わせ(図4
(e))、貼り合わせたSi基板1の裏面を高濃度B層
2の近傍まで機械的に研削してSi基板1をSi薄膜1
bにし(図4(f))、次いでB濃度が高いほどエッチ
ング速度が小さいエッチング液を用いてSi薄膜1bを
除去した後(図4(g))、更にこのエッチング面を研
磨して高濃度B層2を除去することにより支持基板7上
に絶縁層6とSi活性層1aが残される。この製造法に
よれば、表面平滑度や膜厚の均一性が優れたSi活性層
が形成できる。
【0004】
【発明が解決しようとする課題】しかしながら、上述の
従来のSOI基板の製造方法では、Si活性層と絶縁
層との界面が二枚の基板の貼り合わせ面であるため、S
i活性層と絶縁層との界面の特性が良好でない欠点があ
った。また選択エッチング比を高くしようとして高濃
度B層2へのBイオン濃度を高めた場合には、高濃度B
層2内に転位などの結晶欠陥が生じたりする不具合があ
った。更にSi中のBの拡散係数は比較的大きいた
め、ウェーハ貼り合わせ時の高温熱処理により高濃度B
層2中のBがSi活性層1a中に拡散し、Si活性層の
膜のTTV(Total Thickness Variation)を膜厚の1
0%以下にすることが困難な問題点があった。
【0005】本発明の目的は、膜厚のばらつき(TT
V)が小さくて均一なSi活性層を有しかつ小さな表面
粗度を有するSi活性層を絶縁層上に形成するSOI基
板の製造法を提供することにある。本発明の別の目的
は、Si活性層と絶縁層との界面の特性が良好で、ウェ
ーハ貼り合わせ時の高温熱処理に起因した不純物のSi
活性層への拡散が少ないSOI基板の製造法を提供する
ことにある。
【0006】
【課題を解決するための手段】本発明者らは、従来のS
OI基板の製造方法の上記課題を解決すべく鋭意研究を
行った結果、従来のSOI基板の製造方法において、高
濃度B層の代わりに、Si中の拡散係数がBより小さ
く、Siと比べてエッチング速度を高めることができる
As又はSbを高濃度に含む層を用いることにより本発
明に到達した。
【0007】(a) 第1のSOI基板の製造方法 本発明の第1のSOI基板の製造方法は、図1に示すよ
うに、As又はSbを1×1018/cm3以上含む第1
Si基板11上に不純物濃度が1×1018/cm3未満
のSi活性層14を形成する工程と(図1(a))、こ
のSi活性層14上に絶縁層16を形成する工程と(図
1(b))、この絶縁層16上に支持基板17の主面を
貼り合わせる工程と(図1(c),(d))、第1Si
基板11の大部分を除去して厚さ5μm以下のSi薄膜
11aにする工程と(図1(e))、このSi薄膜11
aを所定の化学エッチング液で除去して支持基板17の
主面上に絶縁層16とSi活性層14とを残す工程と
(図1(f))を有することを特徴とする。
【0008】第1Si基板11はSi中における拡散係
数が比較的小さいAs又はSbを1×1018/cm3
上含むn+型Si単結晶基板である。As又はSbの濃
度は1019/cm3以上であることが好ましい。このS
i基板11のAs又はSbの濃度及びSi活性層14の
不純物濃度が上記値でないと、エッチング選択比を十分
にとることができない。Si基板11に含まれる不純物
として、AsとSbを比較した場合、Asの方がSbよ
りSi中への固溶度が高く、かつ拡散係数がより小さい
ため、好ましい。Si活性層14はB,P,As,Sb
等の不純物濃度が1×1018/cm3未満のものであっ
て、不純物を含まない所謂「ノンドープ」層であっても
よい。このSi活性層の膜厚はSOI基板の用途に応じ
て3nm〜3μmの範囲で形成される。このSi活性層
の形成方法としては、CVD(化学気相成長)法、MB
E(分子線エピタキシャル成長)法等によりエピタキシ
ャル成長させるか、或いはSi基板11を熱処理して基
板表層のSi中のAs又はSbを外方拡散させる方法が
ある。
【0009】Si活性層14上に形成される絶縁層16
は、SiO2層であって、熱酸化又はCVD法により形
成される。熱酸化の場合、Si基板11中のAs又はS
bがSi活性層12に熱拡散することを防止するために
熱酸化温度は950℃以下が好ましい。700〜900
℃程度がより好ましい。絶縁層16上に支持基板17の
主面を貼り合わせるには、両基板11,17の表面をS
C1等の洗浄液で洗浄して活性化した後、互いに重ね合
わせて熱処理を行い固着させる。熱処理温度は熱酸化と
同じ理由で950℃以下が好ましく、700〜900℃
程度がより好ましい。第1Si基板11を研削、研磨し
て除去し、As又はSbが高濃度のSi薄膜11aにす
る。このSi薄膜11aは5μm以下、好ましくは1μ
m以下にする。この膜厚を薄くし、膜厚のばらつきを小
さくする程最終的なSi活性層の平坦度が良くなる。S
i薄膜11aを所定の化学エッチング液で完全に除去す
ることにより、Si活性層14を最終的な活性層とする
SOI基板が得られる。所定の化学エッチング液として
は、例えばフッ酸−硝酸−酢酸の混合液が挙げられる。
不純物濃度が1×1017/cm3以下のSi単結晶と1
×1019/cm3以上のSi単結晶とでは1:100以
上のエッチング選択比が得られる。なお、最終的なSi
活性層を熱酸化してSiO2膜を形成し、このSiO2
をフッ酸処理して除去すると、この活性層をより薄くす
ることができる。またSi活性層14を形成した後、深
さ5〜200nmの範囲で層表面を研磨すると、表面粗
度がより向上し、好ましい。
【0010】(b) 第2のSOI基板の製造方法 本発明の第2のSOI基板の製造方法は、図2に示すよ
うに、不純物濃度が1×1018/cm3未満の第2Si
基板18上にAs又はSbを1×1018/cm3以上含
む不純物リッチSi層19を形成する工程と(図2
(a))、この不純物リッチSi層19上に不純物濃度
が1×1018/cm3未満のSi活性層14を形成する
工程と(図2(b))、このSi活性層14上に絶縁層
16を形成する工程と(図2(c))、この絶縁層16
上に支持基板17の主面を貼り合わせる工程と(図2
(d),(e))、第2Si基板18の全部及び不純物
リッチSi層19の一部を除去して厚さ5μm以下のS
i薄膜19aにする工程と(図3(f))、このSi薄
膜19aを所定の化学エッチング液で除去して支持基板
17の主面上に絶縁層16とSi活性層14とを残す工
程と(図2(g))を有することを特徴とする。
【0011】第2Si基板18はB,P,As,Sb等
の不純物濃度が1×1018/cm3未満のものである。
不純物濃度がこの数値未満であれば、Si基板18はn
型のSi単結晶基板であってもp型のSi単結晶基板で
あってもよい。不純物リッチSi層19は図1の第1S
i基板11に相当するものである。不純物リッチ層19
の不純物は所謂「ドーパント(dopant)」をいう。この
不純物リッチSi層19の形成方法としてはイオン注入
法の他に熱拡散法、CVD法、MBE法等のエピタキシ
ャル成長法がある。なお、不純物リッチSi層19を形
成した後、深さ5〜200nmの範囲で層表面を研磨す
ると、表面粗度がより向上し、好ましい。
【0012】(c) 第3のSOI基板の製造方法 本発明の第3のSOI基板の製造方法は、図3に示すよ
うに、不純物濃度が1×1018/cm3未満の第3Si
基板21中に基板表面から所定の深さにAs又はSbを
1×1018/cm3以上含むように埋込んだ埋込みSi
層22を形成する工程と(図3(a),(b))、この
埋込みSi層22より上層の第3Si基板21のSi活
性層21a上に絶縁層16を形成する工程と(図3
(c))、この絶縁層16上に支持基板17の主面を貼
り合わせる工程と(図3(d),(e))、埋込みSi
層22より下層の第3Si基板21及び埋込みSi層2
2の一部を除去して厚さ5μm以下のSi薄膜22aに
する工程と(図3(f))、このSi薄膜22aを所定
の化学エッチング液で除去して支持基板17の主面上に
絶縁層16とSi活性層21aとを残す工程と(図3
(g))を有することを特徴とする。埋込みSi層22
はAsイオン又はSbイオンを高濃度に第3Si基板2
1の内部に注入した後、アニール処理して形成される。
この埋込みSi層22はSi基板21表面から所定の深
さ、例えば3nm〜3μmの領域に500nm〜3μm
の厚さで形成される。
【0013】
【作用】従来では、Si中の拡散係数の大きなBをイオ
ン注入した高濃度B層をエッチングストップ層とする
と、表面粗度が大きく、しかも絶縁層を形成するための
熱酸化、又は貼り合わせ後のアニール処理でBの濃度の
プロファイルが大きく変化して、化学エッチング後の層
表面の平坦性及び層厚の均一性に劣ったものが、本発明
ではSi中の拡散係数がBより小さいAs又はSbを高
濃度に含むSi基板又はSi層を高濃度B層の代わりに
用いるので、従来の方法と比較して高温熱処理してもA
s又はSbの濃度のプロファイルを急峻に保てるため、
化学エッチング後の活性層の厚みのばらつき(TTV)
は小さく、しかも層表面の平坦性が良好となる。
【0014】
【実施例】次に、本発明の実施例を図面に基づいて詳し
く説明する。 <実施例1>先ず、第1の製造方法で得られるSOI基
板について、図1に基づいて説明する。図1(a)〜図
1(f)に示すように、シードウェーハとなる例えば
(100)面方位のAsを1×1020/cm3含む第1
Si基板11上にノンドープのSi活性層14をCVD
法により形成した。具体的にはH2雰囲気中、3Tor
rで900℃、3分間前処理した後、反応ガスとしてS
iH4ガス又はSi26ガスを用いて、700℃の温度
で成長させ、Si活性層14を形成した。このSi活性
層14の厚さはこの例では500nmであった。
【0015】次いでこのSi活性層14の表面を深さ1
00nm研磨した後、水蒸気雰囲気中900℃で熱酸化
してSi活性層14上にSiO2絶縁層16を形成し
た。Si基板11及びハンドルウエーハとなる別の支持
基板17をSC1の洗浄液で洗浄して両基板の貼り合わ
せ面を活性化した後、絶縁層16を支持基板17の主面
と重ね合わせ、900℃で熱処理した。
【0016】次にSi基板11の貼り合わせ面と反対面
からSi基板11を研削及び研磨してその大部分を除去
して薄膜化し、約1μmのSi薄膜11aを残した。こ
のSi薄膜11aをフッ酸−硝酸−酢酸の混合液により
化学エッチングして除去し、図1(f)に示すように支
持基板17の主面上に絶縁層16とSi活性層14とを
残したSOI基板を得た。この例ではAsが高濃度のS
i基板11とSi活性層12との選択エッチング比は、
1:150程度とることができた。このSOI基板はS
i活性層14の膜厚が200nmであって、TTVが膜
厚の3%で、表面粗度が0.2nmであった。
【0017】<実施例2>次に、第2の製造方法で得ら
れるSOI基板について、図2に基づいて説明する。図
2(a)〜図2(g)に示すように、シードウェーハと
なる例えば(100)面方位のPを1×1015/cm3
含む第2Si基板18上にAsを1×1020/cm3
む不純物リッチSi層19とノンドープのSi活性層1
4をそれぞれCVD法により形成した。具体的にはH2
雰囲気中、10Torrで900℃、3分間前処理した
後、反応ガスとしてAsH3ガスとSiH4ガス又はAs
3ガスとSi26ガスを用いて、700℃の温度で不
純物リッチSi層19を形成した後、SiH4ガス又は
Si26ガスを用いて、700℃の温度でSi活性層1
4を形成した。この例では不純物リッチSi層19の厚
さは1.5μmであった。
【0018】以下、実施例1と同様にしてSi活性層1
4上に絶縁層16を形成し、この絶縁層16を支持基板
17の主面と重ね合せ、900℃で熱処理した後、Si
基板18の貼り合わせ面と反対面からSi基板18を研
削及び研磨してその大部分を除去して薄膜化し、約1μ
mのSi薄膜19aを残した。実施例1と同様にしてこ
のSi薄膜19aを化学エッチングして除去し、図2
(g)に示すように支持基板17の主面上に絶縁層16
とSi活性層14とを残したSOI基板を得た。このS
OI基板はSi活性層14の膜厚が500nmであっ
て、TTVが膜厚の3%で、表面粗度が0.2nmであ
った。
【0019】<実施例3>更に、第3の製造方法で得ら
れるSOI基板について、図3に基づいて説明する。図
3(a)〜図3(g)に示すように、先ずシードウェー
ハとなる例えば(100)面方位のPを1×1015/c
3含む第3Si基板21に加速電圧750keV、ド
ーズ量1×1016/cm2でAsイオンを注入した。こ
のSi基板21をArとO2の混合ガス雰囲気中、11
00℃でアニール処理を施して、Asイオンを注入した
領域を埋込みSi層22に変えた。この埋込みSi層2
2は基板表面から300nmで厚さ1μmであった。2
1aは基板表面側のSi活性層である。
【0020】以下、実施例1と同様にしてSi活性層2
1a上に絶縁層16を形成し、この絶縁層16を支持基
板17の主面と重ね合せ、900℃で熱処理した後、S
i基板21の貼り合わせ面と反対面からSi基板21を
研削及び研磨してその大部分を除去して薄膜化し、約1
μmのSi薄膜22aを残した。実施例1と同様にして
このSi薄膜22aを化学エッチングして除去し、図3
(g)に示すように支持基板17の主面上に絶縁層16
とSi活性層21aとを残したSOI基板を得た。この
SOI基板はSi活性層21aの膜厚が150nmであ
って、TTVが膜厚の10%で、表面粗度が0.5nm
であった。
【0021】
【発明の効果】以上述べたように、本発明のSOI基板
の製造方法によれば、Si中の拡散係数がBより小さい
As又はSbを高濃度に含むSi基板又はSi層を従来
の高濃度B層の代わりに用いるので、従来の方法と比較
して高温熱処理してもAs又はSbの濃度のプロファイ
ルを急峻に保てるため、化学エッチング後のSi活性層
の厚みのばらつき(TTV)は小さく、しかも層表面の
平坦性が良好となる。また貼り合わせ面の表面粗度が小
さいため、貼り合わせ面のボイド発生の確率を低くする
ことができる。更に貼り合わせ面をSi活性層と絶縁層
の界面としないため、Si活性層と絶縁層との界面の特
性が良好で、しかもウェーハ貼り合わせ時の高温熱処理
に起因した不純物のSi活性層への拡散が少なく、超L
SI・CMOSに適する半導体集積回路基板が得られ
る。
【図面の簡単な説明】
【図1】本発明の第1のSOI基板の製造方法を工程順
に示す断面図。
【図2】本発明の第2のSOI基板の製造方法を工程順
に示す断面図。
【図3】本発明の第3のSOI基板の製造方法を工程順
に示す断面図。
【図4】従来のSOI基板の製造方法を工程順に示す断
面図。
【符号の説明】
11 第1Si基板 11a Si薄膜 14 Si活性層 16 絶縁層 17 支持基板 18 第2Si基板 19 不純物リッチSi層 19a Si薄膜 21 第3Si基板 21a Si活性層 22 埋込みSi層 22a Si薄膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成7年12月11日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0004
【補正方法】変更
【補正内容】
【0004】
【発明が解決しようとする課題】しかしながら、上述の
従来のSOI基板の製造方法では、Si活性層と絶縁
層との界面が二枚の基板の貼り合わせ面であるため、S
i活性層と絶縁層との界面の特性が良好でない欠点があ
った。また選択エッチング比を高くしようとして高濃
度B層2へのBイオン濃度を高めた場合には、高濃度B
層2内に転位などの結晶欠陥が生じたりする不具合があ
った。更にSi中のBの拡散係数は比較的大きいた
め、ウェーハ貼り合わせ時の高温熱処理により高濃度B
層2中のBがSi活性層1a中に拡散し、Si活性層の
10%以下に活性層の膜厚ばらつきを抑えることが困難
であるという問題点があった。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0005
【補正方法】変更
【補正内容】
【0005】本発明の目的は、膜厚のばらつきが小さく
て均一なSi活性層を有しかつ小さな表面粗度を有する
Si活性層を絶縁層上に形成するSOI基板の製造法を
提供することにある。本発明の別の目的は、Si活性層
と絶縁層との界面の特性が良好で、ウェーハ貼り合わせ
時の高温熱処理に起因した不純物のSi活性層への拡散
が少ないSOI基板の製造法を提供することにある。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0007
【補正方法】変更
【補正内容】
【0007】(a) 第1のSOI基板の製造方法 本発明の第1のSOI基板の製造方法は、図1に示すよ
うに、As又はSbを1×1018/cm3以上含む第1
Si基板11上に不純物濃度が1×1018/cm3未満
であるか又は不純物を含まないSi活性層14を形成す
る工程と(図1(a))、このSi活性層14上に絶縁
層16を形成する工程と(図1(b))、この絶縁層1
6上に支持基板17の主面を貼り合わせる工程と(図1
(c),(d))、第1Si基板11の大部分を除去し
て厚さ5μm以下のSi薄膜11aにする工程と(図1
(e))、このSi薄膜11aを所定の化学エッチング
液で除去して支持基板17の主面上に絶縁層16とSi
活性層14とを残す工程と(図1(f))を有すること
を特徴とする。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0010
【補正方法】変更
【補正内容】
【0010】(b) 第2のSOI基板の製造方法 本発明の第2のSOI基板の製造方法は、図2に示すよ
うに、不純物濃度が1×1018/cm3未満の第2Si
基板18上にAs又はSbを1×1018/cm3以上含
む不純物リッチSi層19を形成する工程と(図2
(a))、この不純物リッチSi層19上に不純物濃度
が1×1018/cm3未満であるか又は不純物を含まな
Si活性層14を形成する工程と(図2(b))、こ
のSi活性層14上に絶縁層16を形成する工程と(図
2(c))、この絶縁層16上に支持基板17の主面を
貼り合わせる工程と(図2(d),(e))、第2Si
基板18の全部及び不純物リッチSi層19の一部を除
去して厚さ5μm以下のSi薄膜19aにする工程と
(図3(f))、このSi薄膜19aを所定の化学エッ
チング液で除去して支持基板17の主面上に絶縁層16
とSi活性層14とを残す工程と(図2(g))を有す
ることを特徴とする。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0012
【補正方法】変更
【補正内容】
【0012】(c) 第3のSOI基板の製造方法 本発明の第3のSOI基板の製造方法は、図3に示すよ
うに、不純物濃度が1×1018/cm3未満であるか又
は不純物を含まない第3Si基板21中に基板表面から
所定の深さにAs又はSbを1×1018/cm3以上含
むように埋込んだ埋込みSi層22を形成する工程と
(図3(a),(b))、この埋込みSi層22より上
層の第3Si基板21のSi活性層21a上に絶縁層1
6を形成する工程と(図3(c))、この絶縁層16上
に支持基板17の主面を貼り合わせる工程と(図3
(d),(e))、埋込みSi層22より下層の第3S
i基板21及び埋込みSi層22の一部を除去して厚さ
5μm以下のSi薄膜22aにする工程と(図3
(f))、このSi薄膜22aを所定の化学エッチング
液で除去して支持基板17の主面上に絶縁層16とSi
活性層21aとを残す工程と(図3(g))を有するこ
とを特徴とする。埋込みSi層22はAsイオン又はS
bイオンを高濃度に第3Si基板21の内部に注入した
後、アニール処理して形成される。この埋込みSi層2
2はSi基板21表面から所定の深さ、例えば3nm〜
3μmの領域に500nm〜3μmの厚さで形成され
る。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】0013
【補正方法】変更
【補正内容】
【0013】
【作用】従来では、Si中の拡散係数の大きなBをイオ
ン注入した高濃度B層をエッチングストップ層とする
と、表面粗度が大きく、しかも絶縁層を形成するための
熱酸化、又は貼り合わせ後のアニール処理でBの濃度の
プロファイルが大きく変化して、化学エッチング後の層
表面の平坦性及び層厚の均一性に劣ったものが、本発明
ではSi中の拡散係数がBより小さいAs又はSbを高
濃度に含むSi基板又はSi層を高濃度B層の代わりに
用いるので、従来の方法と比較して高温熱処理してもA
s又はSbの濃度のプロファイルを急峻に保てるため、
化学エッチング後の活性層の厚みのばらつきは小さく、
しかも層表面の平坦性が良好となる。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】0021
【補正方法】変更
【補正内容】
【0021】
【発明の効果】以上述べたように、本発明のSOI基板
の製造方法によれば、Si中の拡散係数がBより小さい
As又はSbを高濃度に含むSi基板又はSi層を従来
の高濃度B層の代わりに用いるので、従来の方法と比較
して高温熱処理してもAs又はSbの濃度のプロファイ
ルを急峻に保てるため、化学エッチング後のSi活性層
の厚みのばらつきは小さく、しかも層表面の平坦性が良
好となる。また貼り合わせ面の表面粗度が小さいため、
貼り合わせ面のボイド発生の確率を低くすることができ
る。更に貼り合わせ面をSi活性層と絶縁層の界面とし
ないため、Si活性層と絶縁層との界面の特性が良好
で、しかもウェーハ貼り合わせ時の高温熱処理に起因し
た不純物のSi活性層への拡散が少なく、超LSI・C
MOSに適する半導体集積回路基板が得られる。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 As又はSbを1×1018/cm3以上
    含む第1Si基板(11)上に不純物濃度が1×1018/c
    3未満のSi活性層(14)を形成する工程と、 前記Si活性層(14)上に絶縁層(16)を形成する工程と、 前記絶縁層(16)上に支持基板(17)の主面を貼り合わせる
    工程と、 前記第1Si基板(11)の大部分を除去して厚さ5μm以
    下のSi薄膜(11a)にする工程と、 前記Si薄膜(11a)を所定の化学エッチング液で除去し
    て前記支持基板(17)の主面上に前記絶縁層(16)と前記S
    i活性層(14)とを残す工程とを有することを特徴とする
    SOI基板の製造法。
  2. 【請求項2】 不純物濃度が1×1018/cm3未満の
    第2Si基板(18)上にAs又はSbを1×1018/cm
    3以上含む不純物リッチSi層(19)を形成する工程と、 前記不純物リッチSi層(19)上に不純物濃度が1×10
    18/cm3未満のSi活性層(14)を形成する工程と、 前記Si活性層(14)上に絶縁層(16)を形成する工程と、 前記絶縁層(16)上に支持基板(17)の主面を貼り合わせる
    工程と、 前記第2Si基板(18)の全部及び前記不純物リッチSi
    層(19)の一部を除去して厚さ5μm以下のSi薄膜(19
    a)にする工程と、 前記Si薄膜(19a)を所定の化学エッチング液で除去し
    て前記支持基板(17)の主面上に前記絶縁層(16)と前記S
    i活性層(14)とを残す工程とを有することを特徴とする
    SOI基板の製造法。
  3. 【請求項3】 不純物濃度が1×1018/cm3未満の
    第3Si基板(21)中に基板表面から所定の深さにAs又
    はSbを1×1018/cm3以上含むように埋込んだ埋
    込みSi層(22)を形成する工程と、 前記埋込みSi層(22)より上層の第3Si基板(21)のS
    i活性層(21a)上に絶縁層(16)を形成する工程と、 前記絶縁層(16)上に支持基板(17)の主面を貼り合わせる
    工程と、 前記埋込みSi層(22)より下層の第3Si基板(21)及び
    前記埋込みSi層(22)の一部を除去して厚さ5μm以下
    のSi薄膜(22a)にする工程と、 前記Si薄膜(22a)を所定の化学エッチング液で除去し
    て前記支持基板(17)の主面上に前記絶縁層(16)と前記S
    i活性層(21a)とを残す工程とを有することを特徴とす
    るSOI基板の製造法。
JP28852094A 1994-11-24 1994-11-24 Soi基板の製造法 Pending JPH08148660A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28852094A JPH08148660A (ja) 1994-11-24 1994-11-24 Soi基板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28852094A JPH08148660A (ja) 1994-11-24 1994-11-24 Soi基板の製造法

Publications (1)

Publication Number Publication Date
JPH08148660A true JPH08148660A (ja) 1996-06-07

Family

ID=17731303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28852094A Pending JPH08148660A (ja) 1994-11-24 1994-11-24 Soi基板の製造法

Country Status (1)

Country Link
JP (1) JPH08148660A (ja)

Similar Documents

Publication Publication Date Title
US7521334B2 (en) Method for producing direct bonded wafer and direct bonded wafer
JP3265493B2 (ja) Soi基板の製造方法
US7704815B2 (en) Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
US7615471B2 (en) Method for producing a tensioned layer on a substrate, and a layer structure
US7232743B2 (en) Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
JP2002164520A (ja) 半導体ウェーハの製造方法
JPH08116038A (ja) 半導体装置及びその製造方法
JPH0719839B2 (ja) 半導体基板の製造方法
KR100783984B1 (ko) 변형 Si-SOI 기판의 제조 방법 및 이 방법에 의해제조된 변형 Si-SOI 기판
JPH07283380A (ja) 半導体基板及びその製造方法
CN101142669B (zh) SiGe结构的形成和处理
TW201709333A (zh) 製造絕緣體覆矽鍺之方法
KR20080090319A (ko) 반도체 기판의 제조 방법
US5985728A (en) Silicon on insulator process with recovery of a device layer from an etch stop layer
JPH10242154A (ja) 薄膜半導体基板の表面処理方法
JP2006165061A (ja) Soiウェーハの製造方法
JP3951487B2 (ja) Soi基板及びその製造方法
JPH09326396A (ja) 半導体集積回路装置およびその製造方法
US7767548B2 (en) Method for manufacturing semiconductor wafer including a strained silicon layer
US12027421B2 (en) Low-temperature method for transfer and healing of a semiconductor layer
JPH08148660A (ja) Soi基板の製造法
JP2022067962A (ja) Soiウェーハの製造方法及びsoiウェーハ
EP0706203A1 (en) Method of manufacturing SOI substrate
JP4757519B2 (ja) 歪Si−SOI基板の製造方法および該方法により製造された歪Si−SOI基板
JPH08148659A (ja) Soi基板の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011204