JPH08149031A - ラジオ受信機 - Google Patents
ラジオ受信機Info
- Publication number
- JPH08149031A JPH08149031A JP6290029A JP29002994A JPH08149031A JP H08149031 A JPH08149031 A JP H08149031A JP 6290029 A JP6290029 A JP 6290029A JP 29002994 A JP29002994 A JP 29002994A JP H08149031 A JPH08149031 A JP H08149031A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- transistors
- output signal
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 72
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 108010062804 fibroblast migration inhibitory factor Proteins 0.000 description 2
- 101000972349 Phytolacca americana Lectin-A Proteins 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【目的】AM・FMを兼用したラジオ受信機において、
局部発振信号を発生するPLLループを1つにする。 【構成】AM受信時、可変発振回路19の出力信号と、
固定発振回路21の出力信号とを演算回路23で加減算
するようにし、演算回路24の出力信号に応じてPLL
制御回路18から制御信号が発生し、前記制御信号に応
じて可変発振回路19を制御させるとともに、選択回路
25の出力信号とAMの受信RF信号とを第1混合回路
27において混合させる。また、FM受信時、可変発振
回路19の出力信号を選択回路25で選択し、選択回路
25の出力信号に応じてPLL制御回路18から制御信
号が発生するとともに、選択回路25の出力信号とFM
の受信RF信号とを第1混合回路27で混合させる。
局部発振信号を発生するPLLループを1つにする。 【構成】AM受信時、可変発振回路19の出力信号と、
固定発振回路21の出力信号とを演算回路23で加減算
するようにし、演算回路24の出力信号に応じてPLL
制御回路18から制御信号が発生し、前記制御信号に応
じて可変発振回路19を制御させるとともに、選択回路
25の出力信号とAMの受信RF信号とを第1混合回路
27において混合させる。また、FM受信時、可変発振
回路19の出力信号を選択回路25で選択し、選択回路
25の出力信号に応じてPLL制御回路18から制御信
号が発生するとともに、選択回路25の出力信号とFM
の受信RF信号とを第1混合回路27で混合させる。
Description
【0001】
【産業上の利用分野】本発明は、FMラジオ受信回路
と、AMラジオ受信回路とから成るラジオ受信機に関
し、特にAMラジオ受信方式をダブルコンバージョン方
式とするラジオ受信機に関する。
と、AMラジオ受信回路とから成るラジオ受信機に関
し、特にAMラジオ受信方式をダブルコンバージョン方
式とするラジオ受信機に関する。
【0002】
【従来の技術】従来、図2の如く、FMラジオ受信回路
と、ダブルコンバージョン方式で、かつ、アップコンバ
ージョン方式のAMラジオ受信回路とを備えたラジオ受
信機が知られている。図2において、FM受信時、FM
受信RF信号は、FM用RF増幅回路(1)において増
幅され、FM用混合回路(2)でFM用局部発振回路
(3)の局部発振信号と混合され、FMIF信号がFM
用混合回路(2)から発生する。前記FMIF信号はF
M用IF増幅回路(4)で増幅された後、FM用検波回
路(5)でFM検波される。選択回路(6)は図示の状
態にあるので、FM検波回路(6)の出力信号は低周波
増幅回路(7)で増幅され、スピーカ(8)に印加され
る。
と、ダブルコンバージョン方式で、かつ、アップコンバ
ージョン方式のAMラジオ受信回路とを備えたラジオ受
信機が知られている。図2において、FM受信時、FM
受信RF信号は、FM用RF増幅回路(1)において増
幅され、FM用混合回路(2)でFM用局部発振回路
(3)の局部発振信号と混合され、FMIF信号がFM
用混合回路(2)から発生する。前記FMIF信号はF
M用IF増幅回路(4)で増幅された後、FM用検波回
路(5)でFM検波される。選択回路(6)は図示の状
態にあるので、FM検波回路(6)の出力信号は低周波
増幅回路(7)で増幅され、スピーカ(8)に印加され
る。
【0003】また、AM受信時、AM受信RF信号は、
AM用RF増幅回路(9)で増幅された後、AM用第1
混合回路(10)においてAM用局部発振回路(11)
の局部発振信号により、例えば10.7MHzのような
高周波のAMの第1IF信号に変換される。その後、前
記第1IF信号は、AM用第1IF増幅回路(12)で
増幅され、AM用第2混合回路(13)において発振回
路(14)から発生する所定周波数の発振信号により、
450KHzのAMの第2IF信号に変換される。前記
第2IF信号は、AM用第2IF増幅回路(15)で増
幅された後、AM検波回路(16)においてAM検波さ
れる。AM受信時選択回路(6)は図示と逆の状態とな
っているので、AM検波回路(16)の出力信号は選択
回路(6)を介して低周波増幅回路(7)で増幅され、
スピーカ(8)に印加される。このように、AM受信回
路にダブルコンバージョン方式を用いると、イメージ周
波数が高域(AM帯域外)になるので、イメージ妨害を
防止することができる。
AM用RF増幅回路(9)で増幅された後、AM用第1
混合回路(10)においてAM用局部発振回路(11)
の局部発振信号により、例えば10.7MHzのような
高周波のAMの第1IF信号に変換される。その後、前
記第1IF信号は、AM用第1IF増幅回路(12)で
増幅され、AM用第2混合回路(13)において発振回
路(14)から発生する所定周波数の発振信号により、
450KHzのAMの第2IF信号に変換される。前記
第2IF信号は、AM用第2IF増幅回路(15)で増
幅された後、AM検波回路(16)においてAM検波さ
れる。AM受信時選択回路(6)は図示と逆の状態とな
っているので、AM検波回路(16)の出力信号は選択
回路(6)を介して低周波増幅回路(7)で増幅され、
スピーカ(8)に印加される。このように、AM受信回
路にダブルコンバージョン方式を用いると、イメージ周
波数が高域(AM帯域外)になるので、イメージ妨害を
防止することができる。
【0004】
【発明が解決しようとする課題】しかしながら、図2の
ラジオ受信機においては、FM及びAMの周波数帯が異
なるので、FM及びAMの放送局をそれぞれ受信するに
は、AM及びFMの受信系統をそれぞれに設けなければ
ならず、それぞれの局部発振信号を発生するPLLルー
プもAM用及びFM用に2個必要であった。また、AM
及びFM用局部発振回路(3)及び(11)の局部発振
信号の周波数を可変するために、AM及びFM用局部発
振回路(3)及び(10)にそれぞれコイルとバリキャ
ップダイオードとから成る同調回路を設けなければなら
ず、外付け素子が多くなりIC化に不向きな回路であっ
た。特に、AM用局部発振回路(11)の局部発振信号
の周波数は、アップコンバージョン方式にしても、FM
用局部発振回路(3)の局部発振信号の周波数より低い
ので、AM用局部発振回路(11)の同調回路を構成す
るコイルのリアクタンスは小さくなり、その為、コイル
の形状が大きくなるという問題があった。
ラジオ受信機においては、FM及びAMの周波数帯が異
なるので、FM及びAMの放送局をそれぞれ受信するに
は、AM及びFMの受信系統をそれぞれに設けなければ
ならず、それぞれの局部発振信号を発生するPLLルー
プもAM用及びFM用に2個必要であった。また、AM
及びFM用局部発振回路(3)及び(11)の局部発振
信号の周波数を可変するために、AM及びFM用局部発
振回路(3)及び(10)にそれぞれコイルとバリキャ
ップダイオードとから成る同調回路を設けなければなら
ず、外付け素子が多くなりIC化に不向きな回路であっ
た。特に、AM用局部発振回路(11)の局部発振信号
の周波数は、アップコンバージョン方式にしても、FM
用局部発振回路(3)の局部発振信号の周波数より低い
ので、AM用局部発振回路(11)の同調回路を構成す
るコイルのリアクタンスは小さくなり、その為、コイル
の形状が大きくなるという問題があった。
【0005】
【課題を解決するための手段】本発明は上述の点に鑑み
成されたものであり、FM受信回路と、AM受信回路と
を備えるラジオ受信機において、AM又はFM受信に応
じて、選択信号を発生する選択制御回路と、制御信号を
発生するPLL回路と、該制御信号に応じた周波数の発
振信号を発生する可変局部発振回路と、固定周波数の発
振信号を発生する固定発振回路と、前記可変発振回路と
前記固定発振回路の出力信号とを加算及び減算する演算
回路と、前記選択信号に応じて、前記可変発振回路の出
力信号または前記演算回路の出力信号を選択して、前記
PLL回路に印加する選択回路と、を備えたことを特徴
とする。
成されたものであり、FM受信回路と、AM受信回路と
を備えるラジオ受信機において、AM又はFM受信に応
じて、選択信号を発生する選択制御回路と、制御信号を
発生するPLL回路と、該制御信号に応じた周波数の発
振信号を発生する可変局部発振回路と、固定周波数の発
振信号を発生する固定発振回路と、前記可変発振回路と
前記固定発振回路の出力信号とを加算及び減算する演算
回路と、前記選択信号に応じて、前記可変発振回路の出
力信号または前記演算回路の出力信号を選択して、前記
PLL回路に印加する選択回路と、を備えたことを特徴
とする。
【0006】また、AM受信回路は第1及び第2混合回
路を有するアップコンバージョン方式で構成され、AM
受信時、前記選択回路は前記演算回路の出力信号を選択
し、前記第1混合回路でAMの受信RF信号が前記演算
回路の出力信号で第1IF信号に変換され、前記第2混
合回路で前記第1IF信号が第2IF信号に変換される
ことを特徴とする。
路を有するアップコンバージョン方式で構成され、AM
受信時、前記選択回路は前記演算回路の出力信号を選択
し、前記第1混合回路でAMの受信RF信号が前記演算
回路の出力信号で第1IF信号に変換され、前記第2混
合回路で前記第1IF信号が第2IF信号に変換される
ことを特徴とする。
【0007】さらに、前記演算回路は、差動接続された
第1及び第2トランジスタと、差動接続されるととも
に、ベースが前記第2及び第1トランジスタのベースに
それぞれ接続される第3及び第4トランジスタと、差動
接続されるとともに、コレクタが前記第1及び第2トラ
ンジスタの共通エミッタ、及び、前記第3及び第4トラ
ンジスタの共通エミッタとにそれぞれ接続される第5及
び第6トランジスタと、前記選択信号に応じて、前記第
2及び第3トランジスタの共通ベースを接地させる接地
用トランジスタとから成り、前記固定発振回路の出力信
号が前記第1及び第4トランジスタのベースに印加さ
れ、前記可変発振信号が第5トランジスタのベースに印
加されるとともに、出力信号が前記第1及び第3トラン
ジスタの共通コレクタ及び前記第2及び第4トランジス
タの共通コレクタから発生することを特徴とする。
第1及び第2トランジスタと、差動接続されるととも
に、ベースが前記第2及び第1トランジスタのベースに
それぞれ接続される第3及び第4トランジスタと、差動
接続されるとともに、コレクタが前記第1及び第2トラ
ンジスタの共通エミッタ、及び、前記第3及び第4トラ
ンジスタの共通エミッタとにそれぞれ接続される第5及
び第6トランジスタと、前記選択信号に応じて、前記第
2及び第3トランジスタの共通ベースを接地させる接地
用トランジスタとから成り、前記固定発振回路の出力信
号が前記第1及び第4トランジスタのベースに印加さ
れ、前記可変発振信号が第5トランジスタのベースに印
加されるとともに、出力信号が前記第1及び第3トラン
ジスタの共通コレクタ及び前記第2及び第4トランジス
タの共通コレクタから発生することを特徴とする。
【0008】
【作用】本発明によれば、選択信号に応じて、選択回路
で、可変発振回路の出力信号と固定発振回路の出力信号
とを加算または減算して得られる演算回路の出力信号が
選択され、演算回路の出力信号に応じた制御信号がPL
L制御回路から発生し、そして、前記制御信号に応じた
周波数の発振信号が可変発振回路から発生する。また、
選択信号に応じて、選択回路において可変発振回路の出
力信号が選択され、前記局部発振回路の出力信号に応じ
た制御信号がPLL制御回路から発生し、さらに、前記
制御信号によって可変発振回路の出力信号の周波数が可
変される。これにより、AM・FMを兼用したラジオ受
信機において、局部発振信号を発生するPLLループを
1つにすることができる。
で、可変発振回路の出力信号と固定発振回路の出力信号
とを加算または減算して得られる演算回路の出力信号が
選択され、演算回路の出力信号に応じた制御信号がPL
L制御回路から発生し、そして、前記制御信号に応じた
周波数の発振信号が可変発振回路から発生する。また、
選択信号に応じて、選択回路において可変発振回路の出
力信号が選択され、前記局部発振回路の出力信号に応じ
た制御信号がPLL制御回路から発生し、さらに、前記
制御信号によって可変発振回路の出力信号の周波数が可
変される。これにより、AM・FMを兼用したラジオ受
信機において、局部発振信号を発生するPLLループを
1つにすることができる。
【0009】
【実施例】図1は本発明の一実施例を示す図であり、
(17)はAM及びFM用RF増幅回路(1)及び
(9)の出力信号を選択する選択回路、(18)はPL
L制御信号を発生するPLL制御回路、(19)はバリ
キャップダイオード及びコイルから成る同調回路(2
0)を備えた可変発振回路、(21)はコンデンサー及
びコイルから成る同調回路を備えた固定発振回路、(2
4)は可変発振回路(22)及び固定発振回路(21)
の出力信号を減算する演算回路、(25)は可変発振回
路(19)の出力信号と前記演算回路(24)の出力信
号とを選択する選択回路、(26)は選択回路(25)
の出力信号を通過させるバッファ回路、(27)は選択
回路(17)及び(25)の出力信号を混合する第1混
合回路、(28)は第1混合回路(27)の出力信号を
分配する分配回路、(29)は選択回路(6)、(1
7)及び(25)と分配回路(28)とを制御する制御
回路である。尚、図2の従来例と同一の回路について
は、従来例と同一の符号を付し、説明を省略する。
(17)はAM及びFM用RF増幅回路(1)及び
(9)の出力信号を選択する選択回路、(18)はPL
L制御信号を発生するPLL制御回路、(19)はバリ
キャップダイオード及びコイルから成る同調回路(2
0)を備えた可変発振回路、(21)はコンデンサー及
びコイルから成る同調回路を備えた固定発振回路、(2
4)は可変発振回路(22)及び固定発振回路(21)
の出力信号を減算する演算回路、(25)は可変発振回
路(19)の出力信号と前記演算回路(24)の出力信
号とを選択する選択回路、(26)は選択回路(25)
の出力信号を通過させるバッファ回路、(27)は選択
回路(17)及び(25)の出力信号を混合する第1混
合回路、(28)は第1混合回路(27)の出力信号を
分配する分配回路、(29)は選択回路(6)、(1
7)及び(25)と分配回路(28)とを制御する制御
回路である。尚、図2の従来例と同一の回路について
は、従来例と同一の符号を付し、説明を省略する。
【0010】図2において、入力端子(30)にバンド
スイッチ(図示せず)からAM受信を示す信号が印加さ
れた場合、制御回路(29)から発生する制御信号に応
じて、選択回路(6)、(17)及び(25)と分配回
路(28)とは図示の状態となり、また、入力端子(3
0)にFM受信を示す信号が印加された場合、制御回路
(29)の制御信号に応じて、選択回路(6)、(1
7)及び(25)と分配回路(28)とは図示と逆の状
態となる。
スイッチ(図示せず)からAM受信を示す信号が印加さ
れた場合、制御回路(29)から発生する制御信号に応
じて、選択回路(6)、(17)及び(25)と分配回
路(28)とは図示の状態となり、また、入力端子(3
0)にFM受信を示す信号が印加された場合、制御回路
(29)の制御信号に応じて、選択回路(6)、(1
7)及び(25)と分配回路(28)とは図示と逆の状
態となる。
【0011】AM受信時、AM用RF増幅回路(1)で
増幅されたAMの受信RF信号は、選択回路(17)を
介して第1混合回路(27)に印加される。また、選択
回路(25)は図示の状態となっているので、PLL制
御回路(18)、可変発振回路(19)、固定発振回路
(21)、演算回路(24)及びバッファ回路(26)
のPLLループが形成される。演算回路(24)の出力
信号は選択回路(25)及びバッファ回路(23)を介
してPLL制御回路(18)に印加され、PLL制御回
路(18)からは前記出力信号の周波数に応じてPLL
制御信号が発生する。そして、前記PLL制御信号に応
じて、同調回路(20)のバリキャップダイオードの容
量が変化することにより、同調回路(20)の共振周波
数が変化し、可変発振回路(19)の発振周波数も変化
する。前記局部発振回路(19)の出力信号は、演算回
路(24)に印加され、周波数が同調回路(22)の固
定の共振周波数で設定される固定発振回路(21)の出
力信号と減算される。その後、演算回路(24)の出力
信号は、再び選択回路(25)及びバッファ回路(2
6)を介してPLL制御回路(18)に印加されるとと
もに、AMの局部発振信号として第1混合回路(27)
に印加される。
増幅されたAMの受信RF信号は、選択回路(17)を
介して第1混合回路(27)に印加される。また、選択
回路(25)は図示の状態となっているので、PLL制
御回路(18)、可変発振回路(19)、固定発振回路
(21)、演算回路(24)及びバッファ回路(26)
のPLLループが形成される。演算回路(24)の出力
信号は選択回路(25)及びバッファ回路(23)を介
してPLL制御回路(18)に印加され、PLL制御回
路(18)からは前記出力信号の周波数に応じてPLL
制御信号が発生する。そして、前記PLL制御信号に応
じて、同調回路(20)のバリキャップダイオードの容
量が変化することにより、同調回路(20)の共振周波
数が変化し、可変発振回路(19)の発振周波数も変化
する。前記局部発振回路(19)の出力信号は、演算回
路(24)に印加され、周波数が同調回路(22)の固
定の共振周波数で設定される固定発振回路(21)の出
力信号と減算される。その後、演算回路(24)の出力
信号は、再び選択回路(25)及びバッファ回路(2
6)を介してPLL制御回路(18)に印加されるとと
もに、AMの局部発振信号として第1混合回路(27)
に印加される。
【0012】第1混合回路(27)において、AMの受
信RF信号と局部発振信号とが混合されることにより、
第1混合回路(27)からAMの第1IF信号が発生す
る。前記第1IF信号は、分配回路(28)を介してA
M用第1IF増幅回路(12)に印加される。尚、分配
回路(28)より後段の回路は図2の従来例と同一なの
で、その回路動作を省略する。
信RF信号と局部発振信号とが混合されることにより、
第1混合回路(27)からAMの第1IF信号が発生す
る。前記第1IF信号は、分配回路(28)を介してA
M用第1IF増幅回路(12)に印加される。尚、分配
回路(28)より後段の回路は図2の従来例と同一なの
で、その回路動作を省略する。
【0013】一方、FM受信時、FM用RF増幅回路
(9)で増幅されたFMの受信RF信号は、選択回路
(17)を介して第1混合回路(27)に印加される。
また、選択回路(25)が図示と逆の状態となっている
ので、PLL制御回路(18)、可変発振回路(19)
及びバッファ回路(26)によりPLLループが形成さ
れる。可変発振回路(19)の出力信号は、選択回路
(25)及びバッファ回路(26)を介して、PLL制
御回路(18)に印加される。前記可変発振回路(1
9)の出力信号の周波数に応じて、PLL制御信号がP
LL制御回路(18)から同調回路(20)のバリキャ
ップダイオードに印加される。前記PLL制御信号に応
じて、前記バリキャップダイオードの容量が変化するこ
とにより、同調回路(20)の共振周波数が変化し、前
記可変発振回路(19)の発振信号の周波数が変化す
る。そして、可変発振回路(19)の出力信号は、FM
の局部発振信号として、第1混合回路(27)に印加さ
れる。
(9)で増幅されたFMの受信RF信号は、選択回路
(17)を介して第1混合回路(27)に印加される。
また、選択回路(25)が図示と逆の状態となっている
ので、PLL制御回路(18)、可変発振回路(19)
及びバッファ回路(26)によりPLLループが形成さ
れる。可変発振回路(19)の出力信号は、選択回路
(25)及びバッファ回路(26)を介して、PLL制
御回路(18)に印加される。前記可変発振回路(1
9)の出力信号の周波数に応じて、PLL制御信号がP
LL制御回路(18)から同調回路(20)のバリキャ
ップダイオードに印加される。前記PLL制御信号に応
じて、前記バリキャップダイオードの容量が変化するこ
とにより、同調回路(20)の共振周波数が変化し、前
記可変発振回路(19)の発振信号の周波数が変化す
る。そして、可変発振回路(19)の出力信号は、FM
の局部発振信号として、第1混合回路(27)に印加さ
れる。
【0014】第1混合回路(27)において、FMの受
信RF信号と局部発振信号とが混合され、FMのIF信
号が第1混合回路(27)から分配回路(28)を介し
てFM用IF増幅回路(4)に印加される。尚、FM用
IF増幅回路(4)から後段の回路は、図2の従来例と
同一であるので、説明を省略する。ところで、日本のお
いては、AM周波数帯が522〜1620KHzで、F
M周波数帯が76〜90MHz、と定められている。し
かして、本発明の如く、可変発振回路(19)と固定発
振回路(21)とを用いた構成にすれば、可変発振回路
(19)の発信周波数をFM受信時と同様に、65.3
〜79.3MHzとした場合に、固定発振回路(21)
の出力周波数を54.078〜66.98MHzの範囲
内の任意の周波数に固定することができ、これによって
固定発振回路(21)のコイルのリアクタンスを小さく
することができ、コイルの形状を小さくすることができ
る。
信RF信号と局部発振信号とが混合され、FMのIF信
号が第1混合回路(27)から分配回路(28)を介し
てFM用IF増幅回路(4)に印加される。尚、FM用
IF増幅回路(4)から後段の回路は、図2の従来例と
同一であるので、説明を省略する。ところで、日本のお
いては、AM周波数帯が522〜1620KHzで、F
M周波数帯が76〜90MHz、と定められている。し
かして、本発明の如く、可変発振回路(19)と固定発
振回路(21)とを用いた構成にすれば、可変発振回路
(19)の発信周波数をFM受信時と同様に、65.3
〜79.3MHzとした場合に、固定発振回路(21)
の出力周波数を54.078〜66.98MHzの範囲
内の任意の周波数に固定することができ、これによって
固定発振回路(21)のコイルのリアクタンスを小さく
することができ、コイルの形状を小さくすることができ
る。
【0015】また、図3は図1の要部を示す具体回路例
であり、演算回路(24)は、差動接続された第1及び
第2トランジスタ(32)及び(33)と、差動接続さ
れ、ベースが第1及び第2トランジスタ(32)及び
(33)のベースにそれぞれ接続された第3及び第4ト
ランジスタ(34)及び(35)と、差動接続され、コ
レクタが、コレクタが第1及び第2トランジスタ(3
2)及び(33)と第3及び第4トランジスタ(34)
及び(35)の共通エミッタに接続される第5及び第6
トランジスタ(36)及び(37)と、コレクタが第2
及び第3トランジスタ(33)及び(34)の共通ベー
スに接続された接地用トランジスタ(38)とから成
り、バッファ回路(26)は、第1差動増幅器(39)
と、第2差動増幅器(40)と、抵抗(41)及び(4
2)と、コンデンサー(43)とから成る。
であり、演算回路(24)は、差動接続された第1及び
第2トランジスタ(32)及び(33)と、差動接続さ
れ、ベースが第1及び第2トランジスタ(32)及び
(33)のベースにそれぞれ接続された第3及び第4ト
ランジスタ(34)及び(35)と、差動接続され、コ
レクタが、コレクタが第1及び第2トランジスタ(3
2)及び(33)と第3及び第4トランジスタ(34)
及び(35)の共通エミッタに接続される第5及び第6
トランジスタ(36)及び(37)と、コレクタが第2
及び第3トランジスタ(33)及び(34)の共通ベー
スに接続された接地用トランジスタ(38)とから成
り、バッファ回路(26)は、第1差動増幅器(39)
と、第2差動増幅器(40)と、抵抗(41)及び(4
2)と、コンデンサー(43)とから成る。
【0016】図3において、AM受信時、制御回路(2
9)からの制御信号に応じて、スイッチ(44)は図示
の状態となり、第7トランジスタ(45)に定電流が流
れ、第8トランジスタ(46)はオフするので、第1差
動増幅器(39)はオンし、第2差動増幅器(40)は
オフする。このような状態において、固定発振回路(2
1)の出力信号は、第1及び第4トランジスタ(32)
及び(35)のベースに印加され、可変発振回路(1
9)の出力信号が第5トランジスタ(36)のベースに
印加される。そして、第1及び第2トランジスタ(3
2)及び(33)、又は、第3及び第4トランジスタ
(34)及び(35)が固定発振回路(21)の出力信
号に応じて互いにオン・オフし、第5及び第6トランジ
スタ(36)及び(37)が可変発振回路(19)の出
力信号に応じてオン・オフすることにより、可変発振回
路(19)及び固定発振回路(21)の出力信号を加減
算した信号が第1及び第3トランジスタ(32)及び
(34)の共通コレクタと、第2及び第4トランジスタ
(33)及び(35)の共通コレクタとに発生する。
9)からの制御信号に応じて、スイッチ(44)は図示
の状態となり、第7トランジスタ(45)に定電流が流
れ、第8トランジスタ(46)はオフするので、第1差
動増幅器(39)はオンし、第2差動増幅器(40)は
オフする。このような状態において、固定発振回路(2
1)の出力信号は、第1及び第4トランジスタ(32)
及び(35)のベースに印加され、可変発振回路(1
9)の出力信号が第5トランジスタ(36)のベースに
印加される。そして、第1及び第2トランジスタ(3
2)及び(33)、又は、第3及び第4トランジスタ
(34)及び(35)が固定発振回路(21)の出力信
号に応じて互いにオン・オフし、第5及び第6トランジ
スタ(36)及び(37)が可変発振回路(19)の出
力信号に応じてオン・オフすることにより、可変発振回
路(19)及び固定発振回路(21)の出力信号を加減
算した信号が第1及び第3トランジスタ(32)及び
(34)の共通コレクタと、第2及び第4トランジスタ
(33)及び(35)の共通コレクタとに発生する。
【0017】演算回路(24)の出力信号は、第1混合
回路(27)に印加されるとともに、第1差動増幅器
(39)に印加される。第1差動増幅器(39)は抵抗
(41)及び(42)と、コンデンサー(43)ととも
に、ローパスフィルタを構成しているため、第1差動増
幅器(39)の入力信号のうち、可変発振回路(19)
及び固定発振回路(21)の出力信号を引き算した信号
だけが、前記ローパスフィルタを通過し、PLL制御回
路(18)に印加される。
回路(27)に印加されるとともに、第1差動増幅器
(39)に印加される。第1差動増幅器(39)は抵抗
(41)及び(42)と、コンデンサー(43)ととも
に、ローパスフィルタを構成しているため、第1差動増
幅器(39)の入力信号のうち、可変発振回路(19)
及び固定発振回路(21)の出力信号を引き算した信号
だけが、前記ローパスフィルタを通過し、PLL制御回
路(18)に印加される。
【0018】また、FM受信時、スイッチ(44)は図
示と逆の状態になるので、第7トランジスタ(45)は
オフし、第8トランジスタ(46)に定電流が流れる。
その為、第2差動増幅器(40)がオンし、第1差動増
幅器(39)がオフするとともに、第8トランジスタ
(46)と電流ミラー関係にある接地用トランジスタ
(38)がオンし、第2及び第3トランジスタ(33)
及び(34)の共通ベースが接地される。第2及び第3
トランジスタ(33)及び(34)のベースが接地され
ることにより、第1及び第4トランジスタ(32)及び
(35)は常にオンしているので、第5トランジスタ
(36)のベースに印加される可変発振回路(19)の
出力信号に応じた信号がが第1及び第3トランジスタ
(32)及び(34)の共通コレクタと、第2及び第4
トランジスタ(33)及び(35)の共通コレクタと
に、発生する。
示と逆の状態になるので、第7トランジスタ(45)は
オフし、第8トランジスタ(46)に定電流が流れる。
その為、第2差動増幅器(40)がオンし、第1差動増
幅器(39)がオフするとともに、第8トランジスタ
(46)と電流ミラー関係にある接地用トランジスタ
(38)がオンし、第2及び第3トランジスタ(33)
及び(34)の共通ベースが接地される。第2及び第3
トランジスタ(33)及び(34)のベースが接地され
ることにより、第1及び第4トランジスタ(32)及び
(35)は常にオンしているので、第5トランジスタ
(36)のベースに印加される可変発振回路(19)の
出力信号に応じた信号がが第1及び第3トランジスタ
(32)及び(34)の共通コレクタと、第2及び第4
トランジスタ(33)及び(35)の共通コレクタと
に、発生する。
【0019】演算回路(27)の出力信号は、第1混合
回路(27)に印加されるとともに、第2差動増幅器
(40)に印加される。前記出力信号は第2差動増幅器
(40)を通過し、PLL制御回路(18)に印加され
る。
回路(27)に印加されるとともに、第2差動増幅器
(40)に印加される。前記出力信号は第2差動増幅器
(40)を通過し、PLL制御回路(18)に印加され
る。
【0020】
【発明の効果】従って、本発明によれば、AM受信時、
可変発振回路の発振信号と、固定発振回路の発振信号と
を加減算し、その信号によりAMの受信RF信号を周波
数変換するとともに可変発振回路を制御するようにし、
FM受信時、可変発振回路の出力信号のみで、FMの受
信RF信号を周波数変換するとともに可変発振回路を制
御するようにしたので、1つのPLLループをAM用と
FM用とで兼用することができる。
可変発振回路の発振信号と、固定発振回路の発振信号と
を加減算し、その信号によりAMの受信RF信号を周波
数変換するとともに可変発振回路を制御するようにし、
FM受信時、可変発振回路の出力信号のみで、FMの受
信RF信号を周波数変換するとともに可変発振回路を制
御するようにしたので、1つのPLLループをAM用と
FM用とで兼用することができる。
【0021】また、可変発振回路を1つとして、AM及
びFM受信ができるので、バリキャップコンデンサーを
削減でき、IC化に向いた回路とすることができる。さ
らに、AMの局部発振信号を可変発振回路及び固定発振
回路の出力信号を加減算して得ており、固定発振回路の
固定周波数をFM時の局部発振周波数の近傍に設定でき
るので、固定発振回路のコイルのL値を小さくできるの
で、コイルの形状を小さくでき、セットに適したものと
することができる。
びFM受信ができるので、バリキャップコンデンサーを
削減でき、IC化に向いた回路とすることができる。さ
らに、AMの局部発振信号を可変発振回路及び固定発振
回路の出力信号を加減算して得ており、固定発振回路の
固定周波数をFM時の局部発振周波数の近傍に設定でき
るので、固定発振回路のコイルのL値を小さくできるの
で、コイルの形状を小さくでき、セットに適したものと
することができる。
【図1】本発明の一実施例を示すブロック図である。
【図2】従来例を示すブロック図である。
【図3】本発明の要部を示す回路図である。
17、25 選択回路 18 PLL制御回路 19 可変発振回路 21 固定発振回路 24 演算回路 27 第1混合回路 28 分配回路 29 制御回路
Claims (3)
- 【請求項1】FM受信回路と、AM受信回路とを備える
ラジオ受信機において、 AM又はFM受信に応じて、選択信号を発生する選択制
御回路と、 制御信号を発生するPLL回路と、 該制御信号に応じた周波数の発振信号を発生する可変局
部発振回路と、 固定周波数の発振信号を発生する固定発振回路と、 前記可変発振回路の出力信号と前記固定発振回路の出力
信号とを加算または減算する演算回路と、 前記選択信号に応じて、前記可変発振回路の出力信号ま
たは前記演算回路の出力信号を選択して、前記PLL回
路に印加する選択回路と、を備えたことを特徴とするラ
ジオ受信機。 - 【請求項2】AM受信回路は第1及び第2混合回路を有
するアップコンバージョン方式で構成され、AM受信
時、前記選択回路は前記演算回路の出力信号を選択し、
前記第1混合回路でAMの受信RF信号が前記演算回路
の出力信号で第1IF信号に変換され、前記第2混合回
路で前記第1IF信号が第2IF信号に変換されること
を特徴とする請求項1記載のラジオ受信機。 - 【請求項3】前記演算回路は、 差動接続された第1及び第2トランジスタと、差動接続
されるとともに、ベースが前記第2及び第1トランジス
タのベースにそれぞれ接続される第3及び第4トランジ
スタと、差動接続されるとともに、コレクタが前記第1
及び第2トランジスタの共通エミッタ、及び、前記第3
及び第4トランジスタの共通エミッタとにそれぞれ接続
される第5及び第6トランジスタと、前記選択信号に応
じて、前記第2及び第3トランジスタの共通ベースを接
地させる接地用トランジスタとから成り、前記固定発振
回路の出力信号が前記第1及び第4トランジスタのベー
スに印加され、前記可変発振信号が第5トランジスタの
ベースに印加されるとともに、出力信号が前記第1及び
第3トランジスタの共通コレクタ及び前記第2及び第4
トランジスタの共通コレクタから発生することを特徴と
する請求項1記載のラジオ受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6290029A JPH08149031A (ja) | 1994-11-24 | 1994-11-24 | ラジオ受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6290029A JPH08149031A (ja) | 1994-11-24 | 1994-11-24 | ラジオ受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08149031A true JPH08149031A (ja) | 1996-06-07 |
Family
ID=17750872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6290029A Pending JPH08149031A (ja) | 1994-11-24 | 1994-11-24 | ラジオ受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08149031A (ja) |
-
1994
- 1994-11-24 JP JP6290029A patent/JPH08149031A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2546331B2 (ja) | Fm・am受信機 | |
| US4080573A (en) | Balanced mixer using complementary devices | |
| US5758276A (en) | Double super-heterodyne receiver with low-pass and high-pass filters controlled by respective switching devices | |
| JP2002027341A (ja) | テレビジョンチューナ | |
| US6353462B1 (en) | Television signal and FM broadcast signal demodulator and television signal and FM broadcast signal receiver | |
| JPH08149031A (ja) | ラジオ受信機 | |
| US20040176057A1 (en) | Receiver | |
| JP3558102B2 (ja) | ラジオ受信機 | |
| US4603302A (en) | Frequency modulation detectors | |
| US4164710A (en) | Very high frequency tuner for eliminating image interference and stray capacitance effects | |
| EP0526146B1 (en) | AC-DC decoupling circuit for audio signals and used in an integrated circuit | |
| JP3804189B2 (ja) | 搬送信号選択受信装置 | |
| JPH09186618A (ja) | ラジオ受信機 | |
| JPH03158016A (ja) | Amラジオ受信機 | |
| JPS6014526A (ja) | オ−ルバンドダブルス−パ−ヘテロダインam受信機 | |
| JPH0671214B2 (ja) | Pllシンセサイザ受信機 | |
| JPS60125004A (ja) | 発振回路 | |
| JP3515177B2 (ja) | 局検出回路 | |
| JPH028446Y2 (ja) | ||
| JPH06216639A (ja) | 発振出力回路 | |
| JPS5819165B2 (ja) | 複同調回路 | |
| JP2006295483A (ja) | 受信装置 | |
| JPH0223725A (ja) | シンセサイザ受信機 | |
| JPH06291548A (ja) | 発振回路と、この発振回路を用いたbsチューナ | |
| JPH03127586A (ja) | マルチシステムテレビジョン信号受信用チューナ装置 |