JPH08149490A - コンバージェンス補正装置 - Google Patents
コンバージェンス補正装置Info
- Publication number
- JPH08149490A JPH08149490A JP1546895A JP1546895A JPH08149490A JP H08149490 A JPH08149490 A JP H08149490A JP 1546895 A JP1546895 A JP 1546895A JP 1546895 A JP1546895 A JP 1546895A JP H08149490 A JPH08149490 A JP H08149490A
- Authority
- JP
- Japan
- Prior art keywords
- correction
- memory
- data
- adjustment
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
(57)【要約】
【目的】 メモリ容量を小さくする。
【構成】 画面の中央部分を無補正領域として設定し、
無補正領域以外の調整ポイントの補正データを格納する
メモリ６と、無補正領域に入るとデータ変換部５に無補
正認識信号を出力する無補正領域設定部９とを有し、無
補正領域以外ではメモリ６内の補正データを読み出し、
データ変換部５がこの補正データを補正レベル値に変換
して出力し、無補正領域では無補正認識信号が出力され
てデータ変換部５が補正量ゼロの補正レベル値を出力す
る。
無補正領域以外の調整ポイントの補正データを格納する
メモリ６と、無補正領域に入るとデータ変換部５に無補
正認識信号を出力する無補正領域設定部９とを有し、無
補正領域以外ではメモリ６内の補正データを読み出し、
データ変換部５がこの補正データを補正レベル値に変換
して出力し、無補正領域では無補正認識信号が出力され
てデータ変換部５が補正量ゼロの補正レベル値を出力す
る。
Description
【０００１】
【産業上の利用分野】本発明は、プロジェクタ、モニタ
（特に、コンピュータ用やワークステーション用の高解
像度モニタ）等においてＲＧＢの画面上の位置合わせを
行うコンバージェンス（レジストレーションを含む概
念）補正装置に関する。
（特に、コンピュータ用やワークステーション用の高解
像度モニタ）等においてＲＧＢの画面上の位置合わせを
行うコンバージェンス（レジストレーションを含む概
念）補正装置に関する。
【０００２】
【従来の技術】アナログ式のコンバージェンス調整は、
複数種の原補正波形を用意し、この原補正波形を組み合
わせることによって適正な補正波形を得るものである。
しかし、アナログ式のものは補正エリアを特定して補正
することが困難、すなわち、ある補正したいポイントに
適合する原補正波形を選択するとそれ以外のポイントで
新たなコンバージェンスが発生するため、調整に熟練を
要し、又、調整を迅速に行うことができなかった。そこ
で、デジタル式のコンバージェンス調整が提案され、こ
のディジタル式のコンバージェンス調整がプロジェクタ
に適用された場合の従来例が図８に示されている。
複数種の原補正波形を用意し、この原補正波形を組み合
わせることによって適正な補正波形を得るものである。
しかし、アナログ式のものは補正エリアを特定して補正
することが困難、すなわち、ある補正したいポイントに
適合する原補正波形を選択するとそれ以外のポイントで
新たなコンバージェンスが発生するため、調整に熟練を
要し、又、調整を迅速に行うことができなかった。そこ
で、デジタル式のコンバージェンス調整が提案され、こ
のディジタル式のコンバージェンス調整がプロジェクタ
に適用された場合の従来例が図８に示されている。
【０００３】図８において、操作部１にはテンキー等の
入力キーが設けられ、操作部１より入力されたデータ
（例えば補正データ）はＣＰＵ２′に供給される。ＣＰ
Ｕ２′は操作部１からの指令に基づきキャラクタジェネ
レータ３′，メモリ制御部４′，データ変換部５等を制
御する。又、ＣＰＵ２′は高次補間の演算をも行う。
入力キーが設けられ、操作部１より入力されたデータ
（例えば補正データ）はＣＰＵ２′に供給される。ＣＰ
Ｕ２′は操作部１からの指令に基づきキャラクタジェネ
レータ３′，メモリ制御部４′，データ変換部５等を制
御する。又、ＣＰＵ２′は高次補間の演算をも行う。
【０００４】調整パターン発生手段であるキャラクタジ
ェネレータ３′は、画面上に複数の調整ポイントを映出
する調整パターン信号をＲＧＢの各ＣＲＴ１０に出力可
能に構成されている。図９に示す如く、縦破線と横破線
との各交点が調整ポイントであり、調整ポイントは水平
方向１５ポイント×垂直方向１０ポイントの合計１５０
ポイントである。そして、調整パターン信号により画面
１１には図１０や図１１に示すクロスハッチングパター
ンが映出され、このクロスハッチングパターンの各交点
が調整ポイントである。
ェネレータ３′は、画面上に複数の調整ポイントを映出
する調整パターン信号をＲＧＢの各ＣＲＴ１０に出力可
能に構成されている。図９に示す如く、縦破線と横破線
との各交点が調整ポイントであり、調整ポイントは水平
方向１５ポイント×垂直方向１０ポイントの合計１５０
ポイントである。そして、調整パターン信号により画面
１１には図１０や図１１に示すクロスハッチングパター
ンが映出され、このクロスハッチングパターンの各交点
が調整ポイントである。
【０００５】再び図８に戻り、メモリ制御部４はＣＰＵ
２′の制御信号に基づきメモリ６′の書き込みと読み出
しを制御する。メモリ６′は全ての調整ポイントについ
ての補正データを格納できる記憶容量を有し、１つの調
整ポイントについてはＲＧＢそれぞれにつき水平方向と
垂直方向のデータが必要であるため計６種の補正データ
が格納される。ＣＰＵ２′から送られて来るＲＧＢの各
補正データ（水平，垂直）は所定のアドレスに書き込ま
れ、又、読み出された補正データはＣＰＵ２′及びデー
タ変換部５′に出力される。
２′の制御信号に基づきメモリ６′の書き込みと読み出
しを制御する。メモリ６′は全ての調整ポイントについ
ての補正データを格納できる記憶容量を有し、１つの調
整ポイントについてはＲＧＢそれぞれにつき水平方向と
垂直方向のデータが必要であるため計６種の補正データ
が格納される。ＣＰＵ２′から送られて来るＲＧＢの各
補正データ（水平，垂直）は所定のアドレスに書き込ま
れ、又、読み出された補正データはＣＰＵ２′及びデー
タ変換部５′に出力される。
【０００６】データ変換部５′は、１つの調整ポイント
についてシリアルに送られて来る６種の補正データを実
際の補正レベル値に変換し、且つ、ＲＧＢの補正レベル
値をパラレルに出力する。又、入力補正データに基づき
低次補間（一次補間）の演算を行い、調整ポイント間の
補間ポイントの補正レベル値を作成して出力する。即
ち、データ変換部５′は調整ポイント及び補間ポイント
の各補正レベル値を順次Ｄ／Ａ変換器７に出力する。Ｄ
／Ａ変換器７は補正レベル値をアナログ信号に変換し、
この変換出力の高周波成分をローパスフィルタ（ＬＰ
Ｆ）８でカットすることによりアナログの補正波形が生
成される。このアナログの補正波形がコンバージェンス
補正用偏向ヨークに供給される。尚、コンバージェンス
補正用偏向ヨークがない装置においては、アナログの補
正波形は偏向波形に重畳されてＨ，Ｖ偏向ヨークに供給
される。
についてシリアルに送られて来る６種の補正データを実
際の補正レベル値に変換し、且つ、ＲＧＢの補正レベル
値をパラレルに出力する。又、入力補正データに基づき
低次補間（一次補間）の演算を行い、調整ポイント間の
補間ポイントの補正レベル値を作成して出力する。即
ち、データ変換部５′は調整ポイント及び補間ポイント
の各補正レベル値を順次Ｄ／Ａ変換器７に出力する。Ｄ
／Ａ変換器７は補正レベル値をアナログ信号に変換し、
この変換出力の高周波成分をローパスフィルタ（ＬＰ
Ｆ）８でカットすることによりアナログの補正波形が生
成される。このアナログの補正波形がコンバージェンス
補正用偏向ヨークに供給される。尚、コンバージェンス
補正用偏向ヨークがない装置においては、アナログの補
正波形は偏向波形に重畳されてＨ，Ｖ偏向ヨークに供給
される。
【０００７】上記構成において、補正モードが選択され
ると、画面１１に図１０に示すようなクロスハッチング
パターンが映出され、このクロスハッチングパターンの
状態を見て全ての調整ポイントについて補正データを入
力する。入力された補正データはメモリ６′に書き込ま
れ、この補正データに基づく補正波形が生成されること
によって新しいクロスハッチングパターンが映出され
る。この操作を繰り返し、クロスハッチングパターンが
図１１に示す如く正確な格子状に映出されれば補正が完
了する。
ると、画面１１に図１０に示すようなクロスハッチング
パターンが映出され、このクロスハッチングパターンの
状態を見て全ての調整ポイントについて補正データを入
力する。入力された補正データはメモリ６′に書き込ま
れ、この補正データに基づく補正波形が生成されること
によって新しいクロスハッチングパターンが映出され
る。この操作を繰り返し、クロスハッチングパターンが
図１１に示す如く正確な格子状に映出されれば補正が完
了する。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来例によれば、全ての調整ポイントについて補正データ
を入力し、この全ての補正データをメモリ６′に格納す
るため、メモリ６′は大きな容量が必要であり、且つ、
調整時間も長くかかった。
来例によれば、全ての調整ポイントについて補正データ
を入力し、この全ての補正データをメモリ６′に格納す
るため、メモリ６′は大きな容量が必要であり、且つ、
調整時間も長くかかった。
【０００９】また、上記従来例によれば、図９に示す如
く全ての調整ポイントの間隔ｄ1を一定としていた。コ
ンバージェンスの補正波形は画面中央では低次波形で足
りるが、画面周辺では高次波形が必要であるため、従来
では高次波形の次数に合わせて上記調整ポイントの間隔
ｄ1を決定していた。従って、調整ポイントの数が多く
メモリ６′は大きな容量が必要であった。
く全ての調整ポイントの間隔ｄ1を一定としていた。コ
ンバージェンスの補正波形は画面中央では低次波形で足
りるが、画面周辺では高次波形が必要であるため、従来
では高次波形の次数に合わせて上記調整ポイントの間隔
ｄ1を決定していた。従って、調整ポイントの数が多く
メモリ６′は大きな容量が必要であった。
【００１０】そこで、本発明はメモリの記憶容量が小さ
く、且つ、調整時間も短縮化できるコンバージェンス補
正装置を提供することを課題とする。
く、且つ、調整時間も短縮化できるコンバージェンス補
正装置を提供することを課題とする。
【００１１】
【課題を解決するための手段】上記課題を達成するため
の本発明のコンバージェンス補正装置は、画面上に複数
の調整ポイントを映出する調整パターン信号を出力する
調整パターン発生手段と、調整ポイントの補正データを
格納するメモリと、このメモリの読み出しと書き込みを
制御するメモリ制御部と、前記メモリより読み出された
補正データを実際の補正レベル値に変換するデータ変換
部とを備えたコンバージェンス補正装置において、画面
の中央部分を無補正領域とし、この無補正領域内では前
記データ変換部が補正量ゼロの補正レベル値を出力する
よう構成したものである。
の本発明のコンバージェンス補正装置は、画面上に複数
の調整ポイントを映出する調整パターン信号を出力する
調整パターン発生手段と、調整ポイントの補正データを
格納するメモリと、このメモリの読み出しと書き込みを
制御するメモリ制御部と、前記メモリより読み出された
補正データを実際の補正レベル値に変換するデータ変換
部とを備えたコンバージェンス補正装置において、画面
の中央部分を無補正領域とし、この無補正領域内では前
記データ変換部が補正量ゼロの補正レベル値を出力する
よう構成したものである。
【００１２】また、他の本発明のコンバージェンス補正
装置は、画面上に複数の調整ポイントを映出する調整パ
ターン信号を出力する調整パターン発生手段と、調整ポ
イントの補正データを格納するメモリと、このメモリの
読み出しと書き込みを制御するメモリ制御部とを有し、
前記メモリより読み出された補正データに基づき補正波
形を生成するコンバージェンス補正装置において、画面
周辺に較べて画面中央における調整ポイントの間隔を広
く設定したものである。
装置は、画面上に複数の調整ポイントを映出する調整パ
ターン信号を出力する調整パターン発生手段と、調整ポ
イントの補正データを格納するメモリと、このメモリの
読み出しと書き込みを制御するメモリ制御部とを有し、
前記メモリより読み出された補正データに基づき補正波
形を生成するコンバージェンス補正装置において、画面
周辺に較べて画面中央における調整ポイントの間隔を広
く設定したものである。
【００１３】
【作用】前者の発明によれば、コンバージェンス補正時
点では一般に画面の中央部分が無補正状態となり、又、
故意にそのように調整できるので、画面の中央部分を無
補正領域に設定でき、無補正領域に対してはデータ変換
部が補正量ゼロの補正レベル値を出力するため、無補正
領域に対してメモリを割り当てる必要がない。
点では一般に画面の中央部分が無補正状態となり、又、
故意にそのように調整できるので、画面の中央部分を無
補正領域に設定でき、無補正領域に対してはデータ変換
部が補正量ゼロの補正レベル値を出力するため、無補正
領域に対してメモリを割り当てる必要がない。
【００１４】後者の発明によれば、高次波形が必要な画
面周辺では従来通り調整ポイントの間隔が狭く、低次波
形で足りる画面中央では調整ポイントの間隔が広いた
め、調整ポイント数が少なくなりその分メモリの記憶容
量が少なくて済む。
面周辺では従来通り調整ポイントの間隔が狭く、低次波
形で足りる画面中央では調整ポイントの間隔が広いた
め、調整ポイント数が少なくなりその分メモリの記憶容
量が少なくて済む。
【００１５】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。図１から図３には本発明の第１実施例が示されてい
る。図１には本発明がプロジェクタに適用された場合の
回路ブロック図が示されている。図１において、操作部
１にはテンキー等の入力キーが設けられ、操作部１より
入力されたデータ（例えば補正データ）はＣＰＵ２に供
給される。ＣＰＵ２は操作部１からの指令に基づきキャ
ラクタジェネレータ３，メモリ制御部４，データ変換部
５，無補正領域設定部９等を制御する。そして、ＣＰＵ
２は、図２の無補正領域Ａ内ではデータの読み出しを一
時ストップするようメモリ制御部４を制御する。又、Ｃ
ＰＵ２は高次補間の演算をも行う。
る。図１から図３には本発明の第１実施例が示されてい
る。図１には本発明がプロジェクタに適用された場合の
回路ブロック図が示されている。図１において、操作部
１にはテンキー等の入力キーが設けられ、操作部１より
入力されたデータ（例えば補正データ）はＣＰＵ２に供
給される。ＣＰＵ２は操作部１からの指令に基づきキャ
ラクタジェネレータ３，メモリ制御部４，データ変換部
５，無補正領域設定部９等を制御する。そして、ＣＰＵ
２は、図２の無補正領域Ａ内ではデータの読み出しを一
時ストップするようメモリ制御部４を制御する。又、Ｃ
ＰＵ２は高次補間の演算をも行う。
【００１６】調整パターン発生手段であるキャラクタジ
ェネレータ３は、画面上に複数の調整ポイントを映出す
る調整パターン信号をＲＧＢの各ＣＲＴ１０に出力可能
に構成されている。図２に示す如く、縦破線と横破線と
の各交点が調整ポイントであるが、画面中央部分の無補
正領域Ａ内は除かれる。具体的には、調整パターン信号
により画面１１には図３に示すクロスハッチングパター
ンが映出され、このクロスハッチングパターンの無補正
領域Ａ内を除く各交点が調整ポイントである。
ェネレータ３は、画面上に複数の調整ポイントを映出す
る調整パターン信号をＲＧＢの各ＣＲＴ１０に出力可能
に構成されている。図２に示す如く、縦破線と横破線と
の各交点が調整ポイントであるが、画面中央部分の無補
正領域Ａ内は除かれる。具体的には、調整パターン信号
により画面１１には図３に示すクロスハッチングパター
ンが映出され、このクロスハッチングパターンの無補正
領域Ａ内を除く各交点が調整ポイントである。
【００１７】再び図１に戻り、メモリ制御部４はＣＰＵ
２の制御信号に基づきメモリ６の書き込みと読み出しを
制御する。メモリ６は無補正領域Ａ内の調整ポイントに
対する記憶エリアを有しておらず、それ以外の調整ポイ
ントに対する記憶エリアのみ有する。１つの調整ポイン
トについてはＲＧＢそれぞれにつき水平方向と垂直方向
のデータが必要であるため計６種の補正データが格納さ
れる。ＣＰＵ２から送られて来るＲＧＢの各補正データ
（水平，垂直）は所定のアドレスに書き込まれ、又、読
み出された補正データはＣＰＵ２及びデータ変換部５に
出力される。無補正領域設定部９は、図２に示す画面中
央の無補正領域Ａ内ではデータ変換部５に無補正認識信
号を出力する。
２の制御信号に基づきメモリ６の書き込みと読み出しを
制御する。メモリ６は無補正領域Ａ内の調整ポイントに
対する記憶エリアを有しておらず、それ以外の調整ポイ
ントに対する記憶エリアのみ有する。１つの調整ポイン
トについてはＲＧＢそれぞれにつき水平方向と垂直方向
のデータが必要であるため計６種の補正データが格納さ
れる。ＣＰＵ２から送られて来るＲＧＢの各補正データ
（水平，垂直）は所定のアドレスに書き込まれ、又、読
み出された補正データはＣＰＵ２及びデータ変換部５に
出力される。無補正領域設定部９は、図２に示す画面中
央の無補正領域Ａ内ではデータ変換部５に無補正認識信
号を出力する。
【００１８】データ変換部５は、１つの調整ポイントに
ついてメモリ６よりシリアルに送られて来る６種の補正
データを実際の補正レベル値に変換し、且つ、ＲＧＢの
補正レベル値をパラレルに出力する。又、入力補正デー
タに基づき低次補間（一次補間）の演算を行い、調整ポ
イント間の補間ポイントの補正レベル値を作成して出力
する。さらに、データ変換部５は、無補正領域設定部９
から無補正認識信号が出力されると、補正量ゼロの補正
レベル値を出力する。即ち、データ変換部５は調整ポイ
ント及び補間ポイントの各補正レベル値を順次Ｄ／Ａ変
換器７に出力する。Ｄ／Ａ変換器７は補正レベル値をア
ナログ信号に変換し、この変換出力の高周波成分をロー
パスフィルタ（ＬＰＦ）８でカットすることによりアナ
ログの補正波形が生成される。このアナログの補正波形
がコンバージェンス補正用偏向ヨークに供給される。
尚、コンバージェンス補正用偏向ヨークがない装置にお
いては、アナログの補正波形は偏向波形に重畳されて
Ｈ，Ｖ偏向ヨークに供給される。
ついてメモリ６よりシリアルに送られて来る６種の補正
データを実際の補正レベル値に変換し、且つ、ＲＧＢの
補正レベル値をパラレルに出力する。又、入力補正デー
タに基づき低次補間（一次補間）の演算を行い、調整ポ
イント間の補間ポイントの補正レベル値を作成して出力
する。さらに、データ変換部５は、無補正領域設定部９
から無補正認識信号が出力されると、補正量ゼロの補正
レベル値を出力する。即ち、データ変換部５は調整ポイ
ント及び補間ポイントの各補正レベル値を順次Ｄ／Ａ変
換器７に出力する。Ｄ／Ａ変換器７は補正レベル値をア
ナログ信号に変換し、この変換出力の高周波成分をロー
パスフィルタ（ＬＰＦ）８でカットすることによりアナ
ログの補正波形が生成される。このアナログの補正波形
がコンバージェンス補正用偏向ヨークに供給される。
尚、コンバージェンス補正用偏向ヨークがない装置にお
いては、アナログの補正波形は偏向波形に重畳されて
Ｈ，Ｖ偏向ヨークに供給される。
【００１９】以下、上記構成の作用を説明する。コンバ
ージェンス補正前のメイン補正（大略補正）において、
画面１１の中央部分が無補正状態となる。または、故意
に画面１１の中央部分が無補正状態となるよう補正す
る。そして、補正モードが選択されると、ＣＰＵ２がキ
ャラクタジェネレータ３に出力指令を出しキャラクタジ
ェネレータ３が調整パターン信号を各ＣＲＴ１０に出力
する。画面１１には図３に示すようなクロスハッチング
パターンが映出され、調整者はこのクロスハッチングパ
ターンの状態を見て無補正領域Ａ以外の各調整ポイント
に対して補正データを入力する。操作部１より入力され
た補正データはメモリ６の所定アドレス位置に書き込ま
れる。
ージェンス補正前のメイン補正（大略補正）において、
画面１１の中央部分が無補正状態となる。または、故意
に画面１１の中央部分が無補正状態となるよう補正す
る。そして、補正モードが選択されると、ＣＰＵ２がキ
ャラクタジェネレータ３に出力指令を出しキャラクタジ
ェネレータ３が調整パターン信号を各ＣＲＴ１０に出力
する。画面１１には図３に示すようなクロスハッチング
パターンが映出され、調整者はこのクロスハッチングパ
ターンの状態を見て無補正領域Ａ以外の各調整ポイント
に対して補正データを入力する。操作部１より入力され
た補正データはメモリ６の所定アドレス位置に書き込ま
れる。
【００２０】一方、ＣＰＵ２は調整パターン信号に同期
させてメモリ制御部４に読み出し指令を出し、メモリ制
御部４が読み出しアドレスを順次メモリ６に出力する。
メモリ６より読み出された補正データはデータ変換部５
に送られ、ここで補正レベル値に変換される。又、デー
タ変換部５では補正データを基に補間ポイントの補正レ
ベル値も作る。そして、データ変換部５より出力される
調整ポイント及び補間ポイントの補正レベル値はＤ／Ａ
変換部７にてアナログ化される。
させてメモリ制御部４に読み出し指令を出し、メモリ制
御部４が読み出しアドレスを順次メモリ６に出力する。
メモリ６より読み出された補正データはデータ変換部５
に送られ、ここで補正レベル値に変換される。又、デー
タ変換部５では補正データを基に補間ポイントの補正レ
ベル値も作る。そして、データ変換部５より出力される
調整ポイント及び補間ポイントの補正レベル値はＤ／Ａ
変換部７にてアナログ化される。
【００２１】また、図２に示す無補正領域Ａに入ると、
ＣＰＵ２がメモリ制御部４に読み出しストップ指令を出
し、メモリ６からのデータ出力は停止される。その一方
で無補正領域設定部９がデータ変換部５に無補正認識信
号を出力し、データ変換部５が補正量ゼロの補正レベル
値を出力する。無補正領域Ａ以外の領域に入ると、ＣＰ
Ｕ２が再びメモリ制御部４に読み出し指令を出力する。
即ち、メモリ６に格納された補正データとデータ変換部
５が作る補正量ゼロの補正レベル値によって補正波形が
作られるため、メモリ６の記憶容量は従来に較べて無補
正領域Ａの分小さくて済む。
ＣＰＵ２がメモリ制御部４に読み出しストップ指令を出
し、メモリ６からのデータ出力は停止される。その一方
で無補正領域設定部９がデータ変換部５に無補正認識信
号を出力し、データ変換部５が補正量ゼロの補正レベル
値を出力する。無補正領域Ａ以外の領域に入ると、ＣＰ
Ｕ２が再びメモリ制御部４に読み出し指令を出力する。
即ち、メモリ６に格納された補正データとデータ変換部
５が作る補正量ゼロの補正レベル値によって補正波形が
作られるため、メモリ６の記憶容量は従来に較べて無補
正領域Ａの分小さくて済む。
【００２２】尚、この第１実施例においては、無補正領
域Ａに入ると無補正認識信号に基づきデータ変換部５が
補正量ゼロのデータ値を出力するよう構成したが、メモ
リ６の特定アドレスに補正量ゼロの補正データを予め格
納し、無補正領域Ａに入るとメモリ制御部４が上記特定
アドレスを繰り返し読み出すよう構成しても良い。又、
この第１実施例においては、無補正領域Ａが固定である
が、無補正領域Ａを可変としても良い。こうすることに
よって補正領域を最小限とすることが可能となり、補正
データの入力操作を減らすことができる。
域Ａに入ると無補正認識信号に基づきデータ変換部５が
補正量ゼロのデータ値を出力するよう構成したが、メモ
リ６の特定アドレスに補正量ゼロの補正データを予め格
納し、無補正領域Ａに入るとメモリ制御部４が上記特定
アドレスを繰り返し読み出すよう構成しても良い。又、
この第１実施例においては、無補正領域Ａが固定である
が、無補正領域Ａを可変としても良い。こうすることに
よって補正領域を最小限とすることが可能となり、補正
データの入力操作を減らすことができる。
【００２３】尚、この第１実施例においては、データ変
換部５が補間ポイントの補正レベル値を作成したが、Ｃ
ＰＵ２が、又は、データ変換部５及びＣＰＵ２が選択的
に補正レベル値を作成するよう構成しても良い。
換部５が補間ポイントの補正レベル値を作成したが、Ｃ
ＰＵ２が、又は、データ変換部５及びＣＰＵ２が選択的
に補正レベル値を作成するよう構成しても良い。
【００２４】尚、この第１実施例においては、本発明を
プロジェクタに適用した場合が示されているが、パソコ
ン用高解像度モニタ、ワークステーション用高解像度モ
ニタ等の各種モニタにも略同様に適用できる。
プロジェクタに適用した場合が示されているが、パソコ
ン用高解像度モニタ、ワークステーション用高解像度モ
ニタ等の各種モニタにも略同様に適用できる。
【００２５】図４から図７には本発明の第２実施例が示
されている。図４には本発明がプロジェクタに適用され
た場合の回路ブロック図が示されている。図４におい
て、調整パターン発生手段であるキャラクタジェネレー
タ３は、従来例で説明した如く画面１１上に複数の調整
ポイントを映出する調整パターン信号を出力するもので
あるが、従来例と異なり図６に示すようなクロスハッチ
ングパターンが映出される。即ち、本実施例では図５に
示す如く調整ポイントの間隔が画面周辺では狭い間隔ｄ
1（従来と同一間隔）に、画面中央では広い間隔ｄ2に設
定され、これに対応するクロスハッチングパターンが映
出される。この第２実施例の調整ポイントは水平ポイン
ト１２ポイント×垂直ポイント７の合計８４ポイントで
ある。
されている。図４には本発明がプロジェクタに適用され
た場合の回路ブロック図が示されている。図４におい
て、調整パターン発生手段であるキャラクタジェネレー
タ３は、従来例で説明した如く画面１１上に複数の調整
ポイントを映出する調整パターン信号を出力するもので
あるが、従来例と異なり図６に示すようなクロスハッチ
ングパターンが映出される。即ち、本実施例では図５に
示す如く調整ポイントの間隔が画面周辺では狭い間隔ｄ
1（従来と同一間隔）に、画面中央では広い間隔ｄ2に設
定され、これに対応するクロスハッチングパターンが映
出される。この第２実施例の調整ポイントは水平ポイン
ト１２ポイント×垂直ポイント７の合計８４ポイントで
ある。
【００２６】メモリ制御部４は、従来では常に一定間隔
毎に補正データを読み出せば良かったが、本実施例では
調整ポイントの間隔に対応したタイミングで補正データ
を読み出すよう構成されている。メモリ６は、全ての調
整ポイントにおける補正データを格納可能な記憶容量を
有するが、従来に較べて調整ポイントの数が少ないた
め、その分記憶容量も少なく構成されている。データ変
換部５は、従来と同様にメモリ６から送られて来る補正
データを実際の補正レベル値に変換すると共に補間ポイ
ントの補正データも作成するが、図７に示す如く、補間
ポイントを画面周辺では調整ポイント間の１箇所とする
が、画面中央では調整ポイント間の２箇所とする。他の
構成は従来例と同様であるため図面に同一符号を付して
その説明を省略する。
毎に補正データを読み出せば良かったが、本実施例では
調整ポイントの間隔に対応したタイミングで補正データ
を読み出すよう構成されている。メモリ６は、全ての調
整ポイントにおける補正データを格納可能な記憶容量を
有するが、従来に較べて調整ポイントの数が少ないた
め、その分記憶容量も少なく構成されている。データ変
換部５は、従来と同様にメモリ６から送られて来る補正
データを実際の補正レベル値に変換すると共に補間ポイ
ントの補正データも作成するが、図７に示す如く、補間
ポイントを画面周辺では調整ポイント間の１箇所とする
が、画面中央では調整ポイント間の２箇所とする。他の
構成は従来例と同様であるため図面に同一符号を付して
その説明を省略する。
【００２７】以下、上記構成の作用を説明する。補正モ
ードが選択されると、ＣＰＵ２がキャラクタジェネレー
タ３に出力指令を出し、キャラクタジェネレータ３が調
整パターン信号を各ＣＲＴ１０に出力する。画面１１に
は図６に示すようなクロスハッチングパターンが映出さ
れ、調整者はこのクロスハッチングパターンの状態を見
て各調整ポイントに対して補正データを入力する。操作
部１より入力された補正データはメモリ６の所定アドレ
ス位置に書き込まれる。
ードが選択されると、ＣＰＵ２がキャラクタジェネレー
タ３に出力指令を出し、キャラクタジェネレータ３が調
整パターン信号を各ＣＲＴ１０に出力する。画面１１に
は図６に示すようなクロスハッチングパターンが映出さ
れ、調整者はこのクロスハッチングパターンの状態を見
て各調整ポイントに対して補正データを入力する。操作
部１より入力された補正データはメモリ６の所定アドレ
ス位置に書き込まれる。
【００２８】一方、ＣＰＵ２は調整パターン信号に同期
させてメモリ制御部４に読み出し指令を出し、メモリ制
御部４が調整ポイントのタイミングに同期させて読み出
しアドレスを順次メモリ６に出力する。メモリ６より読
み出された補正データはデータ変換部５に送られ、ここ
で補正レベル値に変換される。又、データ変換部５では
補正データを基に補間ポイントの補間レベル値も作る。
そして、データ変換部５より出力される調整ポイント及
び補間ポイントの補正レベル値はＤ／Ａ変換器７及びロ
ーパスフィルタ８を通ってアナログの補正波形が生成さ
れる。
させてメモリ制御部４に読み出し指令を出し、メモリ制
御部４が調整ポイントのタイミングに同期させて読み出
しアドレスを順次メモリ６に出力する。メモリ６より読
み出された補正データはデータ変換部５に送られ、ここ
で補正レベル値に変換される。又、データ変換部５では
補正データを基に補間ポイントの補間レベル値も作る。
そして、データ変換部５より出力される調整ポイント及
び補間ポイントの補正レベル値はＤ／Ａ変換器７及びロ
ーパスフィルタ８を通ってアナログの補正波形が生成さ
れる。
【００２９】図７において実際の水平偏向の偏向波形が
示され、画面中央区間（３′〜８′）は垂直周期（１
Ｖ）の包絡線の形状がほぼ直線的、即ち、低次波形であ
り、画面周辺区間（１′〜２′，９′〜１０′）は包絡
線の形状が急に変化し、即ち、高次波形である。そし
て、高次波形が必要な画面周辺では従来通り調整ポイン
トの間隔が狭く、低次波形で足りる画面中央では調整ポ
イントの間隔が広いため、従来に較べて補正データ量が
少なくても十分正確（精密）な補正波形が得られる。
尚、この第２実施例においては、本発明をプロジェクタ
に適用した場合が示されているが、パソコン用高解像度
モニタ、ワークステーション用高解像度モニタ等の各種
モニタにも略同様に適用できる。
示され、画面中央区間（３′〜８′）は垂直周期（１
Ｖ）の包絡線の形状がほぼ直線的、即ち、低次波形であ
り、画面周辺区間（１′〜２′，９′〜１０′）は包絡
線の形状が急に変化し、即ち、高次波形である。そし
て、高次波形が必要な画面周辺では従来通り調整ポイン
トの間隔が狭く、低次波形で足りる画面中央では調整ポ
イントの間隔が広いため、従来に較べて補正データ量が
少なくても十分正確（精密）な補正波形が得られる。
尚、この第２実施例においては、本発明をプロジェクタ
に適用した場合が示されているが、パソコン用高解像度
モニタ、ワークステーション用高解像度モニタ等の各種
モニタにも略同様に適用できる。
【００３０】尚、この第２実施例においては、補間ポイ
ントの補間データをデータ変換部５が作成するよう構成
したが、ＣＰＵ２が、又は、データ変換部５及びＣＰＵ
２が選択的に補間データを作成するよう構成しても良
い。特に、高次演算が必要な場合にはＣＰＵ２が作成す
る。
ントの補間データをデータ変換部５が作成するよう構成
したが、ＣＰＵ２が、又は、データ変換部５及びＣＰＵ
２が選択的に補間データを作成するよう構成しても良
い。特に、高次演算が必要な場合にはＣＰＵ２が作成す
る。
【００３１】
【発明の効果】以上述べたように本発明によれば、画面
の中央部分を無補正領域に設定し、無補正領域以外の領
域ではメモリに格納された補正データを読み出し、この
補正データに基づく補正レベル値を出力し、無補正領域
では補正量ゼロの補正レベル値を出力するよう構成した
ので、メモリには無補正領域の補正データを格納する必
要がないため、その分メモリの記憶容量が小さくなりコ
ストダウンになるという効果がある。又、無補正領域に
ついては補正データの入力をする必要がなく調整時間の
短縮となる。
の中央部分を無補正領域に設定し、無補正領域以外の領
域ではメモリに格納された補正データを読み出し、この
補正データに基づく補正レベル値を出力し、無補正領域
では補正量ゼロの補正レベル値を出力するよう構成した
ので、メモリには無補正領域の補正データを格納する必
要がないため、その分メモリの記憶容量が小さくなりコ
ストダウンになるという効果がある。又、無補正領域に
ついては補正データの入力をする必要がなく調整時間の
短縮となる。
【００３２】また、他の本発明によれば、調整ポイント
の間隔を、画面周辺を狭く、画面中央を広く設定したの
で、コンバージェンスの補正波形の次数に応じた補正デ
ータが得られるため、適性（精密）な補正波形が得ら
れ、しかも、メモリの記憶容量が小さくて済みコストダ
ウンになるという効果がある。又、調整ポイントの数が
少ないため、調整時間の短縮となる。
の間隔を、画面周辺を狭く、画面中央を広く設定したの
で、コンバージェンスの補正波形の次数に応じた補正デ
ータが得られるため、適性（精密）な補正波形が得ら
れ、しかも、メモリの記憶容量が小さくて済みコストダ
ウンになるという効果がある。又、調整ポイントの数が
少ないため、調整時間の短縮となる。
【図１】コンバージェンス補正装置の回路ブロック図
（第１実施例）。
（第１実施例）。
【図２】画面内の無補正領域を示す図（第１実施例）。
【図３】クロスハッチングパターンの映出状態を示す図
（第１実施例）。
（第１実施例）。
【図４】コンバージェンス補正装置の回路ブロック図
（第２実施例）。
（第２実施例）。
【図５】調整ポイントと画面との関係を示す図（第２実
施例）。
施例）。
【図６】クロスハッチングパターンの映出状態を示す図
（第２実施例）。
（第２実施例）。
【図７】実際の偏向波形を示す図（第２実施例）。
【図８】コンバージェンス補正装置の回路ブロック図
（従来例）。
（従来例）。
【図９】調整ポイントと画面との関係を示す図（従来
例）。
例）。
【図１０】コンバージェンス補正前のクロスハッチング
パターンの映出状態を示す図（従来例）。
パターンの映出状態を示す図（従来例）。
【図１１】コンバージェンス補正後のクロスハッチング
パターンの映出状態を示す図（従来例）。
パターンの映出状態を示す図（従来例）。
３…キャラクタジェネレータ（調整パターン発生手段） ４…メモリ制御部 ５…データ変換部 ６…メモリ ９…無補正領域設定部
Claims (3)
- 【請求項１】 画面上に複数の調整ポイントを映出する
調整パターン信号を出力する調整パターン発生手段と、
調整ポイントの補正データを格納するメモリと、このメ
モリの読み出しと書き込みを制御するメモリ制御部と、
前記メモリより読み出された補正データを実際の補正レ
ベル値に変換するデータ変換部とを備えたコンバージェ
ンス補正装置において、 画面の中央部分を無補正領域とし、この無補正領域内で
は前記データ変換部が補正量ゼロの補正レベル値を出力
するよう構成したことを特徴とするコンバージェンス補
正装置。 - 【請求項２】 無補正領域内では前記データ変換部に無
補正認識信号を出力する無補正領域設定部を有し、無補
正認識信号が出力されると前記データ変換部が補正量ゼ
ロの補正レベル値を出力することを特徴とする請求項１
に記載のコンバージェンス補正装置。 - 【請求項３】 画面上に複数の調整ポイントを映出する
調整パターン信号を出力する調整パターン発生手段と、
調整ポイントの補正データを格納するメモリと、このメ
モリの読み出しと書き込みを制御するメモリ制御部とを
有し、前記メモリより読み出された補正データに基づき
補正波形を生成するコンバージェンス補正装置におい
て、 画面周辺に較べて画面中央における調整ポイントの間隔
を広く設定したことを特徴とするコンバージェンス補正
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1546895A JPH08149490A (ja) | 1994-09-21 | 1995-02-02 | コンバージェンス補正装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22546194 | 1994-09-21 | ||
| JP6-225461 | 1994-09-21 | ||
| JP1546895A JPH08149490A (ja) | 1994-09-21 | 1995-02-02 | コンバージェンス補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08149490A true JPH08149490A (ja) | 1996-06-07 |
Family
ID=26351617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1546895A Pending JPH08149490A (ja) | 1994-09-21 | 1995-02-02 | コンバージェンス補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08149490A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002165228A (ja) * | 2000-11-28 | 2002-06-07 | Nec Microcomputer Technology Ltd | コンバージェンス波形補正装置 |
| JP2023050537A (ja) * | 2021-09-30 | 2023-04-11 | セイコーエプソン株式会社 | プロジェクターの制御方法、及びプロジェクター |
-
1995
- 1995-02-02 JP JP1546895A patent/JPH08149490A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002165228A (ja) * | 2000-11-28 | 2002-06-07 | Nec Microcomputer Technology Ltd | コンバージェンス波形補正装置 |
| JP2023050537A (ja) * | 2021-09-30 | 2023-04-11 | セイコーエプソン株式会社 | プロジェクターの制御方法、及びプロジェクター |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5537159A (en) | Interpolation method and apparatus for improving registration adjustment in a projection television | |
| EP0420568B1 (en) | Digital convergence apparatus | |
| US5194783A (en) | Display apparatus based on a digital convergence scheme | |
| JPH0767121A (ja) | ディジタルコンバージェンス補正回路 | |
| JPH07255059A (ja) | レジストレーション調整装置及びレジストレーション調整方法 | |
| JPH10126799A (ja) | コンバージェンス調整方法及びコンバージェンス調整回路 | |
| JP2542591B2 (ja) | コンバ−ゼンス補正装置 | |
| JPH07255060A (ja) | レジストレーション調整装置及びレジストレーション調整方法 | |
| JP2520414B2 (ja) | デイジタルコンバ−ゼンス回路 | |
| JP2778016B2 (ja) | デイジタルコンバーゼンス回路 | |
| JP2520413B2 (ja) | デイジタルコンバ−ゼンス回路 | |
| JP2952743B2 (ja) | デジタルコンバーゼンス補正装置 | |
| JPS63246080A (ja) | 表示装置 | |
| JPS60237789A (ja) | コンバ−ゼンス補正装置 | |
| JP3211404B2 (ja) | 文字列出力装置 | |
| EP0817505A2 (en) | Digital convergence system | |
| JPH10274975A (ja) | Ｃｒｔ表示装置 | |
| JPH0646437A (ja) | コンバーゼンス補正装置 | |
| JPS60246196A (ja) | コンバ−ゼンス補正装置 | |
| JPH02196288A (ja) | 陰極線管表示装置 | |
| KR960016847B1 (ko) | 디지탈 콘버젼스 보정장치 | |
| JPH0468688A (ja) | ディジタルコンバーゼンス補正装置 | |
| JPH1175207A (ja) | デジタルコンバーゼンス補正方法及びデジタルコンバーゼンス補正装置 | |
| JPH0576053A (ja) | デイジタルコンバーゼンス回路 | |
| JPS63141019A (ja) | 光学走査装置のレンズひずみ補正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040203 Free format text: JAPANESE INTERMEDIATE CODE: A02 |