JPH08149497A - Ｐａｌ信号の色復調回路 - Google Patents
Ｐａｌ信号の色復調回路Info
- Publication number
- JPH08149497A JPH08149497A JP28560294A JP28560294A JPH08149497A JP H08149497 A JPH08149497 A JP H08149497A JP 28560294 A JP28560294 A JP 28560294A JP 28560294 A JP28560294 A JP 28560294A JP H08149497 A JPH08149497 A JP H08149497A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- phase
- demodulation
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 ＰＡＬ信号の色差信号をディジタル信号処理
によって復調処理するＰＡＬ信号の色復調回路に関し、
簡易な構成の色復調回路を提供する。 【構成】 クロマ信号のバースト信号に位相同期したク
ロック信号を発生するＡＰＣ回路と、ＡＰＣ回路の出力
を入力してサブキャリアを発生するＶＣＯ回路と、ＶＣ
Ｏ回路の出力を入力してサブキャリアの位相をシフトす
る位相シフト回路と、位相シフト回路で位相シフトした
サブキャリアをベクトル加算するベクトル加算器と、ベ
クトル加算器の出力信号とクロマ信号とを乗算して色差
信号に復調する復調乗算器とを設ける。
によって復調処理するＰＡＬ信号の色復調回路に関し、
簡易な構成の色復調回路を提供する。 【構成】 クロマ信号のバースト信号に位相同期したク
ロック信号を発生するＡＰＣ回路と、ＡＰＣ回路の出力
を入力してサブキャリアを発生するＶＣＯ回路と、ＶＣ
Ｏ回路の出力を入力してサブキャリアの位相をシフトす
る位相シフト回路と、位相シフト回路で位相シフトした
サブキャリアをベクトル加算するベクトル加算器と、ベ
クトル加算器の出力信号とクロマ信号とを乗算して色差
信号に復調する復調乗算器とを設ける。
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン信号の伝
送形式の一種であるＰＡＬ信号の色差信号をディジタル
信号処理によって復調処理するＰＡＬ信号の色復調回路
に関する。
送形式の一種であるＰＡＬ信号の色差信号をディジタル
信号処理によって復調処理するＰＡＬ信号の色復調回路
に関する。
【０００２】
【従来の技術】図７は、アナログ方式による従来のＰＡ
Ｌ（Phase Alternation by Line ）信号復調回路のブロ
ック図である。同図において、コンポジットＰＡＬ信号
はＹＣ分離回路１に入力され、輝度信号Ｙとクロマ信号
Ｃとに分離される。そのうち輝度信号ＹはＹ信号処理回
路２に入力され、周波数やコントラストなどの補正がな
される。
Ｌ（Phase Alternation by Line ）信号復調回路のブロ
ック図である。同図において、コンポジットＰＡＬ信号
はＹＣ分離回路１に入力され、輝度信号Ｙとクロマ信号
Ｃとに分離される。そのうち輝度信号ＹはＹ信号処理回
路２に入力され、周波数やコントラストなどの補正がな
される。
【０００３】一方、ＹＣ分離回路１より出力されるクロ
マ信号Ｃは、色復調をするための復調乗算器３，４に入
力されると共に、バースト抜き取り回路２０に入力さ
れ、色同期系動作の基準となるバースト信号が抜きとら
れる。このバースト信号は、ＡＰＣ（Automatic Phase
Contorol）回路５と位相検出回路６とに入力される。
マ信号Ｃは、色復調をするための復調乗算器３，４に入
力されると共に、バースト抜き取り回路２０に入力さ
れ、色同期系動作の基準となるバースト信号が抜きとら
れる。このバースト信号は、ＡＰＣ（Automatic Phase
Contorol）回路５と位相検出回路６とに入力される。
【０００４】ＡＰＣ回路５は、位相比較器５ａ、ローパ
スフィルタ（ＬＰＦ）５ｂ、発振周波数４．４３ＭHzの
クリスタル発振器を外付けしたボルテージ・コントロー
ルド・クリスタル・オシレータ（ＶＣＸＯ）５ｃからな
り、入力したバースト信号にロックした４．４３ＭHzの
サブキャリアを発生するＰＬＬ（Phase Locked Loop）
を構成している。
スフィルタ（ＬＰＦ）５ｂ、発振周波数４．４３ＭHzの
クリスタル発振器を外付けしたボルテージ・コントロー
ルド・クリスタル・オシレータ（ＶＣＸＯ）５ｃからな
り、入力したバースト信号にロックした４．４３ＭHzの
サブキャリアを発生するＰＬＬ（Phase Locked Loop）
を構成している。
【０００５】位相検出回路６は、バースト信号とＶＣＸ
Ｏ５ｃの出力信号とを比較し、同期がとれているか否か
をモニタする。ＰＡＬ方式においては、バースト信号の
位相が１Ｈ（Ｈは水平周期）毎に交番するので、それに
合わせて１Ｈ毎に反転する（ｆＨ／２周期）ＢＩＤ信号
を発生しており、同期がとれていないときはＢＩＤ信号
の極性を反転させる。
Ｏ５ｃの出力信号とを比較し、同期がとれているか否か
をモニタする。ＰＡＬ方式においては、バースト信号の
位相が１Ｈ（Ｈは水平周期）毎に交番するので、それに
合わせて１Ｈ毎に反転する（ｆＨ／２周期）ＢＩＤ信号
を発生しており、同期がとれていないときはＢＩＤ信号
の極性を反転させる。
【０００６】ＡＰＣ回路５から出力するサブキャリアは
バースト信号に同期しているので、バースト信号が＋
（Ｒ−Ｙ）にあるときはそのバーストの位置を０°とす
る位相で、−（Ｒ−Ｙ）にあるときもそのバーストの位
置を０°とする位相で、それぞれ発生する。
バースト信号に同期しているので、バースト信号が＋
（Ｒ−Ｙ）にあるときはそのバーストの位置を０°とす
る位相で、−（Ｒ−Ｙ）にあるときもそのバーストの位
置を０°とする位相で、それぞれ発生する。
【０００７】このサブキャリアに対して、バーストが＋
（Ｒ−Ｙ）にあるときは、図８に示すように、−４５°
ないしは−１３５°位相シフトし、−（Ｒ−Ｙ）にある
ときは４５°ないしは１３５°位相シフトしたキャリア
をクロマ信号Ｃに乗算することで、それぞれ（Ｒ−Ｙ）
信号と（Ｂ−Ｙ）信号とを復調することができる。
（Ｒ−Ｙ）にあるときは、図８に示すように、−４５°
ないしは−１３５°位相シフトし、−（Ｒ−Ｙ）にある
ときは４５°ないしは１３５°位相シフトしたキャリア
をクロマ信号Ｃに乗算することで、それぞれ（Ｒ−Ｙ）
信号と（Ｂ−Ｙ）信号とを復調することができる。
【０００８】そこで、ＡＰＣ回路５の出力するサブキャ
リアは、復調キャリア発生回路２１で１３５°，−１３
５°，４５°ないしは−４５°だけ位相シフトされ、位
相検出回路６の出力するＢＩＤ信号で交番位相に合わせ
て出力を切り換えて各復調乗算器３，４に入力すれば、
復調乗算器３，４の出力にはそれぞれ（Ｂ−Ｙ）信号と
（Ｒ−Ｙ）信号とが得られる。
リアは、復調キャリア発生回路２１で１３５°，−１３
５°，４５°ないしは−４５°だけ位相シフトされ、位
相検出回路６の出力するＢＩＤ信号で交番位相に合わせ
て出力を切り換えて各復調乗算器３，４に入力すれば、
復調乗算器３，４の出力にはそれぞれ（Ｂ−Ｙ）信号と
（Ｒ−Ｙ）信号とが得られる。
【０００９】このような復調回路をディジタル信号処理
するためには、ＶＣＸＯ５ｃの発振周波数を、例えば４
ｆscとする必要があり、その場合フリップフロップなど
のゲート回路で処理出来る位相単位は最小で９０°とな
り、ＰＡＬ信号処理で必要とする４５°単位の信号処理
が不能となる。そこで、角度を三角関数に変換して演算
するためのメモリを必要とするため、回路構成や規模が
大きくなり高価なものとなってしまった。
するためには、ＶＣＸＯ５ｃの発振周波数を、例えば４
ｆscとする必要があり、その場合フリップフロップなど
のゲート回路で処理出来る位相単位は最小で９０°とな
り、ＰＡＬ信号処理で必要とする４５°単位の信号処理
が不能となる。そこで、角度を三角関数に変換して演算
するためのメモリを必要とするため、回路構成や規模が
大きくなり高価なものとなってしまった。
【００１０】また、４５°単位で処理できるように、Ｖ
ＣＸＯ５ｃの発振周波数を８ｆscとし、８ｆscクロック
で信号処理することも出来るが、そのためには２０ＭHz
を越える特性の集積回路が必要となり、極めて高価なも
のとなるばかりか、クロックタイミングの取り方もかな
り難しいものとなる。
ＣＸＯ５ｃの発振周波数を８ｆscとし、８ｆscクロック
で信号処理することも出来るが、そのためには２０ＭHz
を越える特性の集積回路が必要となり、極めて高価なも
のとなるばかりか、クロックタイミングの取り方もかな
り難しいものとなる。
【００１１】
【発明が解決しようとする課題】前述したように、映像
信号をディジタル信号処理する場合は、動作クロックと
の関係で処理できる位相タイミングが決まってしまう。
このため、ＰＡＬ信号のような４５°単位の位相信号を
取り扱う場合は、メモリを介在させるなどの必要があ
り、回路構成や規模が大きなものとなるという不都合が
あった。
信号をディジタル信号処理する場合は、動作クロックと
の関係で処理できる位相タイミングが決まってしまう。
このため、ＰＡＬ信号のような４５°単位の位相信号を
取り扱う場合は、メモリを介在させるなどの必要があ
り、回路構成や規模が大きなものとなるという不都合が
あった。
【００１２】そこで、本発明はディジタル信号処理によ
る簡易な構成のＰＡＬ信号の色復調回路を提供すること
を目的とする。
る簡易な構成のＰＡＬ信号の色復調回路を提供すること
を目的とする。
【００１３】
【課題を解決するための手段】本発明によるＰＡＬ信号
の色復調回路は、クロマ信号のバースト信号に位相同期
したクロック信号を発生するＡＰＣ回路と、ＡＰＣ回路
の出力を入力してサブキャリアを発生するＶＣＯ回路
と、ＶＣＯ回路の出力を入力してサブキャリアの位相を
シフトする位相シフト回路と、位相シフト回路で位相シ
フトしたサブキャリアをベクトル加算するベクトル加算
器と、ベクトル加算器の出力信号とクロマ信号とを乗算
して色差信号に復調する復調乗算器とを設ける。
の色復調回路は、クロマ信号のバースト信号に位相同期
したクロック信号を発生するＡＰＣ回路と、ＡＰＣ回路
の出力を入力してサブキャリアを発生するＶＣＯ回路
と、ＶＣＯ回路の出力を入力してサブキャリアの位相を
シフトする位相シフト回路と、位相シフト回路で位相シ
フトしたサブキャリアをベクトル加算するベクトル加算
器と、ベクトル加算器の出力信号とクロマ信号とを乗算
して色差信号に復調する復調乗算器とを設ける。
【００１４】本発明によるＰＡＬ信号の色復調回路は、
クロマ信号のバースト信号に位相同期したクロック信号
を発生するＡＰＣ回路と、ＡＰＣ回路の出力を入力して
サブキャリアを発生するＶＣＯ回路と、バースト信号と
サブキャリアとの位相を検出する位相検出回路と、クロ
マ信号の極性を反転する極性反転回路と、クロマ信号と
極性反転クロマ信号とを切り換えて色差信号を出力する
一対の復調セレクタと、位相検出回路の出力およびＶＣ
Ｏ回路の出力を入力して一対の復調セレクタの切り換え
タイミングを指示するスイッチタイミング発生回路とを
設ける。
クロマ信号のバースト信号に位相同期したクロック信号
を発生するＡＰＣ回路と、ＡＰＣ回路の出力を入力して
サブキャリアを発生するＶＣＯ回路と、バースト信号と
サブキャリアとの位相を検出する位相検出回路と、クロ
マ信号の極性を反転する極性反転回路と、クロマ信号と
極性反転クロマ信号とを切り換えて色差信号を出力する
一対の復調セレクタと、位相検出回路の出力およびＶＣ
Ｏ回路の出力を入力して一対の復調セレクタの切り換え
タイミングを指示するスイッチタイミング発生回路とを
設ける。
【００１５】
【作用】本発明によるＰＡＬ信号の色復調回路によれ
ば、ディジタル信号処理によって色差信号を復調するに
あたり、位相シフト回路と、ベクトル加算器と、一対の
復調乗算器とを備え、サブキャリアを０゜、９０゜、１
８０゜、２７０゜に位相シフトし、隣り合う２キャリア
をベクトル加算して、クロマ信号と乗算することにより
（Ｂ−Ｙ）信号と（Ｒ−Ｙ）信号とに復調でき、メモリ
や高周波集積回路などが不要となる。また、極性反転回
路、一対の復調セレクタ、スイッチタイミング発生回路
等からなる復調演算回路を用いれば、回路構成をさらに
簡略化することができる。
ば、ディジタル信号処理によって色差信号を復調するに
あたり、位相シフト回路と、ベクトル加算器と、一対の
復調乗算器とを備え、サブキャリアを０゜、９０゜、１
８０゜、２７０゜に位相シフトし、隣り合う２キャリア
をベクトル加算して、クロマ信号と乗算することにより
（Ｂ−Ｙ）信号と（Ｒ−Ｙ）信号とに復調でき、メモリ
や高周波集積回路などが不要となる。また、極性反転回
路、一対の復調セレクタ、スイッチタイミング発生回路
等からなる復調演算回路を用いれば、回路構成をさらに
簡略化することができる。
【００１６】
【実施例】図１は、本発明によるＰＡＬ信号の色復調回
路の一実施例を示すブロック図で、図７に示す構成要素
と同一部分には同一符号を付して説明する。本実施例に
おいて、ＹＣ分離回路１に入力したコンポジットＰＡＬ
信号は、輝度信号Ｙとクロマ信号Ｃとに分離され、輝度
信号ＹはＹ信号処理回路２において周波数やコントラス
トなどの補正がなされる。
路の一実施例を示すブロック図で、図７に示す構成要素
と同一部分には同一符号を付して説明する。本実施例に
おいて、ＹＣ分離回路１に入力したコンポジットＰＡＬ
信号は、輝度信号Ｙとクロマ信号Ｃとに分離され、輝度
信号ＹはＹ信号処理回路２において周波数やコントラス
トなどの補正がなされる。
【００１７】クロマ信号Ｃは色復調をするための復調乗
算器３，４に入力されると共に、色同期系動作の基準と
なるバースト信号の１Ｈ毎の交番を一方向にまとめるバ
ースト・スイッチ回路７に入力される。
算器３，４に入力されると共に、色同期系動作の基準と
なるバースト信号の１Ｈ毎の交番を一方向にまとめるバ
ースト・スイッチ回路７に入力される。
【００１８】一般にＰＡＬ方式のクロマ信号Ｃは１Ｈ毎
に±（Ｒ−Ｙ）方向に交番しているが、色同期系を信号
処理するには、その交番情報のみを残してバースト信号
の位相は一方向にまとめた方が処理が容易となる。この
ため、バースト・スイッチ回路７では、位相検出回路６
から出力されるｆｈ／２周期のＢＩＤ信号にもとずい
て、図２（ａ）に示すようにバースト信号を、図２
（ｂ）に示すように＋（Ｒ−Ｙ）方向にまとめて処理を
行う。
に±（Ｒ−Ｙ）方向に交番しているが、色同期系を信号
処理するには、その交番情報のみを残してバースト信号
の位相は一方向にまとめた方が処理が容易となる。この
ため、バースト・スイッチ回路７では、位相検出回路６
から出力されるｆｈ／２周期のＢＩＤ信号にもとずい
て、図２（ａ）に示すようにバースト信号を、図２
（ｂ）に示すように＋（Ｒ−Ｙ）方向にまとめて処理を
行う。
【００１９】バースト・スイッチ回路７の出力するバー
スト信号は、ＡＰＣ回路５と位相検出回路６とに入力す
る。ＡＰＣ回路５は位相比較器５ａ、ローパスフィルタ
（ＬＰＦ）５ｂ、１７．７ＭHzのクリスタル発振器を外
付けしたボルテージ・コントロールド・クリスタル・オ
シレータ（ＶＣＸＯ）５ｃとをＰＬＬ接続した構成をな
し、バースト信号にロックした４ｆsc（１７．７ＭHz）
のクロックを発生して電圧制御発振器（ＶＣＯ）８に供
給する。
スト信号は、ＡＰＣ回路５と位相検出回路６とに入力す
る。ＡＰＣ回路５は位相比較器５ａ、ローパスフィルタ
（ＬＰＦ）５ｂ、１７．７ＭHzのクリスタル発振器を外
付けしたボルテージ・コントロールド・クリスタル・オ
シレータ（ＶＣＸＯ）５ｃとをＰＬＬ接続した構成をな
し、バースト信号にロックした４ｆsc（１７．７ＭHz）
のクロックを発生して電圧制御発振器（ＶＣＯ）８に供
給する。
【００２０】位相検出回路６はバースト信号とＶＣＯ８
の出力信号とを比較して同期がとれているか否かをモニ
タする回路であり、ＰＡＬ信号においてはバースト信号
の位相が１Ｈ毎に交番するので、それに合わせて１Ｈ毎
に反転する（ｆｈ／２周期）ＢＩＤ信号を発生してお
り、同期が取れていないときはＢＩＤ信号の極性を反転
させる。
の出力信号とを比較して同期がとれているか否かをモニ
タする回路であり、ＰＡＬ信号においてはバースト信号
の位相が１Ｈ毎に交番するので、それに合わせて１Ｈ毎
に反転する（ｆｈ／２周期）ＢＩＤ信号を発生してお
り、同期が取れていないときはＢＩＤ信号の極性を反転
させる。
【００２１】図３は、ＡＰＣロックしたときのバースト
信号（Ｃ信号）と４ｆscクロックでのサンプリング状態
を示す。４ｆscクロックで信号処理すると、ＡＰＣロッ
クしたクロックは１ｆsc周期でクロマ信号Ｃのピークと
センタとをサンプリング（図中の丸印）する。
信号（Ｃ信号）と４ｆscクロックでのサンプリング状態
を示す。４ｆscクロックで信号処理すると、ＡＰＣロッ
クしたクロックは１ｆsc周期でクロマ信号Ｃのピークと
センタとをサンプリング（図中の丸印）する。
【００２２】したがって、４ｆscクロックを用いたディ
ジタル信号処理では、Ｃ信号位相の９０゜の周期で行っ
ていることになり、例えば、前述のバースト・スイッチ
回路７において、−（Ｒ−Ｙ）方向のバースト信号を＋
（Ｒ−Ｙ）方向にまとめるには、３クロック分遅延させ
れば１８０゜位相遅れになり、同一方向にまとまること
になる。
ジタル信号処理では、Ｃ信号位相の９０゜の周期で行っ
ていることになり、例えば、前述のバースト・スイッチ
回路７において、−（Ｒ−Ｙ）方向のバースト信号を＋
（Ｒ−Ｙ）方向にまとめるには、３クロック分遅延させ
れば１８０゜位相遅れになり、同一方向にまとまること
になる。
【００２３】ＡＰＣ回路５の出力するクロックはＶＣＯ
８に入力する。このＶＣＯ８は４ｆscクロックを動作周
波数として１クロック毎に９０゜位相を進ませた０，
１，０，−１を繰り返す固定発振器であり、４クロック
で１周期する４．４３ＭHz（ｆsc）の発振器である。
８に入力する。このＶＣＯ８は４ｆscクロックを動作周
波数として１クロック毎に９０゜位相を進ませた０，
１，０，−１を繰り返す固定発振器であり、４クロック
で１周期する４．４３ＭHz（ｆsc）の発振器である。
【００２４】このＶＣＯ８の出力は位相シフト回路９に
与えられる。位相シフト回路９では、図４に示すよう
に、９０゜，１８０゜，２７０゜に位相シフトする。こ
の位相シフトは、バースト・スイッチと同様に４ｆscク
ロックで９０゜単位で遅延するのを利用し、それぞれ
１、２、３クロック分だけＶＣＯ８の出力を遅延させる
ことで実施される。かくして位相シフト回路９では、バ
ースト信号に同期した０゜，９０゜，１８０゜，２７０
゜の４位相のサブキャリアを発生できる。
与えられる。位相シフト回路９では、図４に示すよう
に、９０゜，１８０゜，２７０゜に位相シフトする。こ
の位相シフトは、バースト・スイッチと同様に４ｆscク
ロックで９０゜単位で遅延するのを利用し、それぞれ
１、２、３クロック分だけＶＣＯ８の出力を遅延させる
ことで実施される。かくして位相シフト回路９では、バ
ースト信号に同期した０゜，９０゜，１８０゜，２７０
゜の４位相のサブキャリアを発生できる。
【００２５】このサブキャリアを用いてＰＡＬ信号のク
ロマ信号Ｃを復調することになるが、このままでは４５
゜位相が合わない。しかし、９０゜位相差のある隣り合
う２つのキャリアをベクトル加算すれば、その加算した
エネルギーはベクトルの内積になるので４５゜方向に現
れる。この原理を利用すれば、（Ｂ−Ｙ）、±（Ｒ−
Ｙ）軸に一致する復調キャリアを発生させることが可能
になる。
ロマ信号Ｃを復調することになるが、このままでは４５
゜位相が合わない。しかし、９０゜位相差のある隣り合
う２つのキャリアをベクトル加算すれば、その加算した
エネルギーはベクトルの内積になるので４５゜方向に現
れる。この原理を利用すれば、（Ｂ−Ｙ）、±（Ｒ−
Ｙ）軸に一致する復調キャリアを発生させることが可能
になる。
【００２６】すなわち、（Ｂ−Ｙ）軸方向のキャリアは
４位相サブキャリアの１８０゜と２７０゜のものを加算
すればよく、同様に＋（Ｒ−Ｙ）軸方向は０゜と２７０
゜、−（Ｒ−Ｙ）軸方向は９０゜と１８０゜のもので加
算すればよい。このような原理のもとに作動するベクト
ル加算器１０は、（Ｒ−Ｙ）信号を復調するには復調軸
が正負に交番するので、位相検出回路６の出力するＢＩ
Ｄ信号に応じて切り換えて復調キャリアを作り出してい
る。ベクトル加算器１０の出力は一対の復調乗算器３，
４に導かれ、ＹＣ分離回路１からのクロマ信号Ｃと乗算
され、それぞれ（Ｂ−Ｙ）信号と（Ｒ−Ｙ）信号とが復
調される。
４位相サブキャリアの１８０゜と２７０゜のものを加算
すればよく、同様に＋（Ｒ−Ｙ）軸方向は０゜と２７０
゜、−（Ｒ−Ｙ）軸方向は９０゜と１８０゜のもので加
算すればよい。このような原理のもとに作動するベクト
ル加算器１０は、（Ｒ−Ｙ）信号を復調するには復調軸
が正負に交番するので、位相検出回路６の出力するＢＩ
Ｄ信号に応じて切り換えて復調キャリアを作り出してい
る。ベクトル加算器１０の出力は一対の復調乗算器３，
４に導かれ、ＹＣ分離回路１からのクロマ信号Ｃと乗算
され、それぞれ（Ｂ−Ｙ）信号と（Ｒ−Ｙ）信号とが復
調される。
【００２７】図５は、本発明によるＰＡＬ信号の色復調
回路の他の実施例を示すブロック図で、図１に示す構成
要素と同一部分には同一符号を付して説明する。本実施
例において、ＹＣ分離回路１、Ｙ信号処理回路２、ＡＰ
Ｃ回路５、位相検出回路６、バースト・スイッチ回路
７、ＶＣＯ８は前述の実施例と全く同一の構成であるの
で説明を省略する。また、本実施例は前述の実施例にお
ける位相シフト回路９、ベクトル加算器１０、復調乗算
器３，４を、復調演算回路１１として集約した実施例を
示している。
回路の他の実施例を示すブロック図で、図１に示す構成
要素と同一部分には同一符号を付して説明する。本実施
例において、ＹＣ分離回路１、Ｙ信号処理回路２、ＡＰ
Ｃ回路５、位相検出回路６、バースト・スイッチ回路
７、ＶＣＯ８は前述の実施例と全く同一の構成であるの
で説明を省略する。また、本実施例は前述の実施例にお
ける位相シフト回路９、ベクトル加算器１０、復調乗算
器３，４を、復調演算回路１１として集約した実施例を
示している。
【００２８】ここで、図６に示す表を参照しながら、復
調演算回路１１の構成を動作と共に説明する。図６に示
す表の１段目の入力クロマ信号Ｃｏ〜Ｃ６は、４ｆscク
ロックでサンプリングされたものを現しており、ＶＣＯ
８の出力するサブキャリアはＶＣＯの０゜に相当する。
表の２段目には、復調の基になる４位相のサブキャリア
の状態を示している。表の３段目には、（Ｂ−Ｙ）、±
（Ｒ−Ｙ）軸方向に一致するキャリアを求めるために行
うベクトル加算の結果が示されている。さらに表の４段
目には、クロマ信号Ｃと復調キャリア（３段目の値）と
の乗算結果が示されている。
調演算回路１１の構成を動作と共に説明する。図６に示
す表の１段目の入力クロマ信号Ｃｏ〜Ｃ６は、４ｆscク
ロックでサンプリングされたものを現しており、ＶＣＯ
８の出力するサブキャリアはＶＣＯの０゜に相当する。
表の２段目には、復調の基になる４位相のサブキャリア
の状態を示している。表の３段目には、（Ｂ−Ｙ）、±
（Ｒ−Ｙ）軸方向に一致するキャリアを求めるために行
うベクトル加算の結果が示されている。さらに表の４段
目には、クロマ信号Ｃと復調キャリア（３段目の値）と
の乗算結果が示されている。
【００２９】この乗算結果から分かるように、（Ｂ−
Ｙ）、（Ｒ−Ｙ）復調信号を得るためには、４ｆscでサ
ンプリングしたクロマ信号Ｃに対し、一定の条件で極性
反転させればよいことになる。復調演算回路１１は、こ
の表を具体的に構成したものであり、極性反転回路１１
ａ、復調セレクタ１１ｂ，１１ｃ、スイッチ・タイミン
グ発生回路１１ｄから構成される。
Ｙ）、（Ｒ−Ｙ）復調信号を得るためには、４ｆscでサ
ンプリングしたクロマ信号Ｃに対し、一定の条件で極性
反転させればよいことになる。復調演算回路１１は、こ
の表を具体的に構成したものであり、極性反転回路１１
ａ、復調セレクタ１１ｂ，１１ｃ、スイッチ・タイミン
グ発生回路１１ｄから構成される。
【００３０】スイッチ・タイミング発生回路１１ｄは、
ＶＣＯ８の出力するサブキャリアと位相検出回路６が出
力するＢＩＤ信号とをもとに、図６の表の動作となるよ
うなタイミング信号を発生しており、この切り換え信号
を用いて復調セレクタ１１ｂ，１１ｃに入力される正負
のクロマ信号Ｃを選択すれば、図１の実施例と同様に
（Ｂ−Ｙ），（Ｒ−Ｙ）復調信号を得ることができる。
ＶＣＯ８の出力するサブキャリアと位相検出回路６が出
力するＢＩＤ信号とをもとに、図６の表の動作となるよ
うなタイミング信号を発生しており、この切り換え信号
を用いて復調セレクタ１１ｂ，１１ｃに入力される正負
のクロマ信号Ｃを選択すれば、図１の実施例と同様に
（Ｂ−Ｙ），（Ｒ−Ｙ）復調信号を得ることができる。
【００３１】このように、図５に示す実施例によれば、
極性反転回路１１ａと、復調セレクタ１１ｂ，１１ｃ
と、ＳＷタイミング発生回路１１ｄとの簡易な構成でＰ
ＡＬ信号のディジタル復調を実現できるものとなる。
極性反転回路１１ａと、復調セレクタ１１ｂ，１１ｃ
と、ＳＷタイミング発生回路１１ｄとの簡易な構成でＰ
ＡＬ信号のディジタル復調を実現できるものとなる。
【００３２】
【発明の効果】本発明によれば、従来のようにメモリや
高周波集積回路などを設ける必要が無く、簡易で安価な
装置を提供できるものとなる。また、位相シフト回路、
ベクトル加算器、復調乗算器を備える論理構成による処
理結果が、クロマ信号の極性反転結果と等しくなること
に着目して復調演算回路を設けた構成によれば、さらに
簡単で安価な装置とすることができる効果が得られる。
高周波集積回路などを設ける必要が無く、簡易で安価な
装置を提供できるものとなる。また、位相シフト回路、
ベクトル加算器、復調乗算器を備える論理構成による処
理結果が、クロマ信号の極性反転結果と等しくなること
に着目して復調演算回路を設けた構成によれば、さらに
簡単で安価な装置とすることができる効果が得られる。
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明によるバースト切り換えの説明図であ
る。
る。
【図３】本発明による４ｆscクロックでのサンプリング
の説明図である。
の説明図である。
【図４】本発明による位相シフトの説明図である。
【図５】本発明の他の実施例を示すブロック図である。
【図６】図５に示す実施例による演算結果を表す表であ
る。
る。
【図７】従来装置のブロック図である。
【図８】従来の位相シフト状況を示す説明図である。
１ ＹＣ分離回路 ２ Ｙ信号処理回路 ３，４ 復調乗算器 ５ ＡＰＣ回路 ６ 位相検出回路 ７ バースト・スイッチ回路 ８ ＶＣＯ ９ 位相シフト回路 １０ ベクトル加算器 １１ 復調演算回路 １１ａ 極性反転回路 １１ｂ，１１ｃ 復調セレクタ １１ｄ スイッチ・タイミング発生回路
Claims (2)
- 【請求項１】 クロマ信号のバースト信号に位相同期し
たクロック信号を発生するＡＰＣ回路と、 前記ＡＰＣ回路の出力を入力してサブキャリアを発生す
るＶＣＯ回路と、 前記ＶＣＯ回路の出力を入力して前記サブキャリアの位
相をシフトする位相シフト回路と、 前記位相シフト回路で位相シフトした前記サブキャリア
をベクトル加算するベクトル加算器と、 前記ベクトル加算器の出力信号とクロマ信号とを乗算し
て色差信号に復調する復調乗算器と、を備えることを特
徴とするＰＡＬ信号の色復調回路。 - 【請求項２】 クロマ信号のバースト信号に位相同期し
たクロック信号を発生するＡＰＣ回路と、 前記ＡＰＣ回路の出力を入力してサブキャリアを発生す
るＶＣＯ回路と、 前記バースト信号と前記サブキャリアとの位相を検出す
る位相検出回路と、 前記クロマ信号の極性を反転する極性反転回路と、 前記クロマ信号と前記極性反転クロマ信号とを切り換え
て色差信号を出力する一対の復調セレクタと、 前記位相検出回路の出力および前記ＶＣＯ回路の出力を
入力して前記一対の復調セレクタの切り換えタイミング
を指示するスイッチタイミング発生回路と、を備えるこ
とを特徴とするＰＡＬ信号の色復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28560294A JPH08149497A (ja) | 1994-11-18 | 1994-11-18 | Ｐａｌ信号の色復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28560294A JPH08149497A (ja) | 1994-11-18 | 1994-11-18 | Ｐａｌ信号の色復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08149497A true JPH08149497A (ja) | 1996-06-07 |
Family
ID=17693668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28560294A Pending JPH08149497A (ja) | 1994-11-18 | 1994-11-18 | Ｐａｌ信号の色復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08149497A (ja) |
-
1994
- 1994-11-18 JP JP28560294A patent/JPH08149497A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745463A (en) | Generalized chrominance signal demodulator for a sampled data television signal processing system | |
| JPH09289649A (ja) | ディジタル映像処理装置のクロック発生回路 | |
| KR100225440B1 (ko) | 버스트 위상 검출 회로 | |
| AU745656B2 (en) | Dual-loop PLL circuit and chrominance demodulation circuit using the same | |
| JP2001095005A (ja) | クロック発生回路 | |
| US6515714B1 (en) | Hue adjustment circuit | |
| EP0777391A2 (en) | Apparatus with A/D converter for processing television signal | |
| JP4461521B2 (ja) | サンプリングクロック生成回路 | |
| US7277134B2 (en) | Chrominance signal demodulation apparatus | |
| JPH11355796A (ja) | 色復調回路およびデジタル画像処理装置 | |
| JPS60229596A (ja) | 直交２相変調信号の復調回路 | |
| JP2001094821A5 (ja) | ||
| JP3347921B2 (ja) | Ｐａｌ方式色信号の位相補正復調装置 | |
| JP3473076B2 (ja) | 色信号復調装置 | |
| JP3409058B2 (ja) | Ｐａｌ信号処理装置、方法及びコンピュータ読み取り可能な記録媒体 | |
| JPH02301288A (ja) | 色信号処理装置 | |
| JPH02301290A (ja) | 色信号処理装置 | |
| JP2737164B2 (ja) | ディジタル復調回路 | |
| KR950015335A (ko) | 색신호 처리 장치 | |
| JP3249363B2 (ja) | クロック再生回路 | |
| JPH10224814A (ja) | 復調回路 | |
| JP2810424B2 (ja) | 色副搬送波再生回路 | |
| JP2000152272A (ja) | ビデオ信号復調回路 | |
| JPH05308648A (ja) | デジタル移相回路 | |
| JPH07162887A (ja) | 色復調回路 |