JPH0815326B2 - テレビジヨン表示装置 - Google Patents
テレビジヨン表示装置Info
- Publication number
- JPH0815326B2 JPH0815326B2 JP61116025A JP11602586A JPH0815326B2 JP H0815326 B2 JPH0815326 B2 JP H0815326B2 JP 61116025 A JP61116025 A JP 61116025A JP 11602586 A JP11602586 A JP 11602586A JP H0815326 B2 JPH0815326 B2 JP H0815326B2
- Authority
- JP
- Japan
- Prior art keywords
- digital data
- ground
- circuit
- current
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operations
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Remote Sensing (AREA)
- Radar, Positioning & Navigation (AREA)
- Details Of Television Scanning (AREA)
- Television Systems (AREA)
- Picture Signal Circuits (AREA)
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Details Of Television Systems (AREA)
- Television Receiver Circuits (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はテレビジヨン表示装置の陰極線管（CRT）
の弧絡（アークオーバ）状態を検出して、この弧絡状態
によつて劣化させられる可能性のある如何なるデジタル
・データをも再設定する装置に関するものである。
の弧絡（アークオーバ）状態を検出して、この弧絡状態
によつて劣化させられる可能性のある如何なるデジタル
・データをも再設定する装置に関するものである。
CRT内の電子ビームに対する加速電圧またはアルタ電
圧は、交流電圧を整流して得られる整流電圧をCRTのア
ルタ電極に供給して生成される。このアルタ電極はCRT
外囲器のアルタ内部導電被覆に結合されている。この内
部被覆はアルタ・キヤパシタの一方の極板を形成してい
る。他方の極板はアルタ外部導電被覆により形成されて
いて、これはアルタ電流のアルタ対地帰路端子として働
く。
圧は、交流電圧を整流して得られる整流電圧をCRTのア
ルタ電極に供給して生成される。このアルタ電極はCRT
外囲器のアルタ内部導電被覆に結合されている。この内
部被覆はアルタ・キヤパシタの一方の極板を形成してい
る。他方の極板はアルタ外部導電被覆により形成されて
いて、これはアルタ電流のアルタ対地帰路端子として働
く。
電子銃のアノード電極は通常は弾性接触片で内部導電
被覆に接続されている。アルタ加速電圧はアノード電極
の付勢電圧となる。遮蔽電極、グリツド電極およびカソ
ード電極などの上記以外の電極に対する付勢電圧はCRT
外部の付属付勢回路によつて生成される。CRTのベース
に取付けられた接続ピンがこれらの付勢電圧を対応電子
銃電極に結合する。
被覆に接続されている。アルタ加速電圧はアノード電極
の付勢電圧となる。遮蔽電極、グリツド電極およびカソ
ード電極などの上記以外の電極に対する付勢電圧はCRT
外部の付属付勢回路によつて生成される。CRTのベース
に取付けられた接続ピンがこれらの付勢電圧を対応電子
銃電極に結合する。
CRTのベースに設けられたピンのうちの或る１本、た
とえばフライメント・ピンのうちの１方はアルタ電流に
対する対地帰路ベース・ピンとして働く。このピンは、
大地とアルタ外部導電被覆との双方に接続されている。
この対地帰路ベース・ピンから外部導電被覆への典型的
な端子構造は、CRT外囲器の外部導電被覆上に緊密に押
圧されたＵ字形編組銅線で構成されている。１本または
数本の銅線がこの銅編組線上の種々の点を対地帰路ベー
ス・ピンに接続している。対地帰路ベース・ピンは、ま
た、銅線によつて付勢回路の共通対地電流帰路端子へ、
或いはこの付勢回路とシヤーシが共通の対地電流帰路を
持つている場合にはシヤーシの接地端子へも接続されて
いる。
とえばフライメント・ピンのうちの１方はアルタ電流に
対する対地帰路ベース・ピンとして働く。このピンは、
大地とアルタ外部導電被覆との双方に接続されている。
この対地帰路ベース・ピンから外部導電被覆への典型的
な端子構造は、CRT外囲器の外部導電被覆上に緊密に押
圧されたＵ字形編組銅線で構成されている。１本または
数本の銅線がこの銅編組線上の種々の点を対地帰路ベー
ス・ピンに接続している。対地帰路ベース・ピンは、ま
た、銅線によつて付勢回路の共通対地電流帰路端子へ、
或いはこの付勢回路とシヤーシが共通の対地電流帰路を
持つている場合にはシヤーシの接地端子へも接続されて
いる。
CRTの弧絡は、アルタ・キヤパシタの両端間電圧が何
本かの接続用ベース・ピンに結合される自然発生的な状
態で、それによつて、比較的低インピーダンスのアルタ
・キヤパシタ電源からの過大電圧が共通の電流帰路をも
つ付勢回路やその他の回路にかゝる。発生したこの過大
電圧とシヤーシや付勢回路中を流れる可成り大きな弧絡
電流とによつて、敏感な半導体装置は破壊される可能性
がある。
本かの接続用ベース・ピンに結合される自然発生的な状
態で、それによつて、比較的低インピーダンスのアルタ
・キヤパシタ電源からの過大電圧が共通の電流帰路をも
つ付勢回路やその他の回路にかゝる。発生したこの過大
電圧とシヤーシや付勢回路中を流れる可成り大きな弧絡
電流とによつて、敏感な半導体装置は破壊される可能性
がある。
通常の対弧絡保護技法は、付勢回路から、陰極線管の
接続用ベース・ピンに結合されたスパーク間隙を介し
て、アルタ対地帰路端子へ直接に弧絡電流を分流させる
ものであつた。ベース・ピンの各々と付勢回路との間に
は比較的高インピーダンスの抵抗も接続されていて、そ
の両端間に電圧降下を生じさせて弧絡電流を制限してい
る。
接続用ベース・ピンに結合されたスパーク間隙を介し
て、アルタ対地帰路端子へ直接に弧絡電流を分流させる
ものであつた。ベース・ピンの各々と付勢回路との間に
は比較的高インピーダンスの抵抗も接続されていて、そ
の両端間に電圧降下を生じさせて弧絡電流を制限してい
る。
この様な保護対策にもかゝわらず、付勢回路内にはな
お弧絡電流の発振が生ずる。すなわち、アルタ対地帰路
端子とシヤーシまたは付勢回路との間の浮遊キヤパシタ
がこの対地帰路ベース・ピンから充分に低インピーダン
スの交流（AC）電流路を形成して、可成り大きな望まし
くない弧絡電流の発振を生成する可能性がある。
お弧絡電流の発振が生ずる。すなわち、アルタ対地帰路
端子とシヤーシまたは付勢回路との間の浮遊キヤパシタ
がこの対地帰路ベース・ピンから充分に低インピーダン
スの交流（AC）電流路を形成して、可成り大きな望まし
くない弧絡電流の発振を生成する可能性がある。
普通のデジタル・テレビジヨン受像機では、音量、明
るさ、色相および色の濃さなどに関する視聴者の手動制
御器の設定値はデジタル・データ記憶素子に保持されて
いる。CRT弧絡発振は、テレビジヨン表示回路全体を通
じて大地電位を一時的に正常値から可成り上昇させるこ
とになる。この様に大地電位が変動すると、フリツプ・
フロツプのレジスタやランダム・アクセス・メモリ（RA
M）のようなデジタル・データ記憶素子の状態を不規則
に変えてそれらが記憶しているデータを劣化させてしま
う。これらの値を不規則に劣化させるということは、ア
ナログ・テレビジヨン受像機において対応する視聴者操
作用の制御器のポテンシオメータを不規則に回わすこと
ゝ同様なことである。
るさ、色相および色の濃さなどに関する視聴者の手動制
御器の設定値はデジタル・データ記憶素子に保持されて
いる。CRT弧絡発振は、テレビジヨン表示回路全体を通
じて大地電位を一時的に正常値から可成り上昇させるこ
とになる。この様に大地電位が変動すると、フリツプ・
フロツプのレジスタやランダム・アクセス・メモリ（RA
M）のようなデジタル・データ記憶素子の状態を不規則
に変えてそれらが記憶しているデータを劣化させてしま
う。これらの値を不規則に劣化させるということは、ア
ナログ・テレビジヨン受像機において対応する視聴者操
作用の制御器のポテンシオメータを不規則に回わすこと
ゝ同様なことである。
この発明は、テレビジョン表示装置であって；弧絡
（アークオーバ）を発生する可能性を有する陰極線管
（21）と、この陰極線管に弧絡が発生するとその影響で
記憶しているデータが劣化してしまうような特性を有
し、テレビジョン表示装置の選択された諸パラメータ、
たとえば音量レベルや輝度またはコントラストなど、を
表わすデジタル・データを記憶するための第１のデジタ
ル・データ記憶手段（442〜448）と、非揮発性の記憶手
段を具えた第２のデジタル・データ記憶手段（452）を
持っていて、この第２のデジタル・データ記憶手段（45
2）は陰極線管（21）中の弧絡が発生してもそれに影響
されることなく、記憶デジタル・データを劣化させずに
保持するように作用する。また、このテレビジョン表示
装置は、陰極線管（21）に弧絡が生じたとき、弧絡が発
生したことを表わす制御信号（リセット信号）を発生す
る手段（456、460〜468）を有し、これが陰極線管に結
合されており、また、上記第２のデジタル・データ記憶
手段（452）に記憶されているデジタル・データを、上
記の制御信号に応答して第１のデジタル・データ記憶手
段（442〜448）に書込ませる手段（440）を有するもの
である。
（アークオーバ）を発生する可能性を有する陰極線管
（21）と、この陰極線管に弧絡が発生するとその影響で
記憶しているデータが劣化してしまうような特性を有
し、テレビジョン表示装置の選択された諸パラメータ、
たとえば音量レベルや輝度またはコントラストなど、を
表わすデジタル・データを記憶するための第１のデジタ
ル・データ記憶手段（442〜448）と、非揮発性の記憶手
段を具えた第２のデジタル・データ記憶手段（452）を
持っていて、この第２のデジタル・データ記憶手段（45
2）は陰極線管（21）中の弧絡が発生してもそれに影響
されることなく、記憶デジタル・データを劣化させずに
保持するように作用する。また、このテレビジョン表示
装置は、陰極線管（21）に弧絡が生じたとき、弧絡が発
生したことを表わす制御信号（リセット信号）を発生す
る手段（456、460〜468）を有し、これが陰極線管に結
合されており、また、上記第２のデジタル・データ記憶
手段（452）に記憶されているデジタル・データを、上
記の制御信号に応答して第１のデジタル・データ記憶手
段（442〜448）に書込ませる手段（440）を有するもの
である。
以下、添付図面を参照しつゝ詳細に説明する。
第１図に例示されたように、たとえばテレビジヨン受
信機のCRT21は、ガラス外囲器22、内部導電被覆23、お
よび外部導電被覆24を持つている。被覆23と24はアルタ
・キヤパシタ40の２枚の極板をなしている。テレビジヨ
ン受像機の動作時、このアルタ・キヤパシタ40の両端間
には高電圧の加速電位が発生する。図示されていないフ
ライバツク変圧器によつて生成されるような交流電圧が
整流されて、普通のアルタ高電圧端子構造25を介して内
部被覆23に供給される。
信機のCRT21は、ガラス外囲器22、内部導電被覆23、お
よび外部導電被覆24を持つている。被覆23と24はアルタ
・キヤパシタ40の２枚の極板をなしている。テレビジヨ
ン受像機の動作時、このアルタ・キヤパシタ40の両端間
には高電圧の加速電位が発生する。図示されていないフ
ライバツク変圧器によつて生成されるような交流電圧が
整流されて、普通のアルタ高電圧端子構造25を介して内
部被覆23に供給される。
CRT外囲器22のネツク部27の内部には普通の電子銃構
体26が配設されている。内部被覆23は弾性接触片29によ
つて電子銃26のアノード電極28に接続されている。この
アルタ高電圧はアノード電極28に対する付勢電圧となつ
ている。
体26が配設されている。内部被覆23は弾性接触片29によ
つて電子銃26のアノード電極28に接続されている。この
アルタ高電圧はアノード電極28に対する付勢電圧となつ
ている。
集束電極および遮蔽電極のような電子銃26中の他の電
極に対する付勢電圧は、陰極線管やテレビジヨン受像機
中の他の素子に付属する付勢回路から別のベース・ピン
を介して供給される。第１図に示されるように、たとえ
ばカソード電極30に対する付勢電圧は、一部分のみを示
したビデオ出力付勢回路32からカソード・ベース・ピン
31を介して結合される。
極に対する付勢電圧は、陰極線管やテレビジヨン受像機
中の他の素子に付属する付勢回路から別のベース・ピン
を介して供給される。第１図に示されるように、たとえ
ばカソード電極30に対する付勢電圧は、一部分のみを示
したビデオ出力付勢回路32からカソード・ベース・ピン
31を介して結合される。
ビデオ出力回路32には、抵抗34を介してDC電圧源＋VB
に結合された駆動トランジスタ33があつて、そのベース
には普通のビデオ処理回路（図示せず）からビデオ入力
信号が供給される。トランジスタ33のコレクタにおける
カソード駆動信号は抵抗35を介してカソード・ベース・
ピン31に供給される。付勢回路32からベース・ピン31へ
の端子結合部は、普通のものでよいから、はんだ端子Ｃ
で一般的に表示されている。
に結合された駆動トランジスタ33があつて、そのベース
には普通のビデオ処理回路（図示せず）からビデオ入力
信号が供給される。トランジスタ33のコレクタにおける
カソード駆動信号は抵抗35を介してカソード・ベース・
ピン31に供給される。付勢回路32からベース・ピン31へ
の端子結合部は、普通のものでよいから、はんだ端子Ｃ
で一般的に表示されている。
トランジスタ33のエミツタは、付勢回路32の共通対地
電流帰路端子Ｓへ抵抗41を介して結合されている。この
様な共通帰路端子Ｓは、共通の対地帰路が設けられてい
るフレームすなわちシヤーシ36または別の印刷回路板の
上に配置することができる。
電流帰路端子Ｓへ抵抗41を介して結合されている。この
様な共通帰路端子Ｓは、共通の対地帰路が設けられてい
るフレームすなわちシヤーシ36または別の印刷回路板の
上に配置することができる。
図示されていない他のベース・ピンは、カソード・ベ
ース・ピン31について前述したと同様なやり方で、各付
勢回路と電気的に接続されている。
ース・ピン31について前述したと同様なやり方で、各付
勢回路と電気的に接続されている。
外部導電被覆24はアルタ電流帰路端子として働く。た
とえばスパーク間隙を介してカソード・ベース・ピン31
に結合している対地帰路ベース・ピン37から、アルタ外
部導電被覆24へ、および第１図に示されるようにシヤー
シ36大地、または電子銃26用の図示されていない付勢回
路の共通電流帰路端の何れかへ、電気的接続が設けられ
ている。通常は、導体38、38′および39が、ベース・ピ
ン37と外部被覆24上の相異なる２点間に、およびベース
・ピン37とシヤーシ大地との間に、それぞれ接続され
る。ベース・ピン37、外部導電被覆24、およびシヤーシ
36大地に対する導体38、38′および39の端子構造は、普
通のものでよく、それゆえ第１図には各はんだ端子Ｐ、
Ａ、Ａ′と共通帰路端子Ｓとで一般的に表示してある。
とえばスパーク間隙を介してカソード・ベース・ピン31
に結合している対地帰路ベース・ピン37から、アルタ外
部導電被覆24へ、および第１図に示されるようにシヤー
シ36大地、または電子銃26用の図示されていない付勢回
路の共通電流帰路端の何れかへ、電気的接続が設けられ
ている。通常は、導体38、38′および39が、ベース・ピ
ン37と外部被覆24上の相異なる２点間に、およびベース
・ピン37とシヤーシ大地との間に、それぞれ接続され
る。ベース・ピン37、外部導電被覆24、およびシヤーシ
36大地に対する導体38、38′および39の端子構造は、普
通のものでよく、それゆえ第１図には各はんだ端子Ｐ、
Ａ、Ａ′と共通帰路端子Ｓとで一般的に表示してある。
導体38と38′は接地ベース・ピン37から外部被覆24の
アルタ電流帰路端子への第１直流通路を形成している。
導体39は接地ベース・ピン37からシヤーシまたは付勢回
路の共通電流帰路端子Ｓへの第２の直流通路を形成して
いる。
アルタ電流帰路端子への第１直流通路を形成している。
導体39は接地ベース・ピン37からシヤーシまたは付勢回
路の共通電流帰路端子Ｓへの第２の直流通路を形成して
いる。
シヤーシ36と外部被覆24のアルタ電流帰路端子との間
のCRT弧絡電流用AC電流通路は、第１図にキヤパシタCS1
とCS2で例示したようにシヤーシ36と外部被覆24間の浮
遊キヤパシタンスによつて構成される。図にはCS1とCS2
のみしか示されていないが、シヤーシの浮遊キヤパシタ
ンスはシヤーシ36の全構体上に分布しており、これは第
２図に例示した如く、等価回路50のキヤパシタCSで表わ
すことができる。
のCRT弧絡電流用AC電流通路は、第１図にキヤパシタCS1
とCS2で例示したようにシヤーシ36と外部被覆24間の浮
遊キヤパシタンスによつて構成される。図にはCS1とCS2
のみしか示されていないが、シヤーシの浮遊キヤパシタ
ンスはシヤーシ36の全構体上に分布しており、これは第
２図に例示した如く、等価回路50のキヤパシタCSで表わ
すことができる。
第２図において、回路50は、端子Ｃとアルタ・キヤパ
シタの外部極板24（端子Ａ）の間、端子Ｐと端子Ａの
間、端子Ｐと共通帰路端子Ｓ間および端子Ａと端子Ｓの
間、の弧絡電流通路の電気的接続を表わしている。素子
L38とR38は導体38の固有のインダクタンスと抵抗を、L
38′とR38′は導体38′の固有のインダクタンスと抵抗
を、L39とR39は導体39の固有のインダクタンスと抵抗
を、それぞれ表わしている。インダクタL40、抵抗R40お
よびキヤパシタC40は、それぞれアルタ・インダクタン
ス、抵抗およびキヤパシタンスを表わしている。抵抗R
26は電子銃26と内部被覆23間の端子構造の抵抗を表わし
ている。RAは外部導電被覆と銅編組端子構造の抵抗値を
表わしている。端子ＡとＡ′はこの端子構造上の別々の
点に接続されている。この端子構造には固有の抵抗とイ
ンダクタンスが幾分かあるが、等価回路50中に示した素
子に比べれば、その弧絡時の値は無視できる程度のもの
である。従つて、点Ａ、Ａ′間の通路は導体と見なすこ
とができる。上述のように、破線で示したキヤパシタCS
は外部導電被覆24とシヤーシ36の間の分布キヤパシタン
スを表わしている。
シタの外部極板24（端子Ａ）の間、端子Ｐと端子Ａの
間、端子Ｐと共通帰路端子Ｓ間および端子Ａと端子Ｓの
間、の弧絡電流通路の電気的接続を表わしている。素子
L38とR38は導体38の固有のインダクタンスと抵抗を、L
38′とR38′は導体38′の固有のインダクタンスと抵抗
を、L39とR39は導体39の固有のインダクタンスと抵抗
を、それぞれ表わしている。インダクタL40、抵抗R40お
よびキヤパシタC40は、それぞれアルタ・インダクタン
ス、抵抗およびキヤパシタンスを表わしている。抵抗R
26は電子銃26と内部被覆23間の端子構造の抵抗を表わし
ている。RAは外部導電被覆と銅編組端子構造の抵抗値を
表わしている。端子ＡとＡ′はこの端子構造上の別々の
点に接続されている。この端子構造には固有の抵抗とイ
ンダクタンスが幾分かあるが、等価回路50中に示した素
子に比べれば、その弧絡時の値は無視できる程度のもの
である。従つて、点Ａ、Ａ′間の通路は導体と見なすこ
とができる。上述のように、破線で示したキヤパシタCS
は外部導電被覆24とシヤーシ36の間の分布キヤパシタン
スを表わしている。
第１図に矢印×−×で例示したように、カソード・ベ
ース・ピン31と対地帰路ベース・ピン37の間に弧絡が生
ずる可能性がある。アルタ電圧の大部分が端子ＰとＣに
かゝることになる。第１および第２の弧絡電流I1とI2が
導体38と38′を流れてアルタ帰路電流に対する放電路を
形成する。第２図に示すように、端子Ｐと外部被覆24の
終端部である端子Ａとの間に或る電圧V1が発生する。こ
の電圧は、インダクタL38と抵抗R38およびインダクタ3
8′と抵抗R38′の並列インピーダンスの両端間に発生す
る。
ース・ピン31と対地帰路ベース・ピン37の間に弧絡が生
ずる可能性がある。アルタ電圧の大部分が端子ＰとＣに
かゝることになる。第１および第２の弧絡電流I1とI2が
導体38と38′を流れてアルタ帰路電流に対する放電路を
形成する。第２図に示すように、端子Ｐと外部被覆24の
終端部である端子Ａとの間に或る電圧V1が発生する。こ
の電圧は、インダクタL38と抵抗R38およびインダクタ3
8′と抵抗R38′の並列インピーダンスの両端間に発生す
る。
この電圧V1は、弧絡の期間中励振電位として作用し
て、導体39、シヤーシ36および電子銃電極付勢回路の対
地電流帰路を流れる第２の発振弧絡電流I3を発生させ
る。第２図において、正常時には充分にダンピングされ
ていないこの発振電流I3は浮遊キヤパシタンスCSによつ
てアルタ対地帰路端子Ａに結合されるように示されてい
る。端子ＰとＳ間の電圧V2はインダクタL39と抵抗R39の
直列インピーダンスを流れる電流I3によつて発生するも
のである。
て、導体39、シヤーシ36および電子銃電極付勢回路の対
地電流帰路を流れる第２の発振弧絡電流I3を発生させ
る。第２図において、正常時には充分にダンピングされ
ていないこの発振電流I3は浮遊キヤパシタンスCSによつ
てアルタ対地帰路端子Ａに結合されるように示されてい
る。端子ＰとＳ間の電圧V2はインダクタL39と抵抗R39の
直列インピーダンスを流れる電流I3によつて発生するも
のである。
第３図には典型的な弧絡状態中のこのダンピング不足
の発振電流I3が示されている。弧絡は時点t1近くで開始
し、数サイクル振動する電流I3を発生させる。この電流
は時点t2近辺で最初の極大値に達し時点t3の近くで最初
の極小値に到達する。
の発振電流I3が示されている。弧絡は時点t1近くで開始
し、数サイクル振動する電流I3を発生させる。この電流
は時点t2近辺で最初の極大値に達し時点t3の近くで最初
の極小値に到達する。
第３図に示されたような発振電流I3によつて電圧V2の
大きさは正負双方とも可成り大きな値となる。その正の
ピーク値は、抵抗R39の両端間に生ずる抵抗性電圧降下
と、たとえばt1〜t2期間中の可成り大きな電流変化＋dI
3/dtによつてL39の両端間に生ずる性の誘導性電圧降下
とによつて生成される。電圧V2の比較的大きな負のピー
ク値は、t2〜t3期間の比較的大きな電流変化−dI3/dtに
よつてL39の両端間に生ずる負の誘導性電圧降下によつ
て生成される。
大きさは正負双方とも可成り大きな値となる。その正の
ピーク値は、抵抗R39の両端間に生ずる抵抗性電圧降下
と、たとえばt1〜t2期間中の可成り大きな電流変化＋dI
3/dtによつてL39の両端間に生ずる性の誘導性電圧降下
とによつて生成される。電圧V2の比較的大きな負のピー
ク値は、t2〜t3期間の比較的大きな電流変化−dI3/dtに
よつてL39の両端間に生ずる負の誘導性電圧降下によつ
て生成される。
弧絡状態によつて、I3と同様な発振電流がシヤーシ36
と共通対地帰路を持つ別の回路にも流れる可能性があ
る。この様な電流は、比較的大きな正と負の振幅を持つ
た電圧をこれらの回路に発生させる。この様な電圧が、
MOS（金属−酸化物−半導体）フリツプ・フロツプの様
なデジタル・データ記憶素子の対地接続体に印加される
と、その素子内に記憶されているデータ値を不規則に変
化させる可能性がある。
と共通対地帰路を持つ別の回路にも流れる可能性があ
る。この様な電流は、比較的大きな正と負の振幅を持つ
た電圧をこれらの回路に発生させる。この様な電圧が、
MOS（金属−酸化物−半導体）フリツプ・フロツプの様
なデジタル・データ記憶素子の対地接続体に印加される
と、その素子内に記憶されているデータ値を不規則に変
化させる可能性がある。
第４図には、音量、画像の明るさ、色相および色の濃
さ等の諸パラメータに関する視聴者操作型の調整器の値
がデジタル・データ記憶素子に保持されている形式のデ
ジタル・テレビジヨン受像機が例示されている。この受
像機は、また、CRTの弧絡状態の発生を（その放電を止
めずに）検知しかつ弧絡状態によつて影響されたかも知
れないデータ記憶素子中に保持されている視聴者が設定
した調整器の値を回復させるための回路も具えている。
さ等の諸パラメータに関する視聴者操作型の調整器の値
がデジタル・データ記憶素子に保持されている形式のデ
ジタル・テレビジヨン受像機が例示されている。この受
像機は、また、CRTの弧絡状態の発生を（その放電を止
めずに）検知しかつ弧絡状態によつて影響されたかも知
れないデータ記憶素子中に保持されている視聴者が設定
した調整器の値を回復させるための回路も具えている。
第４図において、アンテナ408によつて受信された高
周波（RF）カラー・テレビジヨン信号は、チユーナ、中
間周波数増幅器および検波回路410に供給される。回路4
10は、普通の回路素子を有するもので、ベースバンドの
音声（オーデイオ）信号とベースバンドの合成ビデオ信
号とをそれぞれ別の端子に出力する。ベースバンドの音
声信号は音声処理装置（APU）412に供給される。APU412
は、たとえば、視聴者の好む音量に応じてこのベースバ
ンド音声信号の振幅を調節するものである。この実施例
では、視聴者がセツトした音量レベルに相当するデジタ
ル値が、後記する制御用マイクロプロセツサ440からAPU
412に供給される。APU412は音量調節された信号を音声
増幅器414に印加し、この増幅器414はスピーカ416を付
勢してテレビジヨン・プログラムの音声部分を再生す
る。
周波（RF）カラー・テレビジヨン信号は、チユーナ、中
間周波数増幅器および検波回路410に供給される。回路4
10は、普通の回路素子を有するもので、ベースバンドの
音声（オーデイオ）信号とベースバンドの合成ビデオ信
号とをそれぞれ別の端子に出力する。ベースバンドの音
声信号は音声処理装置（APU）412に供給される。APU412
は、たとえば、視聴者の好む音量に応じてこのベースバ
ンド音声信号の振幅を調節するものである。この実施例
では、視聴者がセツトした音量レベルに相当するデジタ
ル値が、後記する制御用マイクロプロセツサ440からAPU
412に供給される。APU412は音量調節された信号を音声
増幅器414に印加し、この増幅器414はスピーカ416を付
勢してテレビジヨン・プログラムの音声部分を再生す
る。
回路410からのベースバンドのビデオ信号はアナログ
・デジタル変換器（ADC）420に印加される。ADC420は、
ビデオ処理装置（APU）422に合成ビデオ信号を表わすデ
ジタル・サンプルを供給する。VPU422は、たとえば、こ
の合成ビデオ信号を輝度成分とクロミナンス成分に分離
し、輝度成分の明るさを調節し、クロミナンス成分の色
相と飽和度を調節し、その他、輝度およびクロミナンス
成分を処理して輝度信号と色差信号（Ｒ−Ｙ）と（Ｂ−
Ｙ）を生成する。この輝度成分とクロミナンス成分に対
する調節は、制御用マイクロプロセツサ440からVPU422
に印加される、視聴者の好みによる明るさ、色相および
色の濃さの値を表わすデジタル値によつて制御される。
・デジタル変換器（ADC）420に印加される。ADC420は、
ビデオ処理装置（APU）422に合成ビデオ信号を表わすデ
ジタル・サンプルを供給する。VPU422は、たとえば、こ
の合成ビデオ信号を輝度成分とクロミナンス成分に分離
し、輝度成分の明るさを調節し、クロミナンス成分の色
相と飽和度を調節し、その他、輝度およびクロミナンス
成分を処理して輝度信号と色差信号（Ｒ−Ｙ）と（Ｂ−
Ｙ）を生成する。この輝度成分とクロミナンス成分に対
する調節は、制御用マイクロプロセツサ440からVPU422
に印加される、視聴者の好みによる明るさ、色相および
色の濃さの値を表わすデジタル値によつて制御される。
この実施例では、視聴者は、視聴者制御器450を介し
て装置の諸パラメータすなわち上記の諸値と音量値を選
択的に変化させることができる。たとえば、これらの制
御器を使うことによつて、視聴者は、色飽和ラツチ44
2、画像輝度（pix）ラツチ444、色相ラツチ446および音
量ラツチ448中に記憶されている諸パラメータ値を任意
に増大または減少させることができる。これらのラツチ
442〜448はたとえばMOSフリツプ・フロツプのレジスタ
である。ラツチ442〜448の各々はマイクロプロセツサ44
0によつて周期的に読取られる。マイクロプロセツサ440
は読取つた上記の諸値に基いて、APU412によつて処理さ
れている音声信号のレベル、VPU422により処理中の輝度
信号のレベルとクロミナンス信号のレベルおよび位相
を、視聴者の好みに合うように調節する。
て装置の諸パラメータすなわち上記の諸値と音量値を選
択的に変化させることができる。たとえば、これらの制
御器を使うことによつて、視聴者は、色飽和ラツチ44
2、画像輝度（pix）ラツチ444、色相ラツチ446および音
量ラツチ448中に記憶されている諸パラメータ値を任意
に増大または減少させることができる。これらのラツチ
442〜448はたとえばMOSフリツプ・フロツプのレジスタ
である。ラツチ442〜448の各々はマイクロプロセツサ44
0によつて周期的に読取られる。マイクロプロセツサ440
は読取つた上記の諸値に基いて、APU412によつて処理さ
れている音声信号のレベル、VPU422により処理中の輝度
信号のレベルとクロミナンス信号のレベルおよび位相
を、視聴者の好みに合うように調節する。
第４図のテレビジヨン受像機に給電したとき、ラツチ
442〜448中に保持されている諸値は零または不定であ
る。給電後微少時間を経て、給電リセツト回路454がパ
ルスを発生してこれをORゲート456の入力ピンの１つ
と、このゲート456を介して制御用マイクロプロセツサ4
40のリセツト入力ピンと、に供給する。このパルスによ
つてマイクロプロセツサ440は、電子的に消去可能な可
プログラム読取り専用メモリ（EEPROM）452から飽和
度、輝度、色相および音量ラツチに対するプリセツト値
を回復して、これらの値を対応するラツチ442〜448中に
コピーする。EEPROM452中に保持されている値は、工場
でセツトすることもできるし、また視聴者がラツチ442
〜448中の調整された値に変更することもできる。EEPRO
M452にプリセツトされた値を変更するために、視聴者
は、視聴者用の制御器450に設けられたプリセツト・ス
イツチを使用することができる。このスイツチはマイク
ロプロセツサ440にパルスを印加して、ラツチ442〜448
中の値をそのまゝEEPROM452の対応する記憶セル中にコ
ピーさせる。
442〜448中に保持されている諸値は零または不定であ
る。給電後微少時間を経て、給電リセツト回路454がパ
ルスを発生してこれをORゲート456の入力ピンの１つ
と、このゲート456を介して制御用マイクロプロセツサ4
40のリセツト入力ピンと、に供給する。このパルスによ
つてマイクロプロセツサ440は、電子的に消去可能な可
プログラム読取り専用メモリ（EEPROM）452から飽和
度、輝度、色相および音量ラツチに対するプリセツト値
を回復して、これらの値を対応するラツチ442〜448中に
コピーする。EEPROM452中に保持されている値は、工場
でセツトすることもできるし、また視聴者がラツチ442
〜448中の調整された値に変更することもできる。EEPRO
M452にプリセツトされた値を変更するために、視聴者
は、視聴者用の制御器450に設けられたプリセツト・ス
イツチを使用することができる。このスイツチはマイク
ロプロセツサ440にパルスを印加して、ラツチ442〜448
中の値をそのまゝEEPROM452の対応する記憶セル中にコ
ピーさせる。
VPU422は、輝度信号と（Ｒ−Ｙ）、（Ｂ−Ｙ）色差信
号を表わす調整されたデジタル信号をデジタル・アナロ
グ変換器（DAC）423に印加する。この実施例では、DAC4
23とADC420は同じ集積回路内に組込まれているものであ
つても良い。DAC423は、また、輝度信号と色差信号（Ｒ
−Ｙ）、（Ｂ−Ｙ）を表わすデジタル値をアナログの
赤、緑および青の原色信号に変換してRGB増幅器424に印
加するためのマトリクスを持つている。このRGB増幅器4
24は、カソード駆動信号Ｒ、ＧおよびＢを生成してこれ
らをCRTのベース・ピンに印加する。従つて、RGB増幅器
424は第１図に示すようにトランジスタ33と抵抗34、3
5、41を具えている。
号を表わす調整されたデジタル信号をデジタル・アナロ
グ変換器（DAC）423に印加する。この実施例では、DAC4
23とADC420は同じ集積回路内に組込まれているものであ
つても良い。DAC423は、また、輝度信号と色差信号（Ｒ
−Ｙ）、（Ｂ−Ｙ）を表わすデジタル値をアナログの
赤、緑および青の原色信号に変換してRGB増幅器424に印
加するためのマトリクスを持つている。このRGB増幅器4
24は、カソード駆動信号Ｒ、ＧおよびＢを生成してこれ
らをCRTのベース・ピンに印加する。従つて、RGB増幅器
424は第１図に示すようにトランジスタ33と抵抗34、3
5、41を具えている。
ADC420はまたデジタル化された合成ビデオ信号を偏向
処理装置（DPU）430にも印加する。この回路は、たとえ
ば、合成ビデオ信号から水平同期パルスを分離して、水
平出力回路432に印加すべき水平駆動信号を発生させ
る。DPU430、マイクロプロセツサ440、APU412、ADC420
およびVPU422は、市販の集積回路でよく、たとえば西独
フライブルク市のITTインタナシヨナル社製の集積回路M
AA2500、MAA2000、MAA2400、MAA2100およびMAA2200を使
用できる。
処理装置（DPU）430にも印加する。この回路は、たとえ
ば、合成ビデオ信号から水平同期パルスを分離して、水
平出力回路432に印加すべき水平駆動信号を発生させ
る。DPU430、マイクロプロセツサ440、APU412、ADC420
およびVPU422は、市販の集積回路でよく、たとえば西独
フライブルク市のITTインタナシヨナル社製の集積回路M
AA2500、MAA2000、MAA2400、MAA2100およびMAA2200を使
用できる。
回路432には、普通のテレビジヨン受像機の、水平出
力増幅器、水平出力（またはフライバツク）変圧器およ
びダンパーダイオードが含まれている。水平出力回路43
2が供給する信号の１つは交流高電圧で、高電圧電源回
路434に供給される。回路434はこの交流高電圧を整流し
てCRT21のアノード電圧を生成する。前述のように、こ
のアノード電圧は、アルタ・キヤパシタの一方の極板を
形成するCRT21の内部導電被覆23に印加される。CRT21の
外部導電被覆24はアルタ・キヤパシタの第２の極板であ
つて、導体38と38′とによつてCRT21の対地帰路ベース
・ピン37に結合されている。ベース・ピン37はスパーク
間隙SG1、SG2およびSG3に結合されている。この実施例
では、これらのスパーク間隙は、CRT21のカソード・ベ
ース・ピンに結合されている回路を、CRTの孤絡期間
中、高電圧および同期間に流れる電流から保護する。こ
のスパーク間隙は孤絡電流を、導体38と38′を介して外
部導電被覆24におよび導体39を介して接地シヤーシに導
く。
力増幅器、水平出力（またはフライバツク）変圧器およ
びダンパーダイオードが含まれている。水平出力回路43
2が供給する信号の１つは交流高電圧で、高電圧電源回
路434に供給される。回路434はこの交流高電圧を整流し
てCRT21のアノード電圧を生成する。前述のように、こ
のアノード電圧は、アルタ・キヤパシタの一方の極板を
形成するCRT21の内部導電被覆23に印加される。CRT21の
外部導電被覆24はアルタ・キヤパシタの第２の極板であ
つて、導体38と38′とによつてCRT21の対地帰路ベース
・ピン37に結合されている。ベース・ピン37はスパーク
間隙SG1、SG2およびSG3に結合されている。この実施例
では、これらのスパーク間隙は、CRT21のカソード・ベ
ース・ピンに結合されている回路を、CRTの孤絡期間
中、高電圧および同期間に流れる電流から保護する。こ
のスパーク間隙は孤絡電流を、導体38と38′を介して外
部導電被覆24におよび導体39を介して接地シヤーシに導
く。
CRTの孤絡状態を検知するために、すなわち孤絡の発
生を表示する制御信号を発生するために用いられる回路
は、フエライト環（フエライト・トロイド）460、ダイ
オード462、抵抗464、キヤパシタ466およびツエナ・ダ
イオード468を持つている。導体38はこの環460を貫通し
てパルス変圧器461の１次巻線として働く。パルス変圧
器461の２次巻線は、たとえばこの環の周りに巻かれた
２巻きの線である。２次巻線の一端は接地され他端はダ
イオード462のアノード端子に接続されている。
生を表示する制御信号を発生するために用いられる回路
は、フエライト環（フエライト・トロイド）460、ダイ
オード462、抵抗464、キヤパシタ466およびツエナ・ダ
イオード468を持つている。導体38はこの環460を貫通し
てパルス変圧器461の１次巻線として働く。パルス変圧
器461の２次巻線は、たとえばこの環の周りに巻かれた
２巻きの線である。２次巻線の一端は接地され他端はダ
イオード462のアノード端子に接続されている。
CRTに孤絡状態が生ずると、たとえばスパーク間隙SG1
からCRT21の外部導電被覆24へ導体38を通して電流が流
れる。この電流はパルス変圧器461の２次巻線中に同様
な電流を誘起する。２次巻線中の電流はダイオード462
で整流される。ダイオード462のカソード端子とキヤパ
シタ466の第１端子との間に接続された抵抗464は、第２
端子を接地したこのキヤパシタ466を充電する電流を減
衰させる。このキヤパシタ466にはアノードを接地した
ツエナ・ダイオード468が並列接続されている。キヤパ
シタ466の第１端子とツエナ・ダイオード468のカソード
端子との相互接続点は、またORゲート456の第２入力端
子にも接続されている。ツエナ・ダイオード468はキヤ
パシタ466の両端間に生ずる電圧を制限してORゲート456
が損傷を受けることを防ぐ作用をする。各回路素子の値
を適切に選択することによつて、上記したCRT孤絡検検
回路は、ORゲート456の入力に、ゲート456を通つて制御
用マイクロプロセツサ440のリセツト入力端子に伝達さ
れるに足る振幅と持続時間のパルスを発生するように構
成できる。このパルスは、給電時のリセツト機能につい
て前述したように、マイクロプロセツサがEEPROM452か
らラツチ442〜448に各値を回復させるようにする。
からCRT21の外部導電被覆24へ導体38を通して電流が流
れる。この電流はパルス変圧器461の２次巻線中に同様
な電流を誘起する。２次巻線中の電流はダイオード462
で整流される。ダイオード462のカソード端子とキヤパ
シタ466の第１端子との間に接続された抵抗464は、第２
端子を接地したこのキヤパシタ466を充電する電流を減
衰させる。このキヤパシタ466にはアノードを接地した
ツエナ・ダイオード468が並列接続されている。キヤパ
シタ466の第１端子とツエナ・ダイオード468のカソード
端子との相互接続点は、またORゲート456の第２入力端
子にも接続されている。ツエナ・ダイオード468はキヤ
パシタ466の両端間に生ずる電圧を制限してORゲート456
が損傷を受けることを防ぐ作用をする。各回路素子の値
を適切に選択することによつて、上記したCRT孤絡検検
回路は、ORゲート456の入力に、ゲート456を通つて制御
用マイクロプロセツサ440のリセツト入力端子に伝達さ
れるに足る振幅と持続時間のパルスを発生するように構
成できる。このパルスは、給電時のリセツト機能につい
て前述したように、マイクロプロセツサがEEPROM452か
らラツチ442〜448に各値を回復させるようにする。
CRT孤絡検出回路は、対地帰還ベース・ピン37をCRT21
の外部導電被覆24に接続する導体38と38′のうちの一方
のみに結合されている。この構成は、孤絡電流が急速に
放電するための導体38′を介する低インピーダンス路を
作つている。この放電路が無ければ、接地ベース・ピン
37と外部被覆24のアルタ電流帰路端子間の直流電流路に
環460によつて生じさせられる付加的なインピーダンス
が、CRTのベース・ピンに高電位を発生させることがあ
る。この電位はこのベース・ピンに接続された付勢回路
に損傷を与えるに足る大きさになることがある。
の外部導電被覆24に接続する導体38と38′のうちの一方
のみに結合されている。この構成は、孤絡電流が急速に
放電するための導体38′を介する低インピーダンス路を
作つている。この放電路が無ければ、接地ベース・ピン
37と外部被覆24のアルタ電流帰路端子間の直流電流路に
環460によつて生じさせられる付加的なインピーダンス
が、CRTのベース・ピンに高電位を発生させることがあ
る。この電位はこのベース・ピンに接続された付勢回路
に損傷を与えるに足る大きさになることがある。
CRT孤絡状態の検出に上記以外の回路を使用すること
も可能である。たとえば、高電圧電源434に或る回路
（図示せず）を結合して、CRT孤絡に起因する該電源出
力電位の急激な低下を検知してORゲート456に対する出
力パルスを発生するようにすることもできる。
も可能である。たとえば、高電圧電源434に或る回路
（図示せず）を結合して、CRT孤絡に起因する該電源出
力電位の急激な低下を検知してORゲート456に対する出
力パルスを発生するようにすることもできる。
以上説明した実施例の動作を要約すると、CRT孤絡状
態によつて大きな電流パルスが発生し、このパルスは若
しこれを接地シヤーシを介して放電すると、この接地シ
ヤーシに結合された他の回路の基準大地電位に悪影響を
及ぼす様なものである。この影響を受ける回路はデジタ
ル・データ記憶素子を内蔵していて、この素子は大地電
位の変動によつて状態が不規則に変化させられる様なも
のである。このCRT孤絡状態は検知回路により検出さ
れ、この回路はマイクロプロセツサのリセツト端子に制
御信号であるパルスを印加して、マイクロプロセツサ
に、非揮発性の可プログラム読取り専用メモリに記憶さ
れているプリセツト・データを使用してデータ記憶素子
中の汚損された可能性のあるデータを回復するように動
作させる。
態によつて大きな電流パルスが発生し、このパルスは若
しこれを接地シヤーシを介して放電すると、この接地シ
ヤーシに結合された他の回路の基準大地電位に悪影響を
及ぼす様なものである。この影響を受ける回路はデジタ
ル・データ記憶素子を内蔵していて、この素子は大地電
位の変動によつて状態が不規則に変化させられる様なも
のである。このCRT孤絡状態は検知回路により検出さ
れ、この回路はマイクロプロセツサのリセツト端子に制
御信号であるパルスを印加して、マイクロプロセツサ
に、非揮発性の可プログラム読取り専用メモリに記憶さ
れているプリセツト・データを使用してデータ記憶素子
中の汚損された可能性のあるデータを回復するように動
作させる。
第１図は陰極線管の要部断面図とこの発明の概要説明に
有効な付属回路の接続図、第２図は第１図に示す構成の
等価回路を示す図、第３図は第１図に示す構成を説明す
るに当つて有用な波形を示す電流対時間の線図、第４図
はこの発明を実施したデータ保護装置を具えたデジタル
・テレビジヨン受像機の一部ブロツクで示す構成図であ
る。 21……陰極線管、442〜450……デジタル・データ記憶素
子（色飽和度ラツチ、画像輝度ラツチ、色相ラツチ、音
量ラツチ、視聴者操作型制御器）、461……制御信号発
生手段（パルス変圧器）、440、452、456……故障回復
手段（マイクロプロセツサ、EEPROM、ORゲート）。
有効な付属回路の接続図、第２図は第１図に示す構成の
等価回路を示す図、第３図は第１図に示す構成を説明す
るに当つて有用な波形を示す電流対時間の線図、第４図
はこの発明を実施したデータ保護装置を具えたデジタル
・テレビジヨン受像機の一部ブロツクで示す構成図であ
る。 21……陰極線管、442〜450……デジタル・データ記憶素
子（色飽和度ラツチ、画像輝度ラツチ、色相ラツチ、音
量ラツチ、視聴者操作型制御器）、461……制御信号発
生手段（パルス変圧器）、440、452、456……故障回復
手段（マイクロプロセツサ、EEPROM、ORゲート）。
Claims (1)
- 【請求項１】弧絡を生じる可能性のある陰極線管と； テレビジョン表示装置の選ばれたパラメータを表わすデ
ジタル・データを記憶するための手段であって、この手
段に記憶された上記データは上記弧絡の発生によって劣
化させられる傾向を有するような第１のデジタル・デー
タ記憶手段と； デジタル・データを記憶し、しかも上記弧絡の発生に影
響されることなく上記記憶したデジタル・データを劣化
させずに保持する、非揮発性記憶手段より成る第２のデ
ジタル・データ記憶手段と； 上記陰極線管に結合されていて上記弧絡の発生を示す制
御信号を発生する手段と； 上記の制御信号に応じて、上記第２のデジタル・データ
記憶手段中に記憶されている上記デジタル・データを上
記第１のデジタル・データ記憶手段に書込ませる手段
と； を具えて成るテレビジョン表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/735,979 US4654717A (en) | 1985-05-20 | 1985-05-20 | Cathode-ray tube arc-over protection for digital data in television display apparatus |
| US735979 | 1991-07-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62274876A JPS62274876A (ja) | 1987-11-28 |
| JPH0815326B2 true JPH0815326B2 (ja) | 1996-02-14 |
Family
ID=24957975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61116025A Expired - Lifetime JPH0815326B2 (ja) | 1985-05-20 | 1986-05-19 | テレビジヨン表示装置 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4654717A (ja) |
| EP (1) | EP0203763B1 (ja) |
| JP (1) | JPH0815326B2 (ja) |
| KR (1) | KR940011070B1 (ja) |
| AT (1) | ATE85440T1 (ja) |
| AU (1) | AU587828B2 (ja) |
| CA (1) | CA1233242A (ja) |
| DE (1) | DE3687669T2 (ja) |
| ES (1) | ES8707638A1 (ja) |
| FI (1) | FI84125C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101938827B1 (ko) * | 2018-05-15 | 2019-01-18 | 대한민국 | 난연목재 및 이의 제조방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6199477A (ja) * | 1984-10-19 | 1986-05-17 | Sony Corp | 放電保護回路 |
| JPH0746297B2 (ja) * | 1985-08-23 | 1995-05-17 | ソニー株式会社 | 電子機器 |
| US5446505A (en) * | 1989-05-06 | 1995-08-29 | Daewoo Electronics Co., Ltd. | Color television system having broadcast program adaptive video/audio adjustment apparatus |
| US4982287A (en) * | 1989-11-01 | 1991-01-01 | Rca Licensing Corporation | Control of brightness level adapted to control of contrast |
| US5148088A (en) * | 1991-10-01 | 1992-09-15 | North American Philips Corporation | Limiting X-ray production in an operating CRT |
| JP2918388B2 (ja) * | 1992-04-24 | 1999-07-12 | オリオン電機株式会社 | アナログ制御部の自動調整回路 |
| US5285132A (en) * | 1992-06-25 | 1994-02-08 | U.S. Philips Corporation | Display device |
| TW421772B (en) * | 1996-07-11 | 2001-02-11 | Samsung Electronics Co Ltd | Cathode ray tube display apparatus |
| KR100222079B1 (ko) * | 1996-10-17 | 1999-10-01 | 윤종용 | 모니터보호장치 |
| JP2005347812A (ja) * | 2004-05-31 | 2005-12-15 | Orion Denki Kk | Ｃｒｔ受像機及び高精細度対応ｃｒｔ受像機及びデジタル放送対応ｃｒｔ受像機 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3767951A (en) * | 1972-04-18 | 1973-10-23 | American Plasticraft Co | Electron tube socket |
| US4064454A (en) * | 1973-02-14 | 1977-12-20 | Matsushita Electric Industrial Co., Ltd. | Corona discharge detecting device |
| JPS5494850A (en) * | 1978-01-11 | 1979-07-26 | Nissan Motor | Arithmetic processor |
| US4207493A (en) * | 1978-09-26 | 1980-06-10 | Rca Corporation | Cathode ray tube arc-over protection |
| US4253110A (en) * | 1979-12-14 | 1981-02-24 | Rca Corporation | Automatic kinescope beam current limiter with sequential control modes |
| JPS55125016A (en) * | 1979-03-19 | 1980-09-26 | Tokyo Electric Power Co | Protecion controller matching system |
| JPS561726A (en) * | 1979-06-15 | 1981-01-09 | Tokyo Electric Power Co | Device for settling protective control unit |
| US4523295A (en) * | 1982-09-07 | 1985-06-11 | Zenith Electronics Corporation | Power loss compensation for programmable memory control system |
| JPS5986974A (ja) * | 1982-11-11 | 1984-05-19 | Sharp Corp | 自動輝度制限回路 |
| JPS60160333A (ja) * | 1984-01-30 | 1985-08-21 | ソニー株式会社 | 電子装置 |
| US4521811A (en) * | 1984-05-02 | 1985-06-04 | Rca Corporation | Beam current limiting arrangement for a digital television system |
| GB2160396B (en) * | 1984-06-05 | 1987-08-12 | Int Computers Ltd | Detecting flashovers in a cathode ray tube |
| JPS6172301A (ja) * | 1984-09-14 | 1986-04-14 | Sony Corp | 電子装置 |
| JPS6199477A (ja) * | 1984-10-19 | 1986-05-17 | Sony Corp | 放電保護回路 |
| JPS6196833A (ja) * | 1984-10-17 | 1986-05-15 | Sony Corp | テレビ受像機 |
-
1985
- 1985-05-20 US US06/735,979 patent/US4654717A/en not_active Expired - Fee Related
-
1986
- 1986-04-30 CA CA000507947A patent/CA1233242A/en not_active Expired
- 1986-05-13 FI FI861991A patent/FI84125C/fi not_active IP Right Cessation
- 1986-05-13 ES ES554894A patent/ES8707638A1/es not_active Expired
- 1986-05-13 AU AU57386/86A patent/AU587828B2/en not_active Ceased
- 1986-05-16 DE DE8686303733T patent/DE3687669T2/de not_active Expired - Fee Related
- 1986-05-16 EP EP86303733A patent/EP0203763B1/en not_active Expired - Lifetime
- 1986-05-16 AT AT86303733T patent/ATE85440T1/de not_active IP Right Cessation
- 1986-05-19 KR KR1019860003875A patent/KR940011070B1/ko not_active Expired - Fee Related
- 1986-05-19 JP JP61116025A patent/JPH0815326B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101938827B1 (ko) * | 2018-05-15 | 2019-01-18 | 대한민국 | 난연목재 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| FI84125C (fi) | 1991-10-10 |
| FI861991A0 (fi) | 1986-05-13 |
| AU587828B2 (en) | 1989-08-31 |
| DE3687669D1 (de) | 1993-03-18 |
| ATE85440T1 (de) | 1993-02-15 |
| FI861991A7 (fi) | 1986-11-21 |
| AU5738686A (en) | 1986-11-27 |
| ES554894A0 (es) | 1987-08-01 |
| JPS62274876A (ja) | 1987-11-28 |
| EP0203763A3 (en) | 1988-09-21 |
| CA1233242A (en) | 1988-02-23 |
| KR860009577A (ko) | 1986-12-23 |
| ES8707638A1 (es) | 1987-08-01 |
| EP0203763A2 (en) | 1986-12-03 |
| US4654717A (en) | 1987-03-31 |
| EP0203763B1 (en) | 1993-02-03 |
| FI84125B (fi) | 1991-06-28 |
| DE3687669T2 (de) | 1993-09-02 |
| KR940011070B1 (ko) | 1994-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1078507A (en) | High voltage shutdown circuit responsive to excessive beam current and high voltage | |
| JPH0815326B2 (ja) | テレビジヨン表示装置 | |
| FI70763B (fi) | Baogurladdningsskydd foer katodstraoleroer | |
| US4829214A (en) | Cathode ray tube degaussing control circuit | |
| CA1259127A (en) | Suppression circuit for video apparatus power supply | |
| JPH04229771A (ja) | ビデオ表示装置 | |
| JP2938452B2 (ja) | 垂直周波数偏向回路 | |
| EP0520141B1 (en) | High voltage shutdown circuit | |
| US4599673A (en) | Degaussing system arrangements | |
| US4187451A (en) | Color picture display device with a circuit for generating a screen grid voltage | |
| US4114072A (en) | High voltage protection circuit having predictable firing point | |
| US3742247A (en) | High voltage interconnection system for cathode-ray tubes and the like | |
| US3649901A (en) | High voltage hold-down circuit | |
| US7372509B2 (en) | Focus voltage amplifier | |
| US7102302B2 (en) | Waveform generator for controlling an electron beam in a cathode ray tube | |
| JPS5929990B2 (ja) | エイゾウカントウノデンキヨクカンデ ア−クホウデンガハツセイスルノオボウシスルソウチ | |
| US6259216B1 (en) | Cathode ray tube | |
| JPS599476Y2 (ja) | ダイナミックフォ−カス装置 | |
| JPH073728Y2 (ja) | 陰極線管回路 | |
| KR830000666B1 (ko) | 음극선관의 아아크-오버의 영향을 감소시키기 위한 장치 | |
| KR830000764B1 (ko) | 텔레비죤 음극선관 전극의 아아크 제어장치 | |
| KR920001852B1 (ko) | 직류 소자 회로 | |
| EP1802099A1 (en) | Focus voltage modulation circuit and respective display apparatus | |
| JPH08336057A (ja) | 高圧発生回路とこの回路を備えたテレビジョン受像機 | |
| JPH04282972A (ja) | 受像管ドライブ回路 |