JPH08153785A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08153785A JPH08153785A JP29343794A JP29343794A JPH08153785A JP H08153785 A JPH08153785 A JP H08153785A JP 29343794 A JP29343794 A JP 29343794A JP 29343794 A JP29343794 A JP 29343794A JP H08153785 A JPH08153785 A JP H08153785A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- wiring layer
- resist film
- entire surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 多層配線の微細化と高信頼性化を可能にす
る。 【構成】 半導体基板上に絶縁膜（１１）を介して配線
材料膜（１２）を形成し、全面にレジスト膜（１３）を
形成する工程と、前記レジスト膜（１３）を全面露光し
た後に選択的に露光して、なだらかな傾斜を有するレジ
スト膜（１３Ａ）を形成する工程と、前記レジスト膜
（１３Ａ）をマスクにして前記配線材料膜（１２）をエ
ッチング・除去し、傾斜を有する下層配線層（１４）を
形成する工程と、全面に層間絶縁膜（１５）を形成し、
前記下層配線層（１４）上の層間絶縁膜（１５）にコン
タクト孔（１６）を形成する工程と、前記コンタクト孔
（１６）において前記下層配線層（１４）と接続する上
層配線層（１７）を形成する工程を有する。
る。 【構成】 半導体基板上に絶縁膜（１１）を介して配線
材料膜（１２）を形成し、全面にレジスト膜（１３）を
形成する工程と、前記レジスト膜（１３）を全面露光し
た後に選択的に露光して、なだらかな傾斜を有するレジ
スト膜（１３Ａ）を形成する工程と、前記レジスト膜
（１３Ａ）をマスクにして前記配線材料膜（１２）をエ
ッチング・除去し、傾斜を有する下層配線層（１４）を
形成する工程と、全面に層間絶縁膜（１５）を形成し、
前記下層配線層（１４）上の層間絶縁膜（１５）にコン
タクト孔（１６）を形成する工程と、前記コンタクト孔
（１６）において前記下層配線層（１４）と接続する上
層配線層（１７）を形成する工程を有する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、更に詳しく言えば、下層配線上に形成されるコン
タクト孔のマスクずれに対する余裕度を高め、多層配線
の微細化及び高信頼性化を可能とする半導体装置の製造
方法に関する。
関し、更に詳しく言えば、下層配線上に形成されるコン
タクト孔のマスクずれに対する余裕度を高め、多層配線
の微細化及び高信頼性化を可能とする半導体装置の製造
方法に関する。
【０００２】
【従来の技術】以下で、従来例に係る半導体装置の製造
方法について図６を参照しながら説明する。半導体基板
上に形成されたSiO2膜（１）上にポリシリコン膜（２
Ａ）とWSix膜（２Ｂ）との積層膜からなる下層配線層
（２）を形成し、その下層配線層（２）を被覆するよう
に、常圧ＣＶＤ法によりBPSG膜等からなる層間絶縁膜
（３）を形成し、下層配線層（２）上の層間絶縁膜
（３）を選択的にエッチングしてコンタクト孔（４）を
形成する。そして、Al等をスパッタしてコンタクト孔
（４）において下層配線層（２）とコンタクトする上層
配線層（５）を形成していた。
方法について図６を参照しながら説明する。半導体基板
上に形成されたSiO2膜（１）上にポリシリコン膜（２
Ａ）とWSix膜（２Ｂ）との積層膜からなる下層配線層
（２）を形成し、その下層配線層（２）を被覆するよう
に、常圧ＣＶＤ法によりBPSG膜等からなる層間絶縁膜
（３）を形成し、下層配線層（２）上の層間絶縁膜
（３）を選択的にエッチングしてコンタクト孔（４）を
形成する。そして、Al等をスパッタしてコンタクト孔
（４）において下層配線層（２）とコンタクトする上層
配線層（５）を形成していた。
【０００３】しかしながら、配線の微細化に伴い、コン
タクト孔（４）と下層配線層（２）とのマスクずれに対
する余裕度（以下、エクステンションという）を小さく
したいという要請がある。例えばコンタクト孔（４）の
口径が０．６ミクロンに対して、上記エクステンション
が０．２ミクロンである場合、ステッパーを用いてもマ
スクずれに対する余裕度は不足している。したがって、
マスクずれが大きくなると、コンタクトの接続不良が発
生するおそれがある。
タクト孔（４）と下層配線層（２）とのマスクずれに対
する余裕度（以下、エクステンションという）を小さく
したいという要請がある。例えばコンタクト孔（４）の
口径が０．６ミクロンに対して、上記エクステンション
が０．２ミクロンである場合、ステッパーを用いてもマ
スクずれに対する余裕度は不足している。したがって、
マスクずれが大きくなると、コンタクトの接続不良が発
生するおそれがある。
【０００４】そこで、下層配線層（２）に傾斜をつけて
実効的なエクステンションを拡張することにより、上記
問題を解決することが考えられる。しかしながら、傾斜
パターンを形成する技術として従来ではレジストを加熱
したり、デフォーカス状態でマスク露光するといった方
法が知られているに過ぎず、生産を考えたときには安定
な制御性に難点があり、実用化はほとんどされていな
い。
実効的なエクステンションを拡張することにより、上記
問題を解決することが考えられる。しかしながら、傾斜
パターンを形成する技術として従来ではレジストを加熱
したり、デフォーカス状態でマスク露光するといった方
法が知られているに過ぎず、生産を考えたときには安定
な制御性に難点があり、実用化はほとんどされていな
い。
【０００５】
【発明が解決しようとする課題】本発明は、微細化によ
ってコンタクト孔と下層配線のエクステンションが非常
に厳しくなりつつあるという問題点に鑑みてなされたも
のであり、マスクずれに対する余裕度を実効的に大きく
し、多層配線の微細化と高信頼性化を可能にすることを
目的としている。
ってコンタクト孔と下層配線のエクステンションが非常
に厳しくなりつつあるという問題点に鑑みてなされたも
のであり、マスクずれに対する余裕度を実効的に大きく
し、多層配線の微細化と高信頼性化を可能にすることを
目的としている。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置の製造方法は、半導体基板上に
絶縁膜を介して配線材料膜を形成し、全面にレジスト膜
を形成する工程と、前記レジスト膜を全面露光した後に
選択的に露光して、なだらかな傾斜を有するレジスト膜
を形成する工程と、前記レジスト膜をマスクにして前記
配線材料膜をエッチング・除去し、傾斜を有する下層配
線層を形成する工程と、全面に層間絶縁膜を形成し、前
記下層配線層上の層間絶縁膜にコンタクト孔を形成する
工程と、前記コンタクト孔において前記下層配線層と接
続する上層配線層を形成する工程とを有する。
に、本発明の半導体装置の製造方法は、半導体基板上に
絶縁膜を介して配線材料膜を形成し、全面にレジスト膜
を形成する工程と、前記レジスト膜を全面露光した後に
選択的に露光して、なだらかな傾斜を有するレジスト膜
を形成する工程と、前記レジスト膜をマスクにして前記
配線材料膜をエッチング・除去し、傾斜を有する下層配
線層を形成する工程と、全面に層間絶縁膜を形成し、前
記下層配線層上の層間絶縁膜にコンタクト孔を形成する
工程と、前記コンタクト孔において前記下層配線層と接
続する上層配線層を形成する工程とを有する。
【０００７】
【作 用】本発明によれば、全面露光＋選択露光とい
う、２重露光を施して形成したなだらかな傾斜を有する
レジスト膜をマスクとしてドライエッチング行っている
ので、エッチング後では、傾斜角の大きいテーパー形状
を有する下層配線層が形成され、このテーパー部分にお
いてもコンタクトをとることが可能になるので、マスク
ずれに対する余裕度を実効的に大きくすることができる
ことから、微細化された半導体装置の製造工程を安定化
することが可能となる。
う、２重露光を施して形成したなだらかな傾斜を有する
レジスト膜をマスクとしてドライエッチング行っている
ので、エッチング後では、傾斜角の大きいテーパー形状
を有する下層配線層が形成され、このテーパー部分にお
いてもコンタクトをとることが可能になるので、マスク
ずれに対する余裕度を実効的に大きくすることができる
ことから、微細化された半導体装置の製造工程を安定化
することが可能となる。
【０００８】
【実施例】以下で、本発明の実施例に係る半導体装置の
製造方法について図面を参照しながら説明する。まず、
図１に示すように、半導体基板（図示せず）上にSiO2膜
（１１）を形成し、そのSiO2膜（１１）上にＬＰＣＶＤ
法により、約１０００Åのポリシリコン膜（１２Ａ），
約１０００ÅのWSix膜（１２Ｂ）を順次ＣＶＤ法により
デポジションし、かかる積層膜からなる配線材料膜（１
２）を形成し、その配線材料膜（１２）上に約１μmの
ポジ型のレジスト膜（１３）を回転塗布する。そして、
４０から５０mＪ／cm2程度の露光量で１回目の露光とし
てフォトマスクを使用せずに全面露光を行う。なお、そ
の配線材料膜（１２）上に、さらに反射防止膜として３
００Å程度のSi3N4膜を形成してもよい（図示せず）。
これにより、後の露光時において、レジスト膜（１３）
中での多重干渉によるレジスト形状のばらつきを抑える
ことができる効果がある。
製造方法について図面を参照しながら説明する。まず、
図１に示すように、半導体基板（図示せず）上にSiO2膜
（１１）を形成し、そのSiO2膜（１１）上にＬＰＣＶＤ
法により、約１０００Åのポリシリコン膜（１２Ａ），
約１０００ÅのWSix膜（１２Ｂ）を順次ＣＶＤ法により
デポジションし、かかる積層膜からなる配線材料膜（１
２）を形成し、その配線材料膜（１２）上に約１μmの
ポジ型のレジスト膜（１３）を回転塗布する。そして、
４０から５０mＪ／cm2程度の露光量で１回目の露光とし
てフォトマスクを使用せずに全面露光を行う。なお、そ
の配線材料膜（１２）上に、さらに反射防止膜として３
００Å程度のSi3N4膜を形成してもよい（図示せず）。
これにより、後の露光時において、レジスト膜（１３）
中での多重干渉によるレジスト形状のばらつきを抑える
ことができる効果がある。
【０００９】次に、図２に示すように、第２回目の露光
を行うが、この場合はフォトマスク（ＦＭ）を用い、後
に下層配線となる領域を除く領域を遮光するようにし
て、レジスト膜（１３）を選択的に露光する。このとき
の露光量は、パターンに依存するが２００mＪ／cm2程度
である。次に、上記工程で感光したレジスト膜（１３）
をアルカリ現像液で現像すると、図３に示すような、な
だらかな傾斜を有するレジスト膜（１３Ａ）が形成され
る。
を行うが、この場合はフォトマスク（ＦＭ）を用い、後
に下層配線となる領域を除く領域を遮光するようにし
て、レジスト膜（１３）を選択的に露光する。このとき
の露光量は、パターンに依存するが２００mＪ／cm2程度
である。次に、上記工程で感光したレジスト膜（１３）
をアルカリ現像液で現像すると、図３に示すような、な
だらかな傾斜を有するレジスト膜（１３Ａ）が形成され
る。
【００１０】そして、そのレジスト膜（１３Ａ）をマス
クとして配線材料膜（１２）をエッチング・除去する
と、レジスト形状が転写される結果、図４に示すような
傾斜角の大きいテーパー形状を有する下層配線層（１
４）が形成される。本実施例では、上記の２重露光を施
しているので、従来の１回露光に比してテーパー部分だ
け配線幅を拡張することが可能となる。なお、このエッ
チングは、例えばエッチングガスとして、CH2F2,Cl2を
使用し、圧力10mTorr、ＲＦパワー170Wの条件下で行
う。エッチング終了後は、上記レジスト膜（１３Ａ）は
除去する。
クとして配線材料膜（１２）をエッチング・除去する
と、レジスト形状が転写される結果、図４に示すような
傾斜角の大きいテーパー形状を有する下層配線層（１
４）が形成される。本実施例では、上記の２重露光を施
しているので、従来の１回露光に比してテーパー部分だ
け配線幅を拡張することが可能となる。なお、このエッ
チングは、例えばエッチングガスとして、CH2F2,Cl2を
使用し、圧力10mTorr、ＲＦパワー170Wの条件下で行
う。エッチング終了後は、上記レジスト膜（１３Ａ）は
除去する。
【００１１】次に、図５に示すように、その下層配線層
（１４）を被覆するように、常圧ＣＶＤ法によりBPSG膜
等からなる層間絶縁膜（１５）を形成し、下層配線層
（１４）上の層間絶縁膜（１５）を選択的にエッチング
してコンタクト孔（１６）を形成する。そして、Al等を
スパッタしてコンタクト孔（１６）において下層配線層
（１４）とコンタクトする上層配線層（１７）を形成す
る。
（１４）を被覆するように、常圧ＣＶＤ法によりBPSG膜
等からなる層間絶縁膜（１５）を形成し、下層配線層
（１４）上の層間絶縁膜（１５）を選択的にエッチング
してコンタクト孔（１６）を形成する。そして、Al等を
スパッタしてコンタクト孔（１６）において下層配線層
（１４）とコンタクトする上層配線層（１７）を形成す
る。
【００１２】このように、本実施例によれば全面露光＋
選択露光という２重露光を施して現像したレジスト膜
（１３Ａ）をマスクとしてドライエッチングを行ってい
るので、エッチング後では、傾斜角の大きいテーパー形
状を有する下層配線層（１４）が形成され、このテーパ
ー部分（１４Ａ）においてもコンタクトをとることが可
能になることから、マスクずれに対する余裕度を従来に
比して実効的に大きくすることができる。
選択露光という２重露光を施して現像したレジスト膜
（１３Ａ）をマスクとしてドライエッチングを行ってい
るので、エッチング後では、傾斜角の大きいテーパー形
状を有する下層配線層（１４）が形成され、このテーパ
ー部分（１４Ａ）においてもコンタクトをとることが可
能になることから、マスクずれに対する余裕度を従来に
比して実効的に大きくすることができる。
【００１３】なお、本実施例に係る半導体装置の製造工
程で、レジスト膜（１３）に二重露光を施すと、図３に
示すようななだらかな傾斜を有するレジスト膜（１３
Ａ）を形成することができるという現象については、
「１９９２年春季日本応用物理学会講演予稿集Ｐ．５１
６ ２９ｐ−ＮＡ−１１」に記載されている。
程で、レジスト膜（１３）に二重露光を施すと、図３に
示すようななだらかな傾斜を有するレジスト膜（１３
Ａ）を形成することができるという現象については、
「１９９２年春季日本応用物理学会講演予稿集Ｐ．５１
６ ２９ｐ−ＮＡ−１１」に記載されている。
【００１４】
【発明の効果】以上説明したように本発明に係る半導体
装置の製造方法によれば、全面露光＋選択露光という、
２重露光を施して形成したなだらかな傾斜を有するレジ
スト膜をマスクとしてドライエッチング行っているの
で、エッチング後では、傾斜角の大きいテーパー形状を
有する下層配線層が形成され、このテーパー部分におい
てもコンタクトをとることが可能になるので、マスクず
れに対する余裕度を実効的に大きくすることができる。
これにより、製造工程の余裕度が増すとともに、厳しい
設計ルールのＬＳＩであっても安定して製造することが
可能となる。
装置の製造方法によれば、全面露光＋選択露光という、
２重露光を施して形成したなだらかな傾斜を有するレジ
スト膜をマスクとしてドライエッチング行っているの
で、エッチング後では、傾斜角の大きいテーパー形状を
有する下層配線層が形成され、このテーパー部分におい
てもコンタクトをとることが可能になるので、マスクず
れに対する余裕度を実効的に大きくすることができる。
これにより、製造工程の余裕度が増すとともに、厳しい
設計ルールのＬＳＩであっても安定して製造することが
可能となる。
【００１５】さらに、本発明に係る半導体装置の製造方
法によれば、配線材料膜上に反射防止膜を形成した後に
２重露光を行っているのでレジスト膜中での多重干渉に
よるレジスト形状のばらつきを抑えることができ、安定
した生産が可能となる。
法によれば、配線材料膜上に反射防止膜を形成した後に
２重露光を行っているのでレジスト膜中での多重干渉に
よるレジスト形状のばらつきを抑えることができ、安定
した生産が可能となる。
【図１】本発明の実施例に係る半導体装置の製造方法を
説明する第１の断面図である。
説明する第１の断面図である。
【図２】本発明の実施例に係る半導体装置の製造方法を
説明する第２の断面図である。
説明する第２の断面図である。
【図３】本発明の実施例に係る半導体装置の製造方法を
説明する第３の断面図である。
説明する第３の断面図である。
【図４】本発明の実施例に係る半導体装置の製造方法を
説明する第４の断面図である。
説明する第４の断面図である。
【図５】本発明の実施例に係る半導体装置の製造方法を
説明する第５の断面図である。
説明する第５の断面図である。
【図６】従来例に係る半導体装置の製造方法を説明する
図である。
図である。
Claims (2)
- 【請求項１】 半導体基板上に絶縁膜を介して配線材料
膜を形成し、全面にレジスト膜を形成する工程と、 前記レジスト膜を全面露光した後に選択的に露光して、
なだらかな傾斜を有するレジスト膜を形成する工程と、 前記レジスト膜をマスクにして前記配線材料膜をエッチ
ング・除去し、傾斜を有する下層配線層を形成する工程
と、 全面に層間絶縁膜を形成し、前記下層配線層上の層間絶
縁膜にコンタクト孔を形成する工程と、 前記コンタクト孔において前記下層配線層と接続する上
層配線層を形成する工程とを有することを特徴とする半
導体装置の製造方法。 - 【請求項２】 半導体基板上に絶縁膜を介してポリシリ
コン膜、WSix膜を積層してなる配線材料膜を形成し、さ
らに該配線材料膜上に反射防止膜を形成した後に全面に
レジスト膜を形成する工程と、 前記レジスト膜を全面露光した後に、下層配線層を形成
する領域を除く領域を選択的に露光して、なだらかな傾
斜を有するレジスト膜を形成する工程と、 前記レジスト膜をマスクにして前記配線材料膜をエッチ
ング・除去し、傾斜を有する下層配線層を形成する工程
と、 全面に層間絶縁膜を形成し、前記下層配線層上の層間絶
縁膜にコンタクト孔を形成する工程と、 前記コンタクト孔において前記下層配線層と接続するAl
層からなる上層配線層を形成する工程とを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29343794A JPH08153785A (ja) | 1994-11-28 | 1994-11-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29343794A JPH08153785A (ja) | 1994-11-28 | 1994-11-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08153785A true JPH08153785A (ja) | 1996-06-11 |
Family
ID=17794757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29343794A Pending JPH08153785A (ja) | 1994-11-28 | 1994-11-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08153785A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1296377A3 (en) * | 1996-10-02 | 2006-01-25 | Micron Technology, Inc. | A method for fabricating a small area of contact between electrodes |
-
1994
- 1994-11-28 JP JP29343794A patent/JPH08153785A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1296377A3 (en) * | 1996-10-02 | 2006-01-25 | Micron Technology, Inc. | A method for fabricating a small area of contact between electrodes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11330245A (ja) | 半導体装置のコンタクト形成方法 | |
| JPH07101708B2 (ja) | 半導体装置の層間接続方法 | |
| US6159844A (en) | Fabrication of gate and diffusion contacts in self-aligned contact process | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| TWI818787B (zh) | 圖案化底層結構的方法 | |
| JP3104425B2 (ja) | 半導体装置の製造方法 | |
| JPH10223759A (ja) | 半導体装置の多層配線形成方法 | |
| JPH04139828A (ja) | 半導体装置の製造方法 | |
| JP2969109B1 (ja) | 二重波型模様プロセスを使用した半導体装置の製造方法 | |
| US6451706B1 (en) | Attenuation of reflecting lights by surface treatment | |
| KR100265991B1 (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| JPH0587973B2 (ja) | ||
| JPS6161545B2 (ja) | ||
| KR20030049563A (ko) | 비아홀 형성방법 | |
| KR960008095B1 (ko) | 오르가닉 아크층을 이용한 미세 패턴 형성 방법 | |
| JPH0481323B2 (ja) | ||
| JP2823727B2 (ja) | コンタクト形成方法 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| KR100414949B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPH0476207B2 (ja) | ||
| JPS59163838A (ja) | 半導体装置の製造方法 | |
| JPH0936223A (ja) | 半導体装置の製造方法 |