JPS6161545B2 - - Google Patents
Info
- Publication number
- JPS6161545B2 JPS6161545B2 JP55017905A JP1790580A JPS6161545B2 JP S6161545 B2 JPS6161545 B2 JP S6161545B2 JP 55017905 A JP55017905 A JP 55017905A JP 1790580 A JP1790580 A JP 1790580A JP S6161545 B2 JPS6161545 B2 JP S6161545B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- insulating film
- silicon film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
この発明はMOS型半導体装置の製造方法に係
り、特に半導体基板あるいはゲート電極と配線金
属とを結合させるためのコンタクト穴を絶縁膜に
形成する方法に関するものである。
り、特に半導体基板あるいはゲート電極と配線金
属とを結合させるためのコンタクト穴を絶縁膜に
形成する方法に関するものである。
従来のMOS型半導体装置の製造方法、特に上
記コンタクト穴の形成方法および配線の形成方法
は次の方法が公知である。すなわち、第１図ａに
おいて、１はシリコン基板、２はシリコン基板１
と反対導電型の拡散層、３はゲート酸化膜、４は
通常導電型の多結晶シリコンが用いられるゲート
電極、５は寄生容量効果を防ぐため、通常厚い膜
が使用されるフイールド部の酸化膜であり、まず
これらの全面に絶縁膜６を形成する（第１図ｂ参
照）。この絶縁膜６は、通常化学気相蒸着法によ
り形成され、一般にはパツシベーシヨン効果被覆
性などを考慮し、リンガラス膜（P2O5／SiO2）が
用いられる。
記コンタクト穴の形成方法および配線の形成方法
は次の方法が公知である。すなわち、第１図ａに
おいて、１はシリコン基板、２はシリコン基板１
と反対導電型の拡散層、３はゲート酸化膜、４は
通常導電型の多結晶シリコンが用いられるゲート
電極、５は寄生容量効果を防ぐため、通常厚い膜
が使用されるフイールド部の酸化膜であり、まず
これらの全面に絶縁膜６を形成する（第１図ｂ参
照）。この絶縁膜６は、通常化学気相蒸着法によ
り形成され、一般にはパツシベーシヨン効果被覆
性などを考慮し、リンガラス膜（P2O5／SiO2）が
用いられる。
次いで、上記絶縁膜６上にホトレジスト材を塗
布してホトレジスト膜７を形成し、さらに写真食
刻によりパターニングを行つてホトレジスト膜７
に開口部８を形成する（第１図ｃ参照）。
布してホトレジスト膜７を形成し、さらに写真食
刻によりパターニングを行つてホトレジスト膜７
に開口部８を形成する（第１図ｃ参照）。
そして、このホトレジスト膜７をマスクとして
絶縁膜６を拡散層２およびゲート電極４に至るま
で化学エツチを行い、コンタクト穴９を形成する
（第１図ｄ参照）。
絶縁膜６を拡散層２およびゲート電極４に至るま
で化学エツチを行い、コンタクト穴９を形成する
（第１図ｄ参照）。
しかる後は、ホトレジスト膜７を除去した上で
配線金属１０を蒸着し、さらに写真食刻、エツチ
ングにより配線金属１０を所定のパターンに形成
するものである（第１図ｅ参照）。
配線金属１０を蒸着し、さらに写真食刻、エツチ
ングにより配線金属１０を所定のパターンに形成
するものである（第１図ｅ参照）。
しかるに、このような従来の方法は次のような
欠点を有する。
欠点を有する。
(1) 絶縁膜６のエツチングのマスクとしてホトレ
ジスト膜７を用いているが、ホトレジスト膜７
の場合は、絶縁膜６とホトレジスト膜７との密
着性の問題により界面におけるエツチング液の
浸み込みが発生し、安定した形状のコンタクト
穴９を再現性よく得られない。そこで、上記界
面の密着性を改善する手段として、ベーキング
を繰り返すことが通常行われるが、やはり安定
した形状のコンタクト穴９を再現性よく得るこ
とは困難であり、しかもこの場合は工程が非常
に繁雑となる。
ジスト膜７を用いているが、ホトレジスト膜７
の場合は、絶縁膜６とホトレジスト膜７との密
着性の問題により界面におけるエツチング液の
浸み込みが発生し、安定した形状のコンタクト
穴９を再現性よく得られない。そこで、上記界
面の密着性を改善する手段として、ベーキング
を繰り返すことが通常行われるが、やはり安定
した形状のコンタクト穴９を再現性よく得るこ
とは困難であり、しかもこの場合は工程が非常
に繁雑となる。
(2) コンタクト穴９の形状としては、できる限り
傾斜が緩いことが望ましいが、そのように再現
性よく制御することが困難であり、第１図ｄの
ように急峻になることが多い。そして、コンタ
クト穴９の傾斜が急峻になると、第１図ｅに示
すようにその開口端部において配線金属１０の
厚みが薄くなり易く、信頼性上問題がある。
傾斜が緩いことが望ましいが、そのように再現
性よく制御することが困難であり、第１図ｄの
ように急峻になることが多い。そして、コンタ
クト穴９の傾斜が急峻になると、第１図ｅに示
すようにその開口端部において配線金属１０の
厚みが薄くなり易く、信頼性上問題がある。
(3) 絶縁膜６が露出した状態で、その上に配線金
属１０を蒸着することになるが、配線金属１０
を電子ビームやスパツタ方式で蒸着すると、露
出している絶縁膜６中にイオンなどを励起して
半導体装置の完成後に、正電荷のスロートラツ
ピング効果などの特性変動を生じ易くなる。
属１０を蒸着することになるが、配線金属１０
を電子ビームやスパツタ方式で蒸着すると、露
出している絶縁膜６中にイオンなどを励起して
半導体装置の完成後に、正電荷のスロートラツ
ピング効果などの特性変動を生じ易くなる。
この発明は上記の点に鑑みなされたもので、
簡便な方法により、安定した形状のコンタクト
穴を再現性よく得ることができるとともに、コ
ンタクト穴を望ましい形状とすることができ、
しかも配線金属蒸着時の絶縁膜の電子線損傷を
防止することが可能となり、工程の簡素化、歩
留り、信頼性の向上を図ることができるMOS
型半導体装置の製造方法を提供することを目的
とする。
簡便な方法により、安定した形状のコンタクト
穴を再現性よく得ることができるとともに、コ
ンタクト穴を望ましい形状とすることができ、
しかも配線金属蒸着時の絶縁膜の電子線損傷を
防止することが可能となり、工程の簡素化、歩
留り、信頼性の向上を図ることができるMOS
型半導体装置の製造方法を提供することを目的
とする。
以下この発明の実施例を図面を参照して説明す
る。第２図ａないしｈはこの発明の実施例を説明
するための図である。第２図ａにおいて、１１は
単結晶のシリコン基板（半導体基板）、１２はシ
リコン基板１１と反対導電型の拡散層、１３はゲ
ート酸化膜、１４はゲート電極、１５はフイール
ド酸化膜である。実施例では、まず、上記拡散層
１２などを有するるシリコン基板１１の全表面
に、たとえばリンガラスからなる絶縁膜１６を形
成し、さらにその上に多結晶シリコン膜１７を形
成する（第２図ａ参照）。
る。第２図ａないしｈはこの発明の実施例を説明
するための図である。第２図ａにおいて、１１は
単結晶のシリコン基板（半導体基板）、１２はシ
リコン基板１１と反対導電型の拡散層、１３はゲ
ート酸化膜、１４はゲート電極、１５はフイール
ド酸化膜である。実施例では、まず、上記拡散層
１２などを有するるシリコン基板１１の全表面
に、たとえばリンガラスからなる絶縁膜１６を形
成し、さらにその上に多結晶シリコン膜１７を形
成する（第２図ａ参照）。
次に、多結晶シリコン膜１７上にホトレジスト
材を塗布してホトレジスト膜１８を形成した後、
それのパターニングを行い、開口部１９をホトレ
ジスト膜１８に形成することにより多結晶シリコ
ン膜１７を露出させる（第２図ｂ参照）。
材を塗布してホトレジスト膜１８を形成した後、
それのパターニングを行い、開口部１９をホトレ
ジスト膜１８に形成することにより多結晶シリコ
ン膜１７を露出させる（第２図ｂ参照）。
しかる後は、ホトレジスト膜１８の開口部１９
を通して、つまりホトレジスト膜１８をマスクと
して多結晶シリコン膜１７を除去し、多結晶シリ
コン膜１７に除去部２０を形成することにより絶
縁膜１６を露出させる（第２図ｃ参照）。
を通して、つまりホトレジスト膜１８をマスクと
して多結晶シリコン膜１７を除去し、多結晶シリ
コン膜１７に除去部２０を形成することにより絶
縁膜１６を露出させる（第２図ｃ参照）。
次いで、ホトレジスト膜１８のい突開口部１９
および多結晶シリコン膜１７の除去部２０を通し
て、つまりホトレジスト膜１８と多結晶シリコン
膜１７をマスクとして絶縁膜１６をエツチングす
る。この場合、絶縁膜１６は、拡散層１２および
ゲート電極１４に達するまでエツチングせずに、
全膜厚の半分程度でエツチングを中止する。その
結果、絶縁膜１６には皿状の空胴部２１が形成さ
れる（第２図ｄ参照）。
および多結晶シリコン膜１７の除去部２０を通し
て、つまりホトレジスト膜１８と多結晶シリコン
膜１７をマスクとして絶縁膜１６をエツチングす
る。この場合、絶縁膜１６は、拡散層１２および
ゲート電極１４に達するまでエツチングせずに、
全膜厚の半分程度でエツチングを中止する。その
結果、絶縁膜１６には皿状の空胴部２１が形成さ
れる（第２図ｄ参照）。
その後、再度ホトレジスト膜１８をマスクして
多結晶シリコン膜１７のエツチングを行う。この
場合は、多結晶シリコン膜１７の除去部２０を拡
張させるために、多結晶シリコン膜１７と絶縁膜
１６の界面より、除去部２０側方の多結晶シリコ
ン膜１７をサイドエツチングするものである（第
２図ｅ参照）。
多結晶シリコン膜１７のエツチングを行う。この
場合は、多結晶シリコン膜１７の除去部２０を拡
張させるために、多結晶シリコン膜１７と絶縁膜
１６の界面より、除去部２０側方の多結晶シリコ
ン膜１７をサイドエツチングするものである（第
２図ｅ参照）。
しかる後は、ホトレジスト膜１８を除去した上
で、多結晶シリコン膜１７の拡張された除去部２
０を通して、つまりり多結晶シリコン膜１７をマ
スクとして絶縁膜１６をエツチングすることによ
り、拡散層１２およびゲート電極１４に到達する
階段状ののテーパコンタクト穴２２を絶縁膜１６
に形成する（第２図ｆ参照）。
で、多結晶シリコン膜１７の拡張された除去部２
０を通して、つまりり多結晶シリコン膜１７をマ
スクとして絶縁膜１６をエツチングすることによ
り、拡散層１２およびゲート電極１４に到達する
階段状ののテーパコンタクト穴２２を絶縁膜１６
に形成する（第２図ｆ参照）。
そして、上記コンタクト穴２２を形成した後
は、多結晶シリコン膜１７を残存させた状態で全
面に配線金属２３を蒸着し、さらに写真食刻、エ
ツチングを行つて配線金属２３を所定のパターン
に形成するものである（第２図ｇ，ｈ参照）。こ
の場合、必然的にコンタクト部分以外のフイール
ド上のの配線は、配線金属２３、多結晶シリコン
膜１７の二層構造となる。
は、多結晶シリコン膜１７を残存させた状態で全
面に配線金属２３を蒸着し、さらに写真食刻、エ
ツチングを行つて配線金属２３を所定のパターン
に形成するものである（第２図ｇ，ｈ参照）。こ
の場合、必然的にコンタクト部分以外のフイール
ド上のの配線は、配線金属２３、多結晶シリコン
膜１７の二層構造となる。
以上実施例で詳述したように、この発明の方法
では、絶縁膜上に多結晶シリコン膜を形成し、こ
の多結晶シリコン膜をマスクとして絶縁膜のエツ
チングを行う。したがつて、簡単な工程により、
絶縁膜とマスクとの密着性の問題を考慮すること
なく極めて安定した形状のコンタクト穴を再現性
よく得ることができ、歩留りが向上する。
では、絶縁膜上に多結晶シリコン膜を形成し、こ
の多結晶シリコン膜をマスクとして絶縁膜のエツ
チングを行う。したがつて、簡単な工程により、
絶縁膜とマスクとの密着性の問題を考慮すること
なく極めて安定した形状のコンタクト穴を再現性
よく得ることができ、歩留りが向上する。
また、多結晶シリコン膜奪の除去部を通して絶
縁膜を全膜厚の半分程度皿状にエツチングした
後、多結晶シリコン膜の除去部を拡張した上で、
再度その拡張された除去部を通して絶縁膜をエツ
チングすることによりコンタクト穴を形成する。
したがつて、階段状テーパのコンタクト穴を得る
ことができ、このコンタクト穴によれば、その開
口端部において配線金属が薄くなることが防止さ
れ、配線の信頼性を上げることができる。この効
果は、特に配線金属膜厚に対して絶縁膜厚が大き
い場合、顕著である。
縁膜を全膜厚の半分程度皿状にエツチングした
後、多結晶シリコン膜の除去部を拡張した上で、
再度その拡張された除去部を通して絶縁膜をエツ
チングすることによりコンタクト穴を形成する。
したがつて、階段状テーパのコンタクト穴を得る
ことができ、このコンタクト穴によれば、その開
口端部において配線金属が薄くなることが防止さ
れ、配線の信頼性を上げることができる。この効
果は、特に配線金属膜厚に対して絶縁膜厚が大き
い場合、顕著である。
さらに、エツチングマスクとして用いた多結晶
シリコン膜を絶縁膜上に残した状態で配線金属の
蒸着を行う。したがつて、配線金属蒸着時の絶縁
膜の電子線損傷を防止することができ、信頼性を
上げることができる。また、フイールド上の配線
構造が二層となるので、配線金属としてアルミニ
ウムなどを用いた場合、エレクトロマイグレーシ
ヨンが減少され配線寿命の向上が期待される。
シリコン膜を絶縁膜上に残した状態で配線金属の
蒸着を行う。したがつて、配線金属蒸着時の絶縁
膜の電子線損傷を防止することができ、信頼性を
上げることができる。また、フイールド上の配線
構造が二層となるので、配線金属としてアルミニ
ウムなどを用いた場合、エレクトロマイグレーシ
ヨンが減少され配線寿命の向上が期待される。
第１図ａないしｅは従来のMOS型半導体装置
の製造方法におけるコンタクト穴の形成方法およ
び配線の形成方法を説明するための図、第２図ａ
ないしｈはこの発明によるMOS型半導体装置の
製造方法の実施例を説明するための図である。 １１……シリコン基板、１６……絶縁膜、１７
……多結晶シリコン膜、１８……ホトレジスト
膜、１９……開口部、２０……除去部、２１……
空胴部、２２……コンタクト穴。
の製造方法におけるコンタクト穴の形成方法およ
び配線の形成方法を説明するための図、第２図ａ
ないしｈはこの発明によるMOS型半導体装置の
製造方法の実施例を説明するための図である。 １１……シリコン基板、１６……絶縁膜、１７
……多結晶シリコン膜、１８……ホトレジスト
膜、１９……開口部、２０……除去部、２１……
空胴部、２２……コンタクト穴。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板の表面に絶縁膜を形成する工程
と、この絶縁膜上に多結晶シリコン膜を形成する
工程と、この多結晶シリコン膜上にレジスト膜を
塗布した後、多結晶シリコン膜の表面を露出させ
るため、レジスト膜に開口部を形成する工程と、
この開口部を通して上記多結晶シリコン膜を除去
し、上記絶縁膜の表面を露出させる工程と、上記
開口部および多結晶シリコン膜の除去部を通して
絶縁膜を除去し、絶縁膜に皿状の空胴部を形成す
る工程と、上記多結晶シリコン膜の除去部を拡張
するため、除去部側方の多結晶シリコン膜をサイ
ドエツチングする工程と、上記レジスト膜を除去
した後、上記多結晶シリコン膜の拡張された除去
部を通して上記絶縁膜をエツチングすることによ
り、階段状のテーパコンタクト穴を絶縁膜に形成
する工程とを具備することを特徴とするMOS型
半導体装置の製造方法。 ２ 絶縁膜がリンガラス、半導体基板が単結晶シ
リコンからなることを特徴とする特許請求の範囲
第１項記載のMOS型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1790580A JPS56115566A (en) | 1980-02-18 | 1980-02-18 | Manufacture of mos semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1790580A JPS56115566A (en) | 1980-02-18 | 1980-02-18 | Manufacture of mos semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56115566A JPS56115566A (en) | 1981-09-10 |
| JPS6161545B2 true JPS6161545B2 (ja) | 1986-12-26 |
Family
ID=11956752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1790580A Granted JPS56115566A (en) | 1980-02-18 | 1980-02-18 | Manufacture of mos semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56115566A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02115856A (ja) * | 1988-10-26 | 1990-04-27 | Buyoudou Seisanbu:Kk | Ｐｓ版と複数枚のフイルムとの位置合わせ方法 |
| JPH02115857A (ja) * | 1988-10-26 | 1990-04-27 | Buyoudou Seisanbu:Kk | Ｐｓ版と複数枚のフイルムとの位置合わせ方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255265A (ja) * | 1988-04-05 | 1989-10-12 | Nec Corp | 半導体装置の製造方法 |
-
1980
- 1980-02-18 JP JP1790580A patent/JPS56115566A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02115856A (ja) * | 1988-10-26 | 1990-04-27 | Buyoudou Seisanbu:Kk | Ｐｓ版と複数枚のフイルムとの位置合わせ方法 |
| JPH02115857A (ja) * | 1988-10-26 | 1990-04-27 | Buyoudou Seisanbu:Kk | Ｐｓ版と複数枚のフイルムとの位置合わせ方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56115566A (en) | 1981-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6855610B2 (en) | Method of forming self-aligned contact structure with locally etched gate conductive layer | |
| JP2604631B2 (ja) | 半導体装置の製造方法 | |
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JPH10189482A (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| US5874357A (en) | Method of forming wiring structure of semiconductor device | |
| JPH098130A (ja) | 半導体デバイスのビアホール形成方法 | |
| JP2882301B2 (ja) | 半導体装置の製造方法 | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JP2720023B2 (ja) | 半導体装置の製造方法 | |
| JP3200475B2 (ja) | 半導体装置の製造方法 | |
| US6303491B1 (en) | Method for fabricating self-aligned contact hole | |
| JP2692918B2 (ja) | 半導体装置の製造方法 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR0182176B1 (ko) | 반도체 소자의 접촉부 제조 공정 | |
| US5958797A (en) | Planarization of a patterned structure on a substrate using an ion implantation-assisted wet chemical etch | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| KR100256241B1 (ko) | 반도체장치의 경사면을 갖는 콘택홀 형성방법 | |
| JPS6362104B2 (ja) | ||
| JPH0476207B2 (ja) | ||
| JPH0364933A (ja) | 半導体装置の製造方法 | |
| KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
| JPH05259132A (ja) | 半導体装置の製造方法 | |
| JPH088208A (ja) | 半導体素子のコンタクトホ−ル形成方法 | |
| JPH0458538A (ja) | 半導体装置の製造方法 |