JPH08154283A - 多重負荷制御間連動制御システム - Google Patents

Abstract

(57)【要約】 【目的】２系統の負荷制御システム間の連動変換データ
を人為的操作を殆ど要することなく迅速に設定または変
更できる多重伝送負荷連動制御システムを提供する。 【構成】 一方の負荷制御システムの負荷制御コントロ
ーラ３０Ａから制御信号とともに送出されて来る端末器
のアドレスと、他方の負荷制御システムの負荷制御コン
トローラ３０Ｂに返信する制御指定データとの連動制御
に対応させた連動変換データを書換え可能に記憶する連
動変換データ登録メモリ７１Ａを連動端末ユニット７０
に備え、連動変換データをデータ設定器７２などから通
信で送信して書換え可能に設定している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばビル内部の照明
系負荷や動力系負荷などを多重伝送ラインを利用して中
央で集中制御する２系統の異種の多重伝送負荷制御シス
テムを接続して連動制御する多重伝送負荷連動制御シス
テムに関する。

【０００２】

【従来の技術】従来より、ホストコンピュータに多重伝
送ラインを介して複数の負荷制御コントローラを接続す
るとともに、各々の負荷制御コントローラには、別の多
重伝送ラインを介して、複数の負荷機器や操作スイッチ
などを端末器として接続して構成された多重伝送負荷制
御システムが、照明系負荷や動力系負荷などの制御に使
用されている。この負荷制御システムでは、一つの伝送
ラインにより複数系統の負荷機器を中央で一括制御でき
るので、多くの配線を必要としない大きなメリットがあ
る。

【０００３】ところで、近時においては、このような異
種の２系統の負荷制御システムを、多重伝送ラインで接
続して相互に連動させることが行われている。それによ
り、多重伝送ライン以外のネットワークや通信線および
連動制御装置などが不要となって配線や構成を簡素化で
き、低コストを図れる他に高速動作が可能となり、さら
に、上位ネットワークにありがちな通信量による動作の
不安定性を防止できる顕著な効果を得られる。

【０００４】従来の多重伝送負荷連動制御システムにつ
いて、図７を参照しながら説明する。同図において、一
方の負荷制御コントローラ３０Ａにはモータ負荷などが
接続された複数の端末器からなる端末器群５０Ａが多重
伝送ライン４１Ａを介して接続され、例えば、動力負荷
制御システムが構成されている。他方の負荷制御コント
ローラ３０Ｂにはモータ負荷などに接続された複数の端
末器からなる端末器群５０Ｂが多重伝送ライン４１Ｂを
介して接続され、例えば、照明負荷制御システムが構成
されている。そして、両負荷制御システムの各多重伝送
ライン４１Ａ，４１Ｂ上に、多数の変換用端末器６０1
，６０2 ，…６０n が端末器群５０Ａ，５０Ｂの各々
の端末器の各アドレスに１個ずつ割り当てて配設されて
いる。上記変換用端末器６０には、図８に示すように、
両負荷制御システムの各アドレスをそれぞれ個々に設定
するためのディップスイッチ６０Ａ，６０Ｂを備えてい
る。

【０００５】したがって、両負荷制御システムを相互に
連動させるための各々のアドレスをディップスイッチ６
０Ａ，６０Ｂの手動操作により指定して、一つのアドレ
ス毎に両システム間の連動変換データを設定している。
そのため、大規模なビルでは、システム構築時やシステ
ム変更時あるいは保守点検時においてディップスイッチ
６０Ａ，６０Ｂの人為的操作による作業量が膨大とな
り、多大な労力を必要とする。しかも、多くの人為的操
作に伴って誤設定する可能性が高くなり、正常な伝送が
行われないおそれがある。しかも、ディップスイッチ６
０Ａ，６０Ｂの数の数が多いことにより消費電力が増大
する問題もある。

【０００６】

【発明が解決しようとする課題】本発明は上記事情に鑑
みてなされたもので、２系統の負荷制御システム間の連
動変換データを人為的操作を殆ど要することなく迅速に
設定または変更できる多重伝送負荷連動制御システムを
提供することを目的としている。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に提案される請求項１に記載された発明は、それぞれに
負荷制御コントローラに多重伝送ラインを介して、複数
の負荷機器や操作スイッチなどを端末器として接続して
構成された第一，第二の２系統の多重伝送負荷制御シス
テムを連動制御するための多重伝送負荷連動制御システ
ムであって、第１，第２の負荷制御システムの多重伝送
ラインには、システム連動端末ユニットを接続してあ
り、このシステム連動端末ユニットには、一方の負荷制
御システムの負荷制御コントローラから制御信号ととも
に送出されて来る端末器のアドレスと、他方の負荷制御
システムの負荷制御コントローラに返信する制御指定デ
ータとの連動制御に対応させた連動変換データを書換え
可能に記憶する連動変換データ登録メモリを備えてい
る。

【０００８】ここに、連動制御する第一，第二の２系統
の多重伝送負荷制御システムとしては、例えば、空調装
置などの動力制御系システムと照明負荷系システムなど
のように相互に関連して作動させる必要のある異種のシ
ステムを含む。請求項２に記載された本発明の多重伝送
負荷連動制御システムでは、システム連動端末ユニット
が、データ設定器から送信されて来る連動変換データを
連動変換データ登録メモリに書換え可能に設定できる構
成となっている。

【０００９】請求項３に記載された本発明の多重伝送負
荷連動制御システムでは、システム連動端末ユニット
が、第１の負荷制御システムの多重伝送ラインを伝送さ
れる多重信号を送受するための第１の伝送用ＣＰＵと、
第２の負荷制御システムの多重伝送ラインを伝送される
多重信号を送受するための第２の伝送用ＣＰＵと、メイ
ンＣＰＵとを備えており、第１の伝送用ＣＰＵと第２の
伝送用ＣＰＵの各々には、上記メインＣＰＵと共通して
使用される第１，第２の共有メモリとを備えており、第
１、第２の共有メモリの各々には、上記第１の負荷制御
システムにおける端末器のアドレス、上記第２の負荷制
御システムにおける端末器のアドレスが格納されてお
り、上記メインＣＰＵには、上記第１，第２のアドレス
の連動関係を登録するための連動変換データ登録メモリ
を備えている。

【００１０】

【作用】請求項１および請求項３に記載された本発明の
多重伝送負荷連動制御システムでは、第１の負荷制御コ
ントローラから第２の負荷制御コントローラが管理する
任意の制御を行う場合、第１の負荷制御コントローラか
ら制御指令が送出されると、第１の伝送用ＣＰＵが制御
指令を判別して、第１の共有メモリの既定の位置にデー
タを書き込む。一方、メインＣＰＵは第１の共有メモリ
のデータを監視して、そのデータに変化があれば、その
変化分を連動変換データ登録メモリを参照して第２の共
有メモリの既定の位置に書き込む。第２の伝送用ＣＰＵ
は、第２の共有メモリのデータを監視して、変化があれ
ば、多重伝送ラインに対し割り込みポーリングをかけて
第２の負荷制御コントローラに通知する。第２の負荷制
御コントローラは、これに対応した制御を行う。

【００１１】また、第２の伝送用ＣＰＵは、多重伝送ラ
インからのデータを受信すると、そのデータを第２の共
有メモリの既定の位置に書き込む。一方、メインＣＰＵ
は第２の共有メモリのデータを監視して、そのデータに
変化があれば、多重伝送ラインに対し割り込みポーリン
グをかけて第１の負荷制御コントローラに通知する。ま
た、第１の負荷制御コントローラからの監視要求に対し
ては、第１の伝送用ＣＰＵが第１の共有メモリ内のデー
タを参照し、最新データとして返信する。

【００１２】請求項２に記載された本発明の多重伝送負
荷連動制御システムでは、システム連動端末ユニットに
対しデータ登録器から連動変換データが通信で送られる
と、その連動変換データがシステム連動端末ユニット内
の連動変換データ登録メモリに書換え可能に設定され
る。

【００１３】

【実施例】以下に、添付図面を参照して本発明システム
の実施例を説明する。図１には本発明の多重伝送負荷連
動制御システムの基本構成がブロック図をもって示され
ている。第１の負荷制御コントローラ３０Ａにはモータ
負荷などが接続された複数の端末器からなる第１の端末
器群５０Ａが多重伝送ライン４１Ａを介して接続され、
この実施例では、空調設備などの動力負荷制御系システ
ムの構成を例示する。

【００１４】第２の負荷制御コントローラ３０Ｂには照
明装置などに接続された複数の端末器からなる端末器群
５０Ｂが多重伝送ライン４１Ｂを介して接続され、照明
負荷制御系システムの構成している。この両負荷制御系
システムの多重伝送ライン４１Ａ，４１Ｂにはシステム
連動端末ユニット７０が接続されている。なお、両負荷
制御コントローラ３０Ａ，３０Ｂは必要に応じて別の多
重伝送ラインにより通信制御装置を介して中央監視制御
装置に接続して構成してもよい。

【００１５】上記システム連動端末ユニット７０には、
第１の負荷制御コントローラ３０Ａから導出された多重
伝送ライン４１Ａを伝送される多重信号を送受するため
の第１の伝送用ＣＰＵ７３Ａと、第２の負荷制御コント
ローラ３０Ｂの多重伝送ライン４１Ｂを伝送される多重
信号を送受するための第２の伝送用ＣＰＵ７３Ｂと、メ
インＣＰＵ７１とを備えており、第１の伝送用ＣＰＵ７
３Ａと第２の伝送用ＣＰＵ７３Ｂの各々には、メインＣ
ＰＵ７１とそれぞれ共通して使用される第１，第２の共
有メモリ７４Ａ，７４Ｂとを備えている（請求項５）。
第１，第２の伝送用ＣＰＵ７３Ａ，７３Ｂは、それぞれ
第１，第２の多重伝送ドライバ７５Ａ，７５Ｂを介して
対応する負荷制御コントローラ３０Ａ，３０Ｂに接続さ
れている。

【００１６】図２はシスム連動端末ユニット７０に内蔵
された第１，第２の共有メモリ７４Ａ，７４Ｂの格納内
容の割り付けを示している。第１の共有メモリ７４Ａに
は、その記憶領域が四つの設定ブロック＃１〜＃４に区
分されており、０〜２５５の計２５６の端末器のアドレ
スに応じたデータを各設定ブロック＃１〜＃４に対しそ
れぞれ６４アドレスずつに等分して登録できるようにな
っている。また、一つの端末器のアドレスに相当する各
エリアには各々４ポイントの論理番号のデータを登録で
きる。ここで、ＸＸで各々示した四つの各論理番号のデ
ータは、「１０」でオン、「０１」でオフ、その他は無
効に設定される。また、第２の共有メモリ７４Ｂには、
照明装置のスイッチ毎の論理番号に応じたデータが、個
別制御、グループ制御、パターン制御および一括制御の
制御種別に区分して登録されるようになっている。

【００１７】一方、メインＣＰＵ７１には、上記両共有
メモリ７４Ａ，７４Ｂの各々の管理点を互いに関連付け
るための負荷連動変換データ登録メモリ７１Ａを備えて
いる。この連動変換データ登録メモリ７１には、第１の
負荷制御コントローラ３０Ａから制御信号とともに送出
されてくる図３に示したような端末器のアドレスと第２
の負荷制御コントローラ３０Ｂに返信する制御指定デー
タとの連動制御を対応させた連動変換データが書換え可
能に設定されている（請求項１）。

【００１８】連動変換データ登録メモリ７１Ａにはデー
タ設定器７２から送信されて来る連動変換データが書換
え可能に設定される（請求項２）。この連動変換データ
は、図４に示すようなフォーマットを構成している。こ
の連動変換データにおいて、「ＸＸ」は第１の共有メモ
リ７４Ａの設定ブロック＃１〜＃４を「０１」〜「０
４」で指定するデータ、「Ｙ」は第２の共有メモリ７４
の制御種別の個別スイッチ、グループスイッチ、パター
ンスイッチおよび一括制御スイッチをそれぞれ「０」〜
「４」で指定するデータ、「ＺＺ」は各スイッチを管理
する論理アドレス番号を「００」〜「９９」で指定する
データである。ここで、システム連動端末ユニット７０
のアドレス変換データは負荷制御コントローラ３０Ａ，
３０Ｂに格納されている。

【００１９】このように、データ設定器７２から送出さ
れた連動変換データは、メインＣＰＵ７１の連動変換デ
ータ登録メモリ７１Ａに設定される。この連動変換デー
タ登録メモリ７１Ａは、第１の共有メモリ７４Ａの０〜
２５５の管理アドレスをキーとして第２の共有メモリ７
４Ｂのデータの検索アクセスを実行できるようになって
いる。そのデータはスイッチ種別と各スイッチを管理す
る論理アドレス番号である。

【００２０】したがって、異なる系統の負荷制御システ
ムを相互に連動させるためのデータの設定または更新
を、データ設定器７２から連動変換データ登録メモリ７
１Ａに対し通信により行うことができる。そのため、従
来のように各端末器毎に各々のアドレスを手動操作によ
り指定して、一つのアドレス毎に両システム間の連動変
換データを設定するといった人為的操作による膨大な作
業を解消することができ、人為的操作に伴う誤設定を皆
無とでき、多数の配線などが不要となることから、構成
を簡素化して小型化できる。つぎに、動作について図５
および図６のフローチャーとを参照しながら説明する。
この実施例では、第１の伝送用ＣＰＵ７３Ａは動力負荷
制御系システムの動作を行い、第２の伝送用ＣＰＵ７３
Ｂは照明負荷制御系システムの動作を行う場合について
説明する。

【００２１】図５のステップ１０１〜１０３に示すよう
に、第１の負荷制御コントローラ３０Ａから第２の負荷
制御コントローラ３０Ｂが管理する個別制御やパターン
制御などのうちの任意の照明制御を行う場合、第１の負
荷制御コントローラ３０Ａから多重伝送ライン４１Ａを
通じて制御指令が伝送されると、第１の伝送用ＣＰＵ７
３Ａが制御指令を判別して、第１の共有メモリ７４Ａの
既定の位置に図３に示したようなデータを書き込む。一
方、メインＣＰＵ７１は第１の共有メモリ７４Ａのデー
タを監視して、そのデータに変化があれば、その変化分
を連動変換データ登録メモリ７１Ａを参照して第２の共
有メモリ７４Ｂの既定の位置に書き込む。第２の伝送用
ＣＰＵ７３Ｂは、第２の共有メモリ７４Ｂのデータを監
視して、変化があれば、多重伝送ライン４１Ｂに対し割
り込みポーリングをかけて第２の負荷制御コントローラ
３０Ｂに通知する。第２の負荷制御コントローラ３０Ｂ
は、これに対応した制御を行う。

【００２２】また、データの監視は図６のステップ２０
１〜２０３に示すように行われる。すなわち、第２の負
荷制御コントローラ３０Ｂは照明負荷を常時監視してお
り、照明制御のデータを常時更新すると同時に、スイッ
チ表示を最新に保つために、スイッチ表示を行ってい
る。第２の伝送用ＣＰＵ７３Ｂは、多重伝送ライン４１
Ｂからのスイッチ表示データ（状態最新データ）を受信
すると、その表示データを第２の共有メモリ７４Ｂの既
定の位置に書き込む。一方、メインＣＰＵ７１は第２の
共有メモリ７４Ｂのデータを監視して、そのデータに変
化があれば、多重伝送ライン４１Ａに対し割り込みポー
リングをかけて第１の負荷制御コントローラ３０Ａに通
知するまた、第１の負荷制御コントローラ３０Ａからの
監視要求に対しては、第１の伝送用ＣＰＵ７３Ａが第１
の共有メモリ７４Ａ内のデータを参照し、最新データと
して返信する。

【００２３】

【発明の効果】請求項１ないし請求項３に記載の本発明
の多重伝送負荷連動制御システムによれば、複数系統の
負荷制御システム間の連動変換データを通信で送出して
連動変換データ登録メモリに設定できるので、データの
設定および変更を極めて容易に行うことができ、従来の
ように、各端末器毎にそれぞれアドレスを設定し、台数
の増減に応じて装置を増減し、且つ配線をやり直すこと
による膨大な人為的操作による作業を解消することがで
きる。また、多数の端末器分のデータを連動変換データ
登録メモリに書き込めるので、従来のように多数の装置
を接続するのに比較して、システム構成を格段に簡素化
して大幅な小型化および省力化を達成でき、配線数など
の大幅な減少に伴い消費電力も低減する利点がある。

【図面の簡単な説明】

【図１】本発明の多重伝送負荷連動制御システム（請求
項１〜３）の基本構成を示したブロック図である。

【図２】連動変換データ登録メモリの内容を示した説明
図である。

【図３】負荷制御のための制御信号のフォーマットを示
した説明図である。

【図４】データ設定器から送出される連動変換データの
フォーマットを示した説明図である。

【図５】同上システムにおける制御処理を示したフロー
チャートである。

【図６】同上システムにおける監視処理を示したフロー
チャートである。

【図７】従来の多重伝送負荷連動制御システムを示すブ
ロック図である。

【図８】同上システムに使用されている連動変換端末器
を示す説明図である。

【符号の説明】

１０ 中央監視制御装置 ３０Ａ，３０Ｂ 負荷制御コントローラ ４１Ａ，４１Ｂ 多重伝送ライン ４０ 別の多重伝送ライン ５０Ａ，５０Ｂ 端末器 ７０ システム連動端末ユニット ７１ メインＣＰＵ ７１Ａ 連動変変換データ登録メモリ ７２ データ設定器 ７３Ａ 第１の伝送用ＣＰＵ ７３Ｂ 第２の伝送用ＣＰＵ ７４Ａ 第１の共有メモリ ７４Ｂ 第２の共有メモリ

Claims (3)

【特許請求の範囲】
1. 【請求項１】それぞれに負荷制御コントローラに多重伝
   送ラインを介して、複数の負荷機器や操作スイッチなど
   を端末器として接続して構成された第一，第二の２系統
   の多重伝送負荷制御システムを連動制御するための多重
   伝送負荷連動制御システムであって、 上記第１，第２の負荷制御システムの多重伝送ラインに
   は、システム連動端末ユニットを接続してあり、 このシステム連動端末ユニットには、一方の負荷制御シ
   ステムの負荷制御コントローラから制御信号とともに送
   出されて来る端末器のアドレスと、他方の負荷制御シス
   テムの負荷制御コントローラに返信する制御指定データ
   との連動制御に対応させた連動変換データを書換え可能
   に記憶する連動変換データ登録メモリを備えた構成とし
   た多重伝送負荷連動制御システム。
2. 【請求項２】請求項１において、 上記システム連動端末ユニットには、データ設定器から
   送信されて来る連動変換データが連動変換データ登録メ
   モリに書換え可能に設定できる構成とした多重伝送負荷
   連動制御システム。
3. 【請求項３】請求項１または２において、 上記システム連動端末ユニットは、第１の負荷制御シス
   テムの多重伝送ラインを伝送される多重信号を送受する
   ための第１の伝送用ＣＰＵと、第２の負荷制御システム
   の多重伝送ラインを伝送される多重信号を送受するため
   の第２の伝送用ＣＰＵと、メインＣＰＵとを備えてお
   り、上記第１の伝送用ＣＰＵと第２の伝送用ＣＰＵの各
   々には、上記メインＣＰＵと共通して使用される第１，
   第２の共有メモリとを備えており、 第１、第２の共有メモリの各々には、上記第１の負荷制
   御システムにおける端末器のアドレス、上記第２の負荷
   制御システムにおける端末器のアドレスが格納されてお
   り、上記メインＣＰＵには、上記第１，第２のアドレス
   の連動関係を登録するための連動変換データ登録メモリ
   を備えている多重伝送負荷連動制御システム。