JPH08154333A - 保護継電装置のトリップ回路 - Google Patents
保護継電装置のトリップ回路Info
- Publication number
- JPH08154333A JPH08154333A JP6292468A JP29246894A JPH08154333A JP H08154333 A JPH08154333 A JP H08154333A JP 6292468 A JP6292468 A JP 6292468A JP 29246894 A JP29246894 A JP 29246894A JP H08154333 A JPH08154333 A JP H08154333A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- detection
- trip
- protective relay
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は点検中に事故が発生しても正常に事
故相のみをトリップさせる保護継電装置のトリップ回路
を提供することを目的とする。 【構成】 点検条件、事故検出条件および主検出条件で
それぞれ制御される静止形素子を直列接続する保護継電
装置のトリップ回路において、主検出条件で制御される
静止形素子に正常時と逆方向の電圧が印加されたことを
検出回路で検出し、検出回路が逆方向の電圧の印加を検
出したとき当該静止形素子の駆動を阻止する。よって、
点検中に他系のトリップ回路が動作した場合でも、健全
相の誤トリップを防止できる。
故相のみをトリップさせる保護継電装置のトリップ回路
を提供することを目的とする。 【構成】 点検条件、事故検出条件および主検出条件で
それぞれ制御される静止形素子を直列接続する保護継電
装置のトリップ回路において、主検出条件で制御される
静止形素子に正常時と逆方向の電圧が印加されたことを
検出回路で検出し、検出回路が逆方向の電圧の印加を検
出したとき当該静止形素子の駆動を阻止する。よって、
点検中に他系のトリップ回路が動作した場合でも、健全
相の誤トリップを防止できる。
Description
【０００１】
【産業上の利用分野】本発明は静止形素子（サイリス
タ）を使用し、回路の動作点検機能を有する保護継電装
置のトリップ回路に関する。
タ）を使用し、回路の動作点検機能を有する保護継電装
置のトリップ回路に関する。
【０００２】
【従来の技術】保護継電器のトリップ回路は一つの素子
不良では不要なトリップに至らないように、主検出条
件、事故検出条件および点検中制御条件の３条件で構成
することが一般的である。
不良では不要なトリップに至らないように、主検出条
件、事故検出条件および点検中制御条件の３条件で構成
することが一般的である。
【０００３】図５に保護継電装置のトリップ回路の一般
的構成を示す。図５において、トリップ回路は点検中の
制御条件（１）により制御される静止形素子（以下、サ
イリスタと言う。）とその駆動回路１Ｘ、事故検出条件
（２）により制御されるサイリスタとその駆動回路２
Ｘ、Ｒ相主検出条件（３−Ｒ）により制御されるサイリ
スタとその駆動回路３Ｘ−Ｒ、同様に、Ｓ相主検出条件
（３−Ｓ）により制御されるサイリスタとその駆動回路
３Ｘ−Ｓ、Ｔ相主検出条件（３−Ｔ）により制御される
サイリスタとその駆動回路３Ｘ−Ｔ、遮断器の各相トリ
ップコイル、４−Ｒ、４−Ｓ、４−Ｔとからなる。
的構成を示す。図５において、トリップ回路は点検中の
制御条件（１）により制御される静止形素子（以下、サ
イリスタと言う。）とその駆動回路１Ｘ、事故検出条件
（２）により制御されるサイリスタとその駆動回路２
Ｘ、Ｒ相主検出条件（３−Ｒ）により制御されるサイリ
スタとその駆動回路３Ｘ−Ｒ、同様に、Ｓ相主検出条件
（３−Ｓ）により制御されるサイリスタとその駆動回路
３Ｘ−Ｓ、Ｔ相主検出条件（３−Ｔ）により制御される
サイリスタとその駆動回路３Ｘ−Ｔ、遮断器の各相トリ
ップコイル、４−Ｒ、４−Ｓ、４−Ｔとからなる。
【０００４】一方、点検中の制御条件サイリスタ１Ｘの
状態検出回路１Ｙ（その出力１Ｚ）、同様に事故検出条
件サイリスタ２Ｘの状態検出回路２Ｙ（その出力２
Ｚ）、Ｒ相主検出条件サイリスタ３Ｘ−Ｒの状態検出回
路３Ｙ−Ｒ（その出力３Ｚ−Ｒ）、またＳ相主検出条件
サイリスタ３Ｘ−Ｓの状態検出回路３Ｙ−Ｓ（その出力
３Ｚ−Ｓ）、Ｔ相主検出条件サイリスタ３Ｘ−Ｔの状態
検出用回路３Ｙ−Ｔ（その出力３Ｚ−Ｔ）とで動作機能
を検出する状態検出回路が構成される。サイリスタの状
態検出回路の詳細を３Ｙ−Ｒを代表に説明する。サイリ
スタの両端に電流制限用抵抗５Ａ、フォトカプラ６の入
力回路が接線される。フォトカプラ６の入力回路の両端
には逆電圧による素子破壊対策のダイオード７が接続さ
れ、出力回路にはコレクタ抵抗５Ｂが接続され、３Ｚ−
Ｒの出力を得る。
状態検出回路１Ｙ（その出力１Ｚ）、同様に事故検出条
件サイリスタ２Ｘの状態検出回路２Ｙ（その出力２
Ｚ）、Ｒ相主検出条件サイリスタ３Ｘ−Ｒの状態検出回
路３Ｙ−Ｒ（その出力３Ｚ−Ｒ）、またＳ相主検出条件
サイリスタ３Ｘ−Ｓの状態検出回路３Ｙ−Ｓ（その出力
３Ｚ−Ｓ）、Ｔ相主検出条件サイリスタ３Ｘ−Ｔの状態
検出用回路３Ｙ−Ｔ（その出力３Ｚ−Ｔ）とで動作機能
を検出する状態検出回路が構成される。サイリスタの状
態検出回路の詳細を３Ｙ−Ｒを代表に説明する。サイリ
スタの両端に電流制限用抵抗５Ａ、フォトカプラ６の入
力回路が接線される。フォトカプラ６の入力回路の両端
には逆電圧による素子破壊対策のダイオード７が接続さ
れ、出力回路にはコレクタ抵抗５Ｂが接続され、３Ｚ−
Ｒの出力を得る。
【０００５】点検中は制御条件（１）を「０」に制御
し、サイリスタ１ＸをＯＦＦ状態とする。その状態で事
故検出条件（２）を動作模擬させ、状態検出回路出力２
Ｚが「０」→「１」となることを確認する。次に各相の
主検出条件（３−Ｒ）、（３−Ｓ）、（３−Ｔ）を動作
模擬させ状態検出回路出力３Ｚ−Ｒ、３Ｚ−Ｓ、３Ｚ−
Ｔが「０」→「１」となることを確認することでトリッ
プ回路が正常であることを点検チェックする。（各相主
検出条件の動作模擬は点検時間の短縮のため３相同時に
行われることが一般的である。） 図６は図５で説明したトリップ回路が２組（保護装置Ａ
のトリップ回路８Ａ、保護装置Ｂのトリップ回路８
Ｂ）、トリップコイルに並列接続されたケースであり、
システムの信頼性向上を目的として採用される場合があ
る。ここで、保護装置Ｂの点検中に１相（Ｒ相）事故が
発生した状態を説明する。保護装置Ａの条件１、２、３
−Ｒが「１」となりサイリスタ１Ｘ、２Ｘ、３Ｘ−Ｒが
ＯＮ状態となり、トリップコイル４−Ｒにトリップ電流
ＩA が流れ、遮断器（図示せず）を遮断する。一方、同
時に保護装置Ｂのサイリスタ３Ｘ−Ｒに逆電圧が印加さ
れる。保護装置Ｂは点検中のためサイリスタ１ＸはＯＦ
Ｆ状態で各相のサイリスタ３Ｘ−Ｒ〜３Ｘ−ＴをＯＮに
制御された場合、サイリスタ３Ｘ−Ｒに逆電流Ｉr がサ
イリスタ３Ｘ−Ｓ、３Ｘ−Ｔを介して破線の如く流れ
る。この電流はサイリスタ３Ｘ−Ｓ、３Ｘ−Ｔにとって
は順方向の電流である為、サイリスタの保持電流以上存
在するとＯＮ状態が継続する。図７にサイリスタの効電
圧印加時の逆電流特性を示す。ゲート電流は通常数十ｍ
Ａ程度とするため、逆電流は保持電流を越える場合があ
る。従って保護装置Ｂの点検が終了した時点でサイリス
タ１ＸはＯＮ、主検出条件の３−Ｓ、３−Ｔは「１」→
「０」に制御されるが、サイリスタ３Ｘ−Ｓ、３Ｘ−Ｔ
はＯＮ状態を継続し、トリップ電流ＩB が流れ、本来、
Ｒ相のみトリップすべきところ健全相のＳ、Ｔ相まで不
要な遮断をすることとなり問題となる。（Ｒ相事故のた
め事故検出条件２および主検出条件３−Ｒは「１」状態
となっている。）
し、サイリスタ１ＸをＯＦＦ状態とする。その状態で事
故検出条件（２）を動作模擬させ、状態検出回路出力２
Ｚが「０」→「１」となることを確認する。次に各相の
主検出条件（３−Ｒ）、（３−Ｓ）、（３−Ｔ）を動作
模擬させ状態検出回路出力３Ｚ−Ｒ、３Ｚ−Ｓ、３Ｚ−
Ｔが「０」→「１」となることを確認することでトリッ
プ回路が正常であることを点検チェックする。（各相主
検出条件の動作模擬は点検時間の短縮のため３相同時に
行われることが一般的である。） 図６は図５で説明したトリップ回路が２組（保護装置Ａ
のトリップ回路８Ａ、保護装置Ｂのトリップ回路８
Ｂ）、トリップコイルに並列接続されたケースであり、
システムの信頼性向上を目的として採用される場合があ
る。ここで、保護装置Ｂの点検中に１相（Ｒ相）事故が
発生した状態を説明する。保護装置Ａの条件１、２、３
−Ｒが「１」となりサイリスタ１Ｘ、２Ｘ、３Ｘ−Ｒが
ＯＮ状態となり、トリップコイル４−Ｒにトリップ電流
ＩA が流れ、遮断器（図示せず）を遮断する。一方、同
時に保護装置Ｂのサイリスタ３Ｘ−Ｒに逆電圧が印加さ
れる。保護装置Ｂは点検中のためサイリスタ１ＸはＯＦ
Ｆ状態で各相のサイリスタ３Ｘ−Ｒ〜３Ｘ−ＴをＯＮに
制御された場合、サイリスタ３Ｘ−Ｒに逆電流Ｉr がサ
イリスタ３Ｘ−Ｓ、３Ｘ−Ｔを介して破線の如く流れ
る。この電流はサイリスタ３Ｘ−Ｓ、３Ｘ−Ｔにとって
は順方向の電流である為、サイリスタの保持電流以上存
在するとＯＮ状態が継続する。図７にサイリスタの効電
圧印加時の逆電流特性を示す。ゲート電流は通常数十ｍ
Ａ程度とするため、逆電流は保持電流を越える場合があ
る。従って保護装置Ｂの点検が終了した時点でサイリス
タ１ＸはＯＮ、主検出条件の３−Ｓ、３−Ｔは「１」→
「０」に制御されるが、サイリスタ３Ｘ−Ｓ、３Ｘ−Ｔ
はＯＮ状態を継続し、トリップ電流ＩB が流れ、本来、
Ｒ相のみトリップすべきところ健全相のＳ、Ｔ相まで不
要な遮断をすることとなり問題となる。（Ｒ相事故のた
め事故検出条件２および主検出条件３−Ｒは「１」状態
となっている。）
【０００６】
【発明が解決しようとする課題】上述したように、トリ
ップ回路が並列接続された保護装置の一方が点検中に事
故が発生した時、点検中の保護装置の健全相のサイリス
タが逆電流がＯＮ状態となり、点検が終了した時点で不
要な遮断を行う可能性が存在する問題がある。
ップ回路が並列接続された保護装置の一方が点検中に事
故が発生した時、点検中の保護装置の健全相のサイリス
タが逆電流がＯＮ状態となり、点検が終了した時点で不
要な遮断を行う可能性が存在する問題がある。
【０００７】本発明は上記問題点を解決するためになさ
れたものであり、トリップ回路が並列接続される構成で
点検中に事故が発生しても正常に事故相のみをトリップ
させることが可能な保護継電装置のトリップ回路とする
ことで信頼性の向上した保護継電装置を提供することを
目的とする。
れたものであり、トリップ回路が並列接続される構成で
点検中に事故が発生しても正常に事故相のみをトリップ
させることが可能な保護継電装置のトリップ回路とする
ことで信頼性の向上した保護継電装置を提供することを
目的とする。
【０００８】
【課題を解決するための手段】本発明の保護継電装置の
トリップ回路は、保護継電装置からの点検条件、事故検
出条件および主検出条件でそれぞれ制御される静止形素
子を直列接続する保護継電装置のトリップ回路におい
て、主検出条件で制御される静止形素子に正常時と逆方
向の電圧が印加されたことを検出する検出回路と、この
検出回路が逆方向の電圧の印加を検出したとき当該静止
形素子の駆動を阻止する阻止回路とを備える。
トリップ回路は、保護継電装置からの点検条件、事故検
出条件および主検出条件でそれぞれ制御される静止形素
子を直列接続する保護継電装置のトリップ回路におい
て、主検出条件で制御される静止形素子に正常時と逆方
向の電圧が印加されたことを検出する検出回路と、この
検出回路が逆方向の電圧の印加を検出したとき当該静止
形素子の駆動を阻止する阻止回路とを備える。
【０００９】また、主検出条件で制御される静止形素子
は３相それぞれの静止形素子の並列であって、主検出条
件で制御される静止形素子に正常時と逆方向の電圧が印
加されたことを検出する各相毎に設けられた検出回路
と、各相の検出回路の少なくとも１つが逆方向の電圧の
印加を検出したとき主検出条件で制御される静止形素子
の駆動を阻止する各相毎に設けられた阻止回路とを備え
るものである。また、前記阻止回路に代えて、検出回路
が逆方向の電圧の印加を検出したとき、検出後所定時間
当該静止形素子の駆動を阻止する阻止回路とするもので
ある。
は３相それぞれの静止形素子の並列であって、主検出条
件で制御される静止形素子に正常時と逆方向の電圧が印
加されたことを検出する各相毎に設けられた検出回路
と、各相の検出回路の少なくとも１つが逆方向の電圧の
印加を検出したとき主検出条件で制御される静止形素子
の駆動を阻止する各相毎に設けられた阻止回路とを備え
るものである。また、前記阻止回路に代えて、検出回路
が逆方向の電圧の印加を検出したとき、検出後所定時間
当該静止形素子の駆動を阻止する阻止回路とするもので
ある。
【００１０】
【作用】保護継電装置のトリップ回路の当該系が点検中
に他系のトリップ回路の動作した場合、事故相の検出回
路が逆方向の電圧の印加を検出し、阻止回路により当該
主検出条件で制御される事故相の静止形素子の駆動を阻
止し、健全相の主検出条件で制御される静止形素子をＯ
ＦＦ状態にさせる。これにより、点検解除後の健全相の
誤トリップを防止できる。
に他系のトリップ回路の動作した場合、事故相の検出回
路が逆方向の電圧の印加を検出し、阻止回路により当該
主検出条件で制御される事故相の静止形素子の駆動を阻
止し、健全相の主検出条件で制御される静止形素子をＯ
ＦＦ状態にさせる。これにより、点検解除後の健全相の
誤トリップを防止できる。
【００１１】
【実施例】以下図面を参照して実施例を説明する。図１
は本発明による保護継電装置のトリップ回路を説明する
一実施例の構成図である。図１において図５と同一部分
については同一符号を付して説明を省略する。
は本発明による保護継電装置のトリップ回路を説明する
一実施例の構成図である。図１において図５と同一部分
については同一符号を付して説明を省略する。
【００１２】図１において、主検出用サイリスタの両端
に電流制限用抵抗５Ｃ、フォトカプラ６Ａの入力回路が
接続される。フォトカプラ６Ａの入力回路の両端には逆
電圧対策のダイオード７Ａが接続され、出力回路にはコ
レクタ抵抗５Ｄが接続される。このフォトカプラ６Ａ、
抵抗５Ｃ、５Ｄが本実施例の検出回路となる。フォトカ
プラ６Ａの出力は各相の主検出条件と共に論理積回路９
に導入され、その出力は各相の主検出用サイリスタ駆動
回路を制御する。この論理積回路９が本実施例の阻止回
路となる。
に電流制限用抵抗５Ｃ、フォトカプラ６Ａの入力回路が
接続される。フォトカプラ６Ａの入力回路の両端には逆
電圧対策のダイオード７Ａが接続され、出力回路にはコ
レクタ抵抗５Ｄが接続される。このフォトカプラ６Ａ、
抵抗５Ｃ、５Ｄが本実施例の検出回路となる。フォトカ
プラ６Ａの出力は各相の主検出条件と共に論理積回路９
に導入され、その出力は各相の主検出用サイリスタ駆動
回路を制御する。この論理積回路９が本実施例の阻止回
路となる。
【００１３】図１において、Ｒ相主検出用サイリスタ３
Ｘ−Ｒに逆電圧が印加された場合、サイリスタ３Ｘ−Ｒ
に逆電流が流れると共にフォトカプラ６Ａ及び電流制限
抵抗５Ｃを介して電流が分流しフォトカプラ６ＡがＯＮ
状態となりフォトカプラ６Ａの出力は「０」となる。こ
れにより、その間論理積９の出力は「０」となるためサ
イリスタ３Ｘ−Ｒのトリガ電流は零となり逆電流も阻止
される。以下、逆電流が阻止されると健全相の主検出用
サイリスタ３Ｘ−Ｓ、３Ｘ−ＴもターンＯＦＦし、点検
終了後正常に事故相のみがトリップ可能となる。
Ｘ−Ｒに逆電圧が印加された場合、サイリスタ３Ｘ−Ｒ
に逆電流が流れると共にフォトカプラ６Ａ及び電流制限
抵抗５Ｃを介して電流が分流しフォトカプラ６ＡがＯＮ
状態となりフォトカプラ６Ａの出力は「０」となる。こ
れにより、その間論理積９の出力は「０」となるためサ
イリスタ３Ｘ−Ｒのトリガ電流は零となり逆電流も阻止
される。以下、逆電流が阻止されると健全相の主検出用
サイリスタ３Ｘ−Ｓ、３Ｘ−ＴもターンＯＦＦし、点検
終了後正常に事故相のみがトリップ可能となる。
【００１４】図２は本発明による更に他の実施例構成図
である。本実施例で図１と同様の部分については同一の
符号を付して説明を省略する。フォトカプラ６Ａの出力
を３相共論理積回路９Ａに導入し、その出力と各相の主
検出用サイリスタ駆動出力とを論理積９に導入し、論理
積９の出力で各相の各々の主検出用サイリスタを駆動す
るよう構成したことを特徴とする。
である。本実施例で図１と同様の部分については同一の
符号を付して説明を省略する。フォトカプラ６Ａの出力
を３相共論理積回路９Ａに導入し、その出力と各相の主
検出用サイリスタ駆動出力とを論理積９に導入し、論理
積９の出力で各相の各々の主検出用サイリスタを駆動す
るよう構成したことを特徴とする。
【００１５】図２の如く構成した場合、図１で得られる
逆電流の阻止を事故相および健全相の主検出用サイリス
タの２カ所で実施することとなり、更に信頼性が向上す
る。図３は本発明による更に他の実施例構成図である。
本実施例で図１と同様の部分については同一の符号を付
して説明を省略する。各相の主検出用サイリスタの両端
に電流制限用抵抗５Ａ、フォトカプラ６の入力回路およ
びフォトカプラ６Ｂの入力回路が接続される。フォトカ
プラ６の入力回路には逆電圧対策のダイオード７、フォ
トカプラ６Ｂの入力回路には、同様のダイオード７Ｂが
接続されることを特徴とする。効果については図１と同
様。
逆電流の阻止を事故相および健全相の主検出用サイリス
タの２カ所で実施することとなり、更に信頼性が向上す
る。図３は本発明による更に他の実施例構成図である。
本実施例で図１と同様の部分については同一の符号を付
して説明を省略する。各相の主検出用サイリスタの両端
に電流制限用抵抗５Ａ、フォトカプラ６の入力回路およ
びフォトカプラ６Ｂの入力回路が接続される。フォトカ
プラ６の入力回路には逆電圧対策のダイオード７、フォ
トカプラ６Ｂの入力回路には、同様のダイオード７Ｂが
接続されることを特徴とする。効果については図１と同
様。
【００１６】図４は本発明による更に他の実施例構成図
である。本実施例で図１と同様の部分については同一の
符号を付して説明を省略する。フォトカプラ６Ａの出力
はＮＯＴ回路10Ａ、ワンショットタイマ11、ＮＯＴ回路
10Ｂを介して主検出条件と共に論理積回路９に導入され
る。本実施例の効果は逆電圧によるサイリスタの駆動回
路の制御を可能な限り短時間とすることで正常なトリッ
プを早めることができる。
である。本実施例で図１と同様の部分については同一の
符号を付して説明を省略する。フォトカプラ６Ａの出力
はＮＯＴ回路10Ａ、ワンショットタイマ11、ＮＯＴ回路
10Ｂを介して主検出条件と共に論理積回路９に導入され
る。本実施例の効果は逆電圧によるサイリスタの駆動回
路の制御を可能な限り短時間とすることで正常なトリッ
プを早めることができる。
【００１７】
【発明の効果】以上説明した如く、本発明によればトリ
ップ回路を並列接続したシステムでも点検中の事故検出
時、事故時のみ正しくトリップさせ健全相の不要トリッ
プを阻止できる保護継電装置が提供できる。
ップ回路を並列接続したシステムでも点検中の事故検出
時、事故時のみ正しくトリップさせ健全相の不要トリッ
プを阻止できる保護継電装置が提供できる。
【図１】本発明による保護装置のトリップ回路を説明す
る一実施例構成図。
る一実施例構成図。
【図２】本発明による他の実施例構成図。
【図３】本発明による他の実施例構成図。
【図４】本発明による他の実施例構成図。
【図５】従来の保護装置のトリップ回路を説明する構成
例図。
例図。
【図６】従来の保護装置のトリップ回路の問題点を説明
する構成例図。
する構成例図。
【図７】サイリスタの逆電圧印加時の逆電流特性図。
１…点検中条件、１Ｘ，２Ｘ，３Ｘ…サイリスタ、１
Ｙ，２Ｙ，３Ｙ…状態検出回路、２…事故検出条件、３
…主検出条件、４…トリップコイル、５…抵抗、６…フ
ォトカプラ、７…ダイオード、９…論理積回路、10…Ｎ
ＯＴ回路、11…ワンショットタイマ回路。
Ｙ，２Ｙ，３Ｙ…状態検出回路、２…事故検出条件、３
…主検出条件、４…トリップコイル、５…抵抗、６…フ
ォトカプラ、７…ダイオード、９…論理積回路、10…Ｎ
ＯＴ回路、11…ワンショットタイマ回路。
Claims (3)
- 【請求項１】 保護継電装置からの点検条件、事故検出
条件および主検出条件でそれぞれ制御される静止形素子
を直列接続する保護継電装置のトリップ回路において、
前記主検出条件で制御される静止形素子に正常時と逆方
向の電圧が印加されたことを検出する検出回路と、この
検出回路が逆方向の電圧の印加を検出したとき当該静止
形素子の駆動を阻止する阻止回路とを備えたことを特徴
とする保護継電装置のトリップ回路。 - 【請求項２】 保護継電装置からの点検条件、事故検出
条件および主検出条件でそれぞれ制御される静止形素子
を直列接続する保護継電装置のトリップ回路において、
前記主検出条件で制御される静止形素子は３相それぞれ
の静止形素子の並列であって、前記主検出条件で制御さ
れる静止形素子に正常時と逆方向の電圧が印加されたこ
とを検出する各相毎に設けられた検出回路と、前記各相
の検出回路の少なくとも１つが逆方向の電圧の印加を検
出したとき前記主検出条件で制御される静止形素子の駆
動を阻止する各相毎に設けられた阻止回路とを備えたこ
とを特徴とする保護継電装置のトリップ回路。 - 【請求項３】 請求項１あるいは請求項２において、前
記阻止回路を、前記検出回路が逆方向の電圧の印加を検
出したとき、検出後所定時間当該静止形素子の駆動を阻
止する阻止回路とすることを特徴とする保護継電装置の
トリップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6292468A JPH08154333A (ja) | 1994-11-28 | 1994-11-28 | 保護継電装置のトリップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6292468A JPH08154333A (ja) | 1994-11-28 | 1994-11-28 | 保護継電装置のトリップ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08154333A true JPH08154333A (ja) | 1996-06-11 |
Family
ID=17782208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6292468A Pending JPH08154333A (ja) | 1994-11-28 | 1994-11-28 | 保護継電装置のトリップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08154333A (ja) |
-
1994
- 1994-11-28 JP JP6292468A patent/JPH08154333A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4994933A (en) | Ground fault circuit interrupter having loss of neutral or loss of ground protection | |
| JPH06253449A (ja) | 電力供給システム | |
| JPH05316745A (ja) | 保護回路異常検出装置 | |
| JPH08273514A (ja) | 漏電検出装置 | |
| JPS586390B2 (ja) | 制御整流回路における故障検出装置 | |
| JP3468950B2 (ja) | 不足電圧継電器の監視回路 | |
| JP3562674B2 (ja) | 変圧器保護継電装置 | |
| JP3746552B2 (ja) | 瞬時電圧低下対策装置の異常確認方法 | |
| JP2746951B2 (ja) | 保護継電装置 | |
| JP2951774B2 (ja) | 超限流電力ヒューズ用検出装置 | |
| JPH0214281Y2 (ja) | ||
| JPS6145755Y2 (ja) | ||
| JP2670291B2 (ja) | 保護継電装置 | |
| JPS5959013A (ja) | 電流差動保護継電装置 | |
| JP2001177977A (ja) | ディジタル形保護継電装置 | |
| JPH0125295B2 (ja) | ||
| JPS63114525A (ja) | 電流差動継電装置 | |
| JP2000092693A (ja) | 短絡方向継電器 | |
| JPH11341671A (ja) | 保護継電装置 | |
| JP2005020862A (ja) | 保護継電装置 | |
| JPS6151493B2 (ja) | ||
| JP2003153430A (ja) | ネットワークプロテクタ | |
| JPS61248331A (ja) | ヒユ−ズ断検出装置 | |
| JPH0636648B2 (ja) | 保護継電装置 | |
| JPS58186327A (ja) | 距離継電装置 |