JPH0815728A

JPH0815728A - 液晶表示装置

Info

Publication number: JPH0815728A
Application number: JP14986994A
Authority: JP
Inventors: Masashi Jinno; 優志神野
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1994-06-30
Filing date: 1994-06-30
Publication date: 1996-01-19

Abstract

(57)【要約】【目的】ＴＦＴを用いたアクティブマトリクス型液晶
表示装置において、ゲート・ソース間の寄生容量に起因
する直流成分電圧を低減し表示特性を向上する。【構成】ＴＦＴのソース電極の幅をドレイン電極より
も小さくして、ゲート・ソース間の寄生容量を低減する
とともに、印加電圧を大きくすることにより、電圧降下
量を増大する構造とする。これにより、大きな負のソー
ス電圧Ｖｓ４を印加した時の電圧降下量ΔＶｓ４が増大
するため、小さなソース電圧Ｖｓ２，Ｖｓ３を印加した
ときの電圧降下量ΔＶｓ２，ΔＶｓ３に合わせて共通電
極電圧Ｖｃｏｍを設定することにより全体として直流成
分電圧が低減される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に関し、
特に、液晶の誘電率異方性に基づく直流成分電圧の影響
を低減して表示品位を改善した液晶表示装置に関する。

【０００２】

【従来の技術】液晶表示装置は薄型、軽量、低消費電力
などの利点があり、ＯＡ機器、ＡＶ機器などの分野で実
用化が進んでいる。特に、スイッチング素子として、薄
膜トランジスタ（ＴＦＴ：Thin Film Transistor）を用
いたアクティブマトリクス型は、原理的にデューティ比
１００％のスタティック駆動をマルチプレクス的に行う
ことができ、大画面、高精細な動画ディスプレイに使用
されている。

【０００３】アクティブマトリクス型液晶表示装置は、
マトリクス状に配置された表示電極と各表示電極に接続
されたＴＦＴとを有した基板（ＴＦＦ基板）と、共通電
極を有した基板（対向基板）を、液晶を挟んで貼り合わ
せることにより構成される。ＴＦＴは表示電極へのデー
タ信号入力を選択するスイッチング素子であり、ゲート
電極、ドレイン電極、ソース電極、及び、非単結晶半導
体層より構成されるＦＥＴである。それぞれの電極はゲ
ートライン、ドレインライン及び表示電極に接続されて
いる。非単結晶半導体層は、非晶質シリコン（ａ−Ｓ
ｉ）や多結晶シリコン（ｐ−Ｓｉ）などであり、チャン
ネル層として機能する。ゲートライン群は線順次に走査
選択されて１走査線上の全てのＴＦＴをＯＮとし、この
ＯＮ期間中にデータ信号が各ドレインラインを介してそ
れぞれの表示電極に入力される。共通電極は走査信号に
同期して電圧が設定され、対向する各表示電極との間で
画素となる液晶容量が形成されて電圧が保持される。こ
の保持電圧は間隙の液晶を駆動するとともに、次フィー
ルドで正負反転して書き換えられるまで、液晶の駆動状
態を１走査期間維持する。液晶の駆動状態は液晶容量に
並列して補助容量を配置することにより、保持特性が向
上される。補助容量としては、表示電極に重畳して、補
助容量電極を配置することにより形成されるＣ_S Ｏｎ
Ｃｏｍｍｏｎ方式や、ゲートラインの一部を表示電極へ
延在して重畳させるＣ_S ＯｎＧａｔｅ方式がある。こ
うして、画素ごとに光の透過率が調整され、各透過光は
巨視的な合成により所望の表示画像として視認される。

【０００４】図８は、このような液晶表示装置の等価回
路図である。ゲートライン（Ｇ１〜Ｇｍ）とドレインラ
イン（Ｄ１〜Ｄｎ）が交差配置された交点にＴＦＴ（Ｓ
Ｅ）が形成され、そのソースは液晶容量（Ｃｌｃ）及び
補助容量（Ｃｓｃ）の一方の電極となっている。液晶容
量（Ｃｌｃ）の他方の電極は不図示である対向基板側の
共通電極であり、補助容量（Ｃｓｃ）の他方の電極は補
助容量電極（Ｓｃ）である。また、ゲート・ソース間に
は寄生容量（Ｃｇｓ）が生じている。

【０００５】図９に従来のＴＦＴの構造を示す。（ａ）
は平面図であり（ｂ）は断面図である。ガラス基板（１
０）上には、ゲート電極（１１）がＣｒなどにより形成
され、この上にはＳｉＮ_Xなどのゲート絶縁膜（１２）
が被覆されている。ゲート電極（１１）に対応するゲー
ト絶縁膜（１２）上には、ａ−Ｓｉ（１３）、パッシベ
ーション（１４）、Ｎ⁺ａ−Ｓｉ（１５）が順次積層さ
れており、これらの両側には、Ａｌなどからなるソース
電極（１６）及びドレイン電極（１７）が形成され、ゲ
ート電極（１１）に部分的に重畳している。この重畳部
は、マスク合わせのアライメントマージンであり、寄生
容量（Ｃｇｓ）となっている。また、図示は省略した
が、ＩＴＯからなる表示電極がソース電極（１６）に接
続して設けられ、液晶層を挟んで配置された基板上の同
じく不図示の共通電極と対向して液晶容量（Ｃｌｃ）を
形成している。

【０００６】このような構成の液晶表示装置を駆動する
と、ゲート電圧ＶｇがＨレベルとなってＯＮとなった
時、ソース電極（１６）の電圧Ｖｓは、ドレイン電極
（１７）に印加されたデータ信号電圧と同じレベルにな
った後、ゲート電圧ＶｇのＬレベルへの立ち下がり時
に、寄生容量（Ｃｇｓ）の影響を受けて瞬間的にΔＶｓ
の大きさだけ電圧が降下する。ソース電圧Ｖｓは、この
後、ＴＦＴのＯＦＦ抵抗により液晶容量（Ｃｌｃ）及び
補助容量（Ｃｓｃ）に保持されて１フィールド期間一定
レベルに保たれる。ソース電圧の降下量ΔＶｓは、ゲー
ト電圧Ｖｇの変化量ΔＶｇと、液晶容量Ｃｌｃ、ＴＦＴ
の寄生容量Ｃｇｓ及び補助容量Ｃｓｃに依存して次の式
で表される。

【０００７】

【数１】

【０００８】従来は、共通電極電圧Ｖｃｏｍのレベル
を、データ信号の正負反転の中心電圧レベルＶｃよりも
ΔＶｓだけ降下させることにより、液晶容量（Ｃｌｃ）
へ印加される直流成分電圧を消去していた。

【０００９】

【発明が解決しようとする課題】図１０は従来の液晶表
示装置を駆動した時の波形図であり、印加するソース電
圧の高いレベルから、大きな正電圧（Ｖｓ１）、小さな
正電圧（Ｖｓ２）、小さな負電圧（Ｖｓ３）及び大きな
負電圧（Ｖｓ４）の４種類について示している。各ソー
ス電圧（Ｖｓ１，Ｖｓ２，Ｖｓ３，Ｖｓ４）は、ゲート
電圧（Ｖｇ）のＨレベル期間中にそれぞれドレイン電圧
Ｖｄ１，Ｖｄ２，Ｖｄ３，Ｖｄ４と同じレベルにされた
後、ゲート電圧（Ｖｇ）のＬレベルへの立ち下がり時
に、それぞれ、ΔＶｓ１、ΔＶｓ２、ΔＶｓ３、ΔＶｓ
４の大きさだけ電圧が降下する。その後、各ソース電圧
（Ｖｓ１，Ｖｓ２，Ｖｓ３，Ｖｓ４）は、液晶容量（Ｃ
ｌｃ）及び補助容量（Ｃｓｃ）により、１フィールド期
間一定レベルに保たれる。

【００１０】これらソース電圧の降下量ΔＶｓは、液晶
容量Ｃｌｃ、ＴＦＴの寄生容量Ｃｇｓ及び補助容量Ｃｓ
ｃに依存して式１で表されるが、液晶が有する誘電率の
異方性のために次のような問題がある。即ち、液晶容量
（Ｃｌｃ）への印加電圧Ｖｌｃｎ（＝Ｖｓｎ−Ｖｃｏ
ｍ）（ｎ＝１，２，３，４）を増大することにより液晶
の配向状態が変化し、これに伴って液晶容量（Ｃｌｃ）
の容量値が増大する。そのため、大きなソース電圧Ｖｓ
１，Ｖｓ４を印加した時、それぞれの場合の液晶容量
（Ｃｌｃ１，Ｃｌｃ４）の容量値は大きくなるので、電
圧降下量ΔＶｓ１、ΔＶｓ４は比較的小さくなり、小さ
なソース電圧Ｖｓ２，Ｖｓ３を印加した場合、液晶容量
（Ｃｌｃ２，Ｃｌｃ３）の容量値は小さくなるので、電
圧降下量ΔＶｓ２、ΔＶｓ３は比較的大きくなる。

【００１１】従来のように、共通電極電圧（Ｖｃｏｍ）
のレベルを、ソース電圧の降下量ΔＶｓだけ下げる方法
では、ソース電圧のレベルによって電圧降下量が異なっ
ているため、十分には対応ができず、直流成分が残って
いた。例えば、共通電極電圧（Ｖｃｏｍ）を、ソース電
圧Ｖｓ２，Ｖｓ３を印加した場合の液晶容量（Ｃｌｃ
２，Ｃｌｃ３）に合わせて設定すると、ΔＶｓは大きく
なる。この時、ソース電圧Ｖｓ１を印加した場合、液晶
容量（Ｃｌｃ１）への印加電圧Ｖｌｃ１にはΔＶｓ−Δ
Ｖｓ１（＞０）の直流成分が生じるのに対して、ソース
電圧Ｖｓ４を印加した場合の液晶容量（Ｃｌｃ４）への
印加電圧Ｖｌｃ４については、ΔＶｓ４−ΔＶｓ（＜
０）の直流成分が生じる。このため、全体として大きな
直流成分が残り、焼き付き、フリッカ、コントラスト比
の低下などを招き、表示品位が低下していた。

【００１２】一方、直流成分を低減するために補助容量
（Ｃｓｃ）を増大するとすると、ＴＦＴサイズ及び補助
容量電極を大きくする必要があるため、有効表示領域が
縮小し、開口率の低下や、重畳面積の増大によるショー
トの増加などの問題が生じていた。特に、Ｃ_S ＯｎＧ
ａｔｅ方式では、ゲートライン上の補助容量が増大して
信号歪みが生じ、表示特性の劣化を招いていた。

【００１３】

【課題を解決するための手段】本発明はこの課題に鑑み
て成され、第１に、液晶を挟んで対向して配置された２
枚の基板の一方の対向表面にマトリクス状に配置された
表示電極と、該表示電極に電圧を印加する薄膜トランジ
スタと、他方の対向表面に全面的に配置された共通電極
とを備えた液晶表示装置において、前記薄膜トランジス
タは、前記表示電極に印加する電圧の大きさに依存し
て、前記表示電極の電圧を所定量降下させるとともに、
前記共通電極の電圧は、前記表示電極の電圧の降下量を
考慮して設定した構成である。

【００１４】第２に、第１の構成において、前記スイッ
チング素子は、基板上に互いに交差して配置されたゲー
トラインとドレインラインの交点に形成され、ゲート電
極、ゲート絶縁膜、非単結晶半導体層、及び、ソース・
ドレインの各電極が順次積層された薄膜トランジスタで
あり、そのソース電極を前記表示電極に接続した構成で
ある。

【００１５】第３に、第２の構成において、前記薄膜ト
ランジスタは、ソース電極幅をドレイン電極幅より狭く
した構成である。第４に、第２の構成において、前記薄
膜トランジスタは、ソース電極とゲート電極との重畳部
において、前記ソース電極が複数に分割された構成であ
る。第５に、第４の構成において、前記分割されたソー
ス電極の間隔は１．５〜２．５μｍの範囲内である構成
である。

【００１６】

【作用】前記第１の構成で、表示電極に電圧を印加する
スイッチング素子として、印加電圧に依存して表示電極
の電圧を降下するものを用いることにより、液晶容量へ
印加される直流成分電圧を低減することができる。即
ち、印加電圧が小さく電圧降下量の大きな状態に合わせ
て共通電極電圧を設定した場合、大きな負電圧を印加し
た時の電圧降下量を大きくすることにより、直流成分が
正方向へ変化し、大きな正電圧を印加した時の直流成分
に近づくので、直流成分の差が低減され、全体として直
流成分が減少する。

【００１７】前記第２の構成で、薄膜トランジスタは、
電界効果により非単結晶半導体層の導電率が変化するの
で、ゲート・ソース間の電圧によりゲート・ソース間の
寄生容量の容量値が制御されるが、特に、ソース電極幅
を小さくすることにより、ゲート・ソース間の電圧に依
存して、ゲート・ソース間の寄生容量の容量値の変化が
大きくなる。つまり、ゲート・ソース間の重畳面積を小
さくすることにより、電界効果が微小な時は寄生容量が
小さく、電界効果が大きくなるにつれて非単結晶半導体
層の高導電率領域が拡がるので、ゲート・ソース間の重
畳面積も拡がって寄生容量が大きくなる。即ち、ソース
電圧の降下量はソース電圧のレベルに依存して変化す
る。

【００１８】前記第３の構成で、ゲート電極との重畳部
においてソース電極を複数に分割したことにより、ソー
ス電圧の降下量がソース電圧のレベルに依存して大きく
変化するとともに、ソース電極幅が狭まることによるＯ
Ｎ電流の低下が抑制される。即ち、非単結晶半導体層中
のキャリアが、ドレイン電極よりも幅が狭いソース電極
に対して拡がった移動径路をとるため、ソース電極を複
数に分割することにより、実効的にチャンネル幅の減少
が避けられる。

【００１９】前記第４の構成で、ａ−ＳｉＴＦＴにおい
ては、実験的にａ−Ｓｉ層の移動径路の拡がり幅は２μ
ｍ前後であることが分かっているので、分割されたソー
ス電極の間隔を１．５〜２．５μｍの範囲内でとること
により、ＯＮ電流の低下が防止される。

【００２０】

【実施例】続いて、本発明の実施例を説明する。まず、
本発明はＴＦＴの構造に特徴がある。図１に本発明の実
施例に係るＴＦＴの平面図（ａ）と断面図（ｂ）を示
す。なお、従来例の図９と同じものについては、同じ符
号を用いている。ガラス基板（１０）上に、ゲート電極
（１１）、これを覆うゲート絶縁膜（１２）、ゲート電
極（１１）に対応するゲート絶縁膜（１２）上に、ａ−
Ｓｉ（１３）、パッシベーション（１４）、Ｎ⁺ａ−Ｓ
ｉ（１５）が順次積層されており、これらの両側にソー
ス電極（１６）及びドレイン電極（１７）が形成され、
ゲート電極（１１）に部分的に重畳している。（ａ）に
示すように、ソース電極（１６）の幅（Ｗ_S）は、ドレ
イン電極（１７）の幅（Ｗ_D）よりも狭くなっている。

【００２１】このようなＴＦＴに関して、ＯＮ時におけ
るゲート・ソース間電圧Ｖｇｓと寄生容量Ｃｇｓとの関
係についてシミュレーションの結果を図２に示す。Ｖｇ
ｓが大きくなるにつれてＣｇｓの値が増大しているのが
わかる。これより、ＯＮ時のゲート電圧ＶｇＨに対し
て、ソース電圧Ｖｓのレベルが下がるにつれてゲート・
ソース間電圧Ｖｇｓが大きくなって寄生容量Ｃｇｓ（Ｖ
ｓ）が増大する。

【００２２】このようにソース電圧Ｖｓに依存して寄生
容量Ｃｇｓ（Ｖｓ）が変化する原因について次のような
ことが考えられる。ゲート・ソース間電圧Ｖｇｓが増大
して電界強度が増すにつれて、ａ−Ｓｉ（１３）の高導
電率領域が順次拡大し、このために寄生容量Ｃｇｓが増
大する。図３に、本発明のＴＦＴにおいて寄生容量の等
価回路図を示す。ＣｇｓＡはゲート絶縁膜（１２）を挟
んでゲート電極（１１）とソース電極（１６）の間にで
きる寄生容量であり、ＣｇｓＢはゲート絶縁膜（１２）
とａ−Ｓｉ（１３）を挟んでゲート電極（１１）とソー
ス電極（１６）の間にできる寄生容量であり、ＣｇｓＣ
はゲート絶縁膜（１２）を挟んでａ−Ｓｉ（１３）とゲ
ート電極（１１）の間にできる寄生容量である。Ｃｇｓ
Ａは常に一定であるが、ＣｇｓＢは、ゲート・ソース間
電圧Ｖｇｓの電界効果によりａ−Ｓｉ（１３）の導電率
が変化するため、Ｖｇｓに依存して容量値が変化し、Ｃ
ｇｓｂまで増大する。また、ＣｇｓＣは、容量の一方の
電極となっているａ−Ｓｉがゲート・ソース間の電界強
度により高導電領域の面積が変化するため、容量値がＶ
ｇｓに依存して変化する。このように、本発明のＴＦＴ
は、ゲート・ソース間電圧Ｖｇｓが大きくなるにつれ
て、寄生容量ＣｇｓＡ＋ＣｇｓＢが増大してＣｇｓＡ＋
Ｃｇｓｂになり、更にＶｇｓが大きくなるとＣｇｓＡ＋
Ｃｇｓｂ＋ＣｇｓＣへと順次増大して容量値を変化す
る。即ち、ソース電極（１６）をあらかじめ小さなサイ
ズに形成しておくことにより、ゲート・ソース間の重畳
部を小さくして寄生容量Ｃｇｓを小さくするとともに、
ソース電圧Ｖｓのレベルが下がってゲート・ソース間電
圧Ｖｇｓが増大するにつれて、これに大きく依存して寄
生容量Ｃｇｓ（Ｖｇｓ）が増大する。

【００２３】また、図４はソース側のチャンネル幅（Ｗ
_S）とＯＮ電流（Ｉ_DS）との関係についての実験結果で
ある。Ｗ_Sが１０、１５、２０、２５（μｍ）の時のＩ
_DSの実測値より最適直線を推測すると、Ｗ_S軸との交点
は−２μｍとなっている。これより、ソース幅（Ｗ_S）
がドレイン幅（Ｗ_D）よりも狭い場合、実効的なチャン
ネル幅はソース幅（Ｗ_S）よりも約２μｍ拡がることが
わかる。この現象も、電界効果によるａ−Ｓｉ（１３）
層の導電率の変化によって生じると推測される。これよ
り、ソース電極（１６）の幅を狭く形成しても、ＯＮ電
流の低下が抑制されることがわかる。

【００２４】図５は、スイッチング素子として、以上に
説明したソース電圧Ｖｓのレベルに依存して寄生容量を
変化するＴＦＴを用いた液晶表示装置の駆動方法を示す
波形図である。大きな正のソース電圧（Ｖｓ１）、小さ
な正のソース電圧（Ｖｓ２）、小さな負のソース電圧
（Ｖｓ３）及び大きな負のソース電圧（Ｖｓ４）は、ゲ
ート電圧ＶｇのＨレベル期間中にそれぞれ印加されるド
レイン電圧Ｖｄ１，Ｖｄ２，Ｖｄ３，Ｖｄ４と同じレベ
ルになった後、ゲート電圧ＶｇのＬレベルへの立ち下が
り時に、それぞれ、ΔＶｓ１、ΔＶｓ２、ΔＶｓ３、Δ
Ｖｓ４の大きさだけ電圧が降下する。その後、各ソース
電圧Ｖｓｎ（ｎ＝１，２，３，４）は、液晶容量Ｃｌｃ
及び補助容量Ｃｇｓに保持されて、１フィールド期間一
定レベルに保たれる。各ソース電圧の降下量ΔＶｓｎ
（ｎ＝１，２，３，４）は、ゲート電圧Ｖｇの変化量Δ
Ｖｇと、ソース電圧のレベルに依存して変化する液晶容
量Ｃｌｃ（Ｖｓｎ）及びＴＦＴの寄生容量Ｃｇｓ（Ｖｓ
ｎ）、そして補助容量Ｃｓｃに依存して次の式で表され
る。

【００２５】

【数２】

【００２６】この式より明らかなように、ソース電圧Ｖ
ｓ２，Ｖｓ３の時の液晶容量Ｃｌｃ２，Ｃｌｃ３に比べ
て、ソース電圧Ｖｓ１，Ｖｓ４の時の液晶容量Ｃｌｃ
１，Ｃｌｃ４が大きいとともに、寄生容量Ｃｇｓｎ（ｎ
＝１，２，３，４）はソース電圧Ｖｓｎ（ｎ＝１，２，
３，４）のレベルが下がるにつれて大きくなるため、電
圧降下量はＣｌｃｎ及びＣｇｓｎの両方の変化に依存
し、ΔＶｓ１に対してΔＶｓ２、ΔＶｓ３及びΔＶｓ４
が比較的大きくなる。そして、共通電極電圧Ｖｃｏｍの
レベルを、ドレイン電圧の正負反転の中心レベルＶｃか
ら印加電圧が小さい時の液晶容量（Ｃｌｃ２，Ｃｌｃ
３）に合わせて、ΔＶｃｏｍ＝（ΔＶｓ２＋ΔＶｓ３）
／２の大きさだけ下げる。この時、ソース電圧Ｖｓ１を
印加した場合、液晶容量Ｃｌｃ１への印加電圧Ｖｌｃ１
（＝Ｖｓ１−Ｖｃｏｍ）はΔＶｃｏｍ−ΔＶｓ１（＞
０）の直流成分を含み、ソース電圧Ｖｓ４を印加した場
合、液晶容量Ｃｌｃ４への印加電圧Ｖｌｃ４（＝Ｖｃｏ
ｍ−Ｖｓ４）はΔＶｓ４−ΔＶｃｏｍ（＜＝＞０）の直
流成分が生じる。

【００２７】次に、ソース電圧Ｖｓのレベルに依存して
寄生容量を変化するＴＦＴの別の実施例を説明する。図
４で示したチャンネル幅とＯＮ電流との関係において、
ソース電極幅（Ｗ_S）をドレイン電極幅（Ｗ_D）よりも狭
く形成した場合、ソース側の実効的なチャンネル幅が２
μｍ増大するという結果から、図６に示す構造が発明さ
れた。（ａ）は平面図であり、（ｂ）は断面図である。
（ａ）に示すように本実施例のＴＦＴは、ソース電極
（１６）を、ゲート電極（１１）との重畳部において複
数に分割している。これにより、ゲート・ソース間の寄
生容量Ｃｇｓを小さくするとともに、ゲート・ソース間
電圧Ｖｇｓに依存して寄生容量Ｃｇｓが変化する特性が
得られる。特に、本実施例ではソース電極（１６）の分
割された部分の間隙を２μｍ程度にすることにより、Ｏ
Ｎ電流の低下を完全に無くすことができる。

【００２８】以上述べてきたようなソース電圧Ｖｓのレ
ベルに依存して寄生容量を変化するＴＦＴを用いること
により、寄生容量Ｃｇｓが減少して電圧降下量ΔＶｓが
小さくなるとともに、ゲート・ソース間電圧Ｖｇｓが増
大するにつれて寄生容量Ｃｇｓが大きくなり、全体とし
て直流成分を低減することができる。即ち図５に示すよ
うに、ソース電圧Ｖｓ２，Ｖｓ３を印加して液晶容量Ｃ
ｌｃ２，Ｃｌｃ３を駆動したときの大きな電圧降下量Δ
Ｖｓ２，ΔＶｓ３に合わせて共通電極電圧Ｖｃｏｍを設
定する。これにより、液晶容量Ｃｌｃ１の印加電圧Ｖｌ
ｃ１（＝Ｖｓ１−Ｖｃｏｍ）（＞０）には、ΔＶｃｏｍ
−ΔＶｓ１（＞０）の直流成分が含まれるとともに、液
晶容量Ｃｌｃ４の印加電圧Ｖｌｃ４（＝Ｖｃｏｍ−Ｖｓ
４）（＞０）には、ΔＶｓ４−ΔＶｃｏｍ（＜＝＞０）
の直流成分が含まれる。液晶容量Ｃｌｃ４の直流成分Δ
Ｖｓ４−ΔＶｃｏｍは液晶容量Ｃｌｃ１の直流成分ΔＶ
ｃｏｍ−ΔＶｓ１よりも小さいが、寄生容量Ｃｇｓのソ
ース電圧Ｖｓｎのレベルへの依存性のため、電圧降下量
ΔＶｓ４はΔＶｓ１よりも大きく、液晶容量Ｃｌｃ４の
直流成分ΔＶｓ４−ΔＶｃｏｍは正方向へ増大するの
で、液晶容量Ｃｌｃ１の直流成分ΔＶｃｏｍ−ΔＶｓ１
との差が小さくなる。これにより、互いに極性が逆の液
晶容量Ｃｌｃ１とＣｌｃ４の印加電圧Ｖｌｃ１とＶｌｃ
４は大きさが近づき、全体として直流成分が低減され
る。

【００２９】図７に、寄生容量Ｃｇｓと直流成分の関係
を、寄生容量Ｃｇｓのゲート・ソース間電圧Ｖｇｓへの
依存性の大きさ別に示した。横軸のＣｇｓは電圧無印加
時の容量値であり、Ｖｇｓを増大することによりＣｇｓ
が何倍になるかで依存度を表して、（１）は依存度が
１．２の場合、（２）は２の場合であり、また比較例と
して依存度が１の場合を（３）に示した。直流成分は、
ゲート・ソース間電圧Ｖｇｓへの依存性が大きい程小さ
く、また、寄生容量Ｃｇｓが小さい程小さいことがわか
る。

【００３０】

【発明の効果】以上の説明から明らかな如く、スイッチ
ング素子として、印加電圧のレベルに依存して電圧降下
量を変化するものを用いることにより、全体として直流
成分を低減することができ、焼き付き、フリッカ、コン
トラスト比の低下が防がれ、表示品位を向上することが
できた。このようなスイッチング素子として、ソース電
極幅を狭くしたＴＦＴがあり、ゲート・ソース間の電圧
が大きくなるにつれて電圧降下量が増大する。

【００３１】また、このような構成により直流成分が低
減されるため、補助容量を小さくすることができるの
で、補助容量電極の面積を小さくすることにより、有効
表示領域の損失が抑えられ、開口率が向上する。更に、
補助容量が小さくなると充電量が少なくて済むため、Ｔ
ＦＴのサイズが縮小でき、これにより、開口率がさらに
向上するとともに、寄生容量が小さくなって直流成分が
さらに低減する。このように、ＴＦＴの縮小と直流成分
の低減は相互に効果を高め合う。

【００３２】また、Ｃ_S ＯｎＧａｔｅ方式において、
ゲートライン上の補助容量が縮小するので、信号歪みが
低減し、表示特性が向上した。このため、ゲートライン
の断線によって負荷が減り、そのライン上のみ表示特性
が向上しても、他のラインとの差が少なくなるので、周
縁部などで補助配線を用いて修正を行うことにより、歩
留まりを向上することができる。

【図面の簡単な説明】

【図１】本発明の実施例に係るＴＦＴの平面図及び断面
図である。

【図２】本発明の作用効果を説明するＴＦＴの特性図で
ある。

【図３】本発明の作用効果を説明するＴＦＴの寄生容量
の等価回路図である。

【図４】本発明の作用効果を説明するＴＦＴの特性図で
ある。

【図５】本発明の実施例に係る液晶表示装置の駆動方法
を示す波形図である。

【図６】本発明の別の実施例に係るＴＦＴの平面図及び
断面図である。

【図７】本発明の作用効果を示す特性図である。

【図８】液晶表示装置の等価回路図である。

【図９】従来のＴＦＴの平面図及び断面図である。

【図１０】従来の液晶表示装置の問題点を説明する波形
図である。

【符号の説明】

Ｇ１〜ＧｍゲートラインＤ１〜ＤｎドレインラインＳＥＴＦＴＳｃ補助容量電極Ｃｌｃ液晶容量Ｃｓｃ補助容量Ｃｇｓ寄生容量１０ガラス基板１１ゲート電極１２ゲート絶縁膜１３ａ−Ｓｉ１４パッシベーション１５Ｎ⁺ａ−Ｓｉ１６ソース電極１７ドレイン電極Ｖｓソース電圧Ｖｇゲート電圧Ｖｃｏｍ共通電極電圧Ｖｌｃ液晶容量への印加電圧

Claims

【特許請求の範囲】

【請求項１】液晶を挟んで対向して配置された２枚の
基板の一方の対向表面にマトリクス状に配置された表示
電極と、該表示電極に電圧を印加するスイッチング素子
と、他方の対向表面に全面的に配置された共通電極とを
備えた液晶表示装置において、前記スイッチング素子は、前記表示電極に印加する電圧
の大きさに依存して前記表示電極の電圧を所定量降下さ
せるとともに、前記共通電極の電圧は、前記表示電極の
電圧の降下量を考慮して設定されることを特徴とする液
晶表示装置。
【請求項２】前記スイッチング素子は、基板上に互い
に交差して配置されたゲートラインとドレインラインの
交点に形成され、ゲート電極、ゲート絶縁膜、非単結晶
半導体層、及び、ソース・ドレインの各電極が順次積層
された薄膜トランジスタであり、そのソース電極幅をド
レイン電極幅より狭くしたことを特徴とした請求項１記
載の液晶表示装置。
【請求項３】前記薄膜トランジスタは、ソース電極と
ゲート電極との重畳部において、前記ソース電極が複数
に分割されていることを特徴とする請求項２記載の液晶
表示装置。
【請求項４】前記分割されたソース電極の間隔は１．
５〜２．５μｍの範囲内であることを特徴とする請求項
３記載の液晶表示装置。