JPH08162408A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08162408A JPH08162408A JP33045194A JP33045194A JPH08162408A JP H08162408 A JPH08162408 A JP H08162408A JP 33045194 A JP33045194 A JP 33045194A JP 33045194 A JP33045194 A JP 33045194A JP H08162408 A JPH08162408 A JP H08162408A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- polycrystalline
- silicon
- sic thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 86
- 239000010409 thin film Substances 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 7
- 239000007790 solid phase Substances 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 22
- 239000010703 silicon Substances 0.000 abstract description 22
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011261 inert gas Substances 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 238000009826 distribution Methods 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 150000001722 carbon compounds Chemical class 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005204 segregation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 極薄で均一の膜厚の多結晶ＳｉＣ膜を形成し
うるようにする。 【構成】 シリコンからなる半導体基体１０１上にＣＶ
Ｄ法により、膜厚１２ｎｍの非晶質ＳｉＣ膜１０２を堆
積する〔（ａ）図〕。次に、ウエット熱酸化により、非
晶質ＳｉＣ膜１０２の表面にキャップ層となる膜厚５ｎ
ｍのシリコン酸化膜１０３を形成する〔（ｂ）図〕。次
に、不活性ガス雰囲気中で熱処理を行って、非晶質Ｓｉ
Ｃ膜１０２を多結晶ＳｉＣ膜１０４に変換する〔（ｃ）
図〕。最後に、フッ酸によりシリコン酸化膜１０３を除
去する〔（ｄ）図〕。
うるようにする。 【構成】 シリコンからなる半導体基体１０１上にＣＶ
Ｄ法により、膜厚１２ｎｍの非晶質ＳｉＣ膜１０２を堆
積する〔（ａ）図〕。次に、ウエット熱酸化により、非
晶質ＳｉＣ膜１０２の表面にキャップ層となる膜厚５ｎ
ｍのシリコン酸化膜１０３を形成する〔（ｂ）図〕。次
に、不活性ガス雰囲気中で熱処理を行って、非晶質Ｓｉ
Ｃ膜１０２を多結晶ＳｉＣ膜１０４に変換する〔（ｃ）
図〕。最後に、フッ酸によりシリコン酸化膜１０３を除
去する〔（ｄ）図〕。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に極薄の多結晶ＳｉＣ膜を有する半導体装置
の製造方法に関するものである。
に関し、特に極薄の多結晶ＳｉＣ膜を有する半導体装置
の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置の製造工程において、極薄の
バリア層を形成することが必要となる場合がある。例え
ば、バイポーラトランジスタにおいては、エミッタ注入
効率を向上させて特性向上を図るために、ベースとエミ
ッタの間に大きな禁制帯幅を持つ材料を用いてベースか
らエミッタへのホールの注入を防ぐ障壁となるホールバ
リアを形成することがある。このホールバリアは、ホー
ルに対して大きな障壁となりかつ電子に対しては障壁と
して機能しないことが望ましいため、数ｎｍという極め
て薄い膜に形成する必要がある。多結晶ＳｉＣ薄膜は大
きな禁制帯幅を持つために、ホールバリアとしての使用
が検討されてきた。
バリア層を形成することが必要となる場合がある。例え
ば、バイポーラトランジスタにおいては、エミッタ注入
効率を向上させて特性向上を図るために、ベースとエミ
ッタの間に大きな禁制帯幅を持つ材料を用いてベースか
らエミッタへのホールの注入を防ぐ障壁となるホールバ
リアを形成することがある。このホールバリアは、ホー
ルに対して大きな障壁となりかつ電子に対しては障壁と
して機能しないことが望ましいため、数ｎｍという極め
て薄い膜に形成する必要がある。多結晶ＳｉＣ薄膜は大
きな禁制帯幅を持つために、ホールバリアとしての使用
が検討されてきた。
【０００３】従来、この多結晶ＳｉＣ薄膜の形成方法と
しては、 基体上に直接多結晶ＳｉＣ膜を成長させる、 基体上に、一旦、非晶質（アモルファス）ＳｉＣ膜
を成長させ、固相成長により多結晶化する、 のいずれかの方法が採用されてきた。
しては、 基体上に直接多結晶ＳｉＣ膜を成長させる、 基体上に、一旦、非晶質（アモルファス）ＳｉＣ膜
を成長させ、固相成長により多結晶化する、 のいずれかの方法が採用されてきた。
【０００４】
【発明が解決しようとする課題】図１（ａ）は、堆積温
度１０００℃で単結晶シリコン上に直接多結晶ＳｉＣ膜
を堆積したときの膜厚の分布を示す図である。シリコン
上に多結晶ＳｉＣ膜を直接堆積する場合、多結晶の表面
が多面体となり、その各面の反応性が異なるために、凹
凸の激しい多粒体としての膜が堆積する。この凹凸は多
結晶の粒径に依存するため、多結晶ＳｉＣ膜の厚さが増
加するにしたがって、平均膜厚に対する厚さのばらつき
は減少するが、前記ホールバリアとして用いられるよう
な数十ｎｍの厚さにおいては、図１（ａ）に示されるよ
うに、表面の凹凸は著しく平均膜厚に対して厚さのばら
つきが数十％に及ぶ。したがって、この多結晶ＳｉＣ膜
をホールバリアをして用いたトランジスタでは、エミッ
タからベースへの注入効率が大きくばらつき安定した性
能のデバイスを得ることが困難となる。
度１０００℃で単結晶シリコン上に直接多結晶ＳｉＣ膜
を堆積したときの膜厚の分布を示す図である。シリコン
上に多結晶ＳｉＣ膜を直接堆積する場合、多結晶の表面
が多面体となり、その各面の反応性が異なるために、凹
凸の激しい多粒体としての膜が堆積する。この凹凸は多
結晶の粒径に依存するため、多結晶ＳｉＣ膜の厚さが増
加するにしたがって、平均膜厚に対する厚さのばらつき
は減少するが、前記ホールバリアとして用いられるよう
な数十ｎｍの厚さにおいては、図１（ａ）に示されるよ
うに、表面の凹凸は著しく平均膜厚に対して厚さのばら
つきが数十％に及ぶ。したがって、この多結晶ＳｉＣ膜
をホールバリアをして用いたトランジスタでは、エミッ
タからベースへの注入効率が大きくばらつき安定した性
能のデバイスを得ることが困難となる。
【０００５】一方、非晶質ＳｉＣ膜は配向性を持たない
ため、シリコン上に堆積した場合でも表面の各部分で平
均的に堆積が生じ、図１（ｂ）に示されるように、薄い
膜であっても平坦に形成することができる。そこで、一
旦、平坦な非晶質ＳｉＣ膜を形成し、熱処理によって結
晶化させて多結晶ＳｉＣ膜を得ること検討された。しか
し、成膜された非晶質ＳｉＣ膜をそのまま多結晶化して
も平坦な膜は得られない。
ため、シリコン上に堆積した場合でも表面の各部分で平
均的に堆積が生じ、図１（ｂ）に示されるように、薄い
膜であっても平坦に形成することができる。そこで、一
旦、平坦な非晶質ＳｉＣ膜を形成し、熱処理によって結
晶化させて多結晶ＳｉＣ膜を得ること検討された。しか
し、成膜された非晶質ＳｉＣ膜をそのまま多結晶化して
も平坦な膜は得られない。
【０００６】図２は、二次イオン質量分析法（secondar
y ion mass spectroscopy:ＳＩＭＳ）によって得られ
た、ＳｉＣ膜のシリコンと炭素の深さ方向の濃度分布を
示すグラフであって、図２（ａ）は、非晶質ＳｉＣ膜を
シリコン基板上に堆積したときの状態を、また、図２
（ｂ）は、図２（ａ）に示される非晶質ＳｉＣ膜に真空
中で熱処理を行った場合の状態が示されている。
y ion mass spectroscopy:ＳＩＭＳ）によって得られ
た、ＳｉＣ膜のシリコンと炭素の深さ方向の濃度分布を
示すグラフであって、図２（ａ）は、非晶質ＳｉＣ膜を
シリコン基板上に堆積したときの状態を、また、図２
（ｂ）は、図２（ａ）に示される非晶質ＳｉＣ膜に真空
中で熱処理を行った場合の状態が示されている。
【０００７】図２（ａ）、（ｂ）において、最表面に向
かって炭素濃度が高くなっているのは、測定までに大気
中に存在していた炭素化合物が表面に付着したためであ
る。図２（ａ）に示されるように、非晶質ＳｉＣ膜をシ
リコン基板上に堆積した状態では、シリコンと炭素とは
均一に分布している。しかし、この非晶質ＳｉＣ膜を表
面を真空中に曝した状態で熱処理を行った場合には、シ
リコンが表面に偏析してしまう。
かって炭素濃度が高くなっているのは、測定までに大気
中に存在していた炭素化合物が表面に付着したためであ
る。図２（ａ）に示されるように、非晶質ＳｉＣ膜をシ
リコン基板上に堆積した状態では、シリコンと炭素とは
均一に分布している。しかし、この非晶質ＳｉＣ膜を表
面を真空中に曝した状態で熱処理を行った場合には、シ
リコンが表面に偏析してしまう。
【０００８】この場合、ＳｉＣは多結晶として存在する
ときにはシリコンと炭素の比が１：１となる傾向がある
ため、表面に偏析するシリコンを供給するために、Ｓｉ
Ｃ膜の下地のシリコンが削られていく現象が起きる〔Ap
plied Surface Science,vol.45,pp.171-187(1987) 〕。
そのため、ＳｉＣ膜とシリコン基板との界面は隙間のあ
る荒れたものとなる。電子デバイスを形成するに際し
て、均一で安定した界面を得ることは極めて重要なこと
であり、したがって、上記のように偏析を伴う方法で得
られた多結晶ＳｉＣ膜を用いることは、デバイス特性向
上の面から好ましくない。
ときにはシリコンと炭素の比が１：１となる傾向がある
ため、表面に偏析するシリコンを供給するために、Ｓｉ
Ｃ膜の下地のシリコンが削られていく現象が起きる〔Ap
plied Surface Science,vol.45,pp.171-187(1987) 〕。
そのため、ＳｉＣ膜とシリコン基板との界面は隙間のあ
る荒れたものとなる。電子デバイスを形成するに際し
て、均一で安定した界面を得ることは極めて重要なこと
であり、したがって、上記のように偏析を伴う方法で得
られた多結晶ＳｉＣ膜を用いることは、デバイス特性向
上の面から好ましくない。
【０００９】本発明はこのような状況に鑑みてなされた
ものであって、その目的は、均一で表面が平坦な多結晶
ＳｉＣ膜を形成しうるようにすることであり、このこと
により安定した特性を有し優れた品質の電子デバイスを
形成しうるようにすることである。
ものであって、その目的は、均一で表面が平坦な多結晶
ＳｉＣ膜を形成しうるようにすることであり、このこと
により安定した特性を有し優れた品質の電子デバイスを
形成しうるようにすることである。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、（１）基体上に非晶質のＳｉＣ薄
膜を堆積する工程と、（２）前記ＳｉＣ薄膜上にキャッ
プ層を形成する工程と、（３）熱処理を施して前記Ｓｉ
Ｃ薄膜を固相成長させることによって非晶質ＳｉＣ薄膜
を多結晶ＳｉＣ薄膜に変換する工程と、（４）前記キャ
ップ層を除去する工程と、を有する半導体装置の製造方
法、が提供される。
め、本発明によれば、（１）基体上に非晶質のＳｉＣ薄
膜を堆積する工程と、（２）前記ＳｉＣ薄膜上にキャッ
プ層を形成する工程と、（３）熱処理を施して前記Ｓｉ
Ｃ薄膜を固相成長させることによって非晶質ＳｉＣ薄膜
を多結晶ＳｉＣ薄膜に変換する工程と、（４）前記キャ
ップ層を除去する工程と、を有する半導体装置の製造方
法、が提供される。
【００１１】
【作用】シリコン基板上に非晶質ＳｉＣ膜を成長させた
場合には、この膜が配向性を持たないため、図１（ｂ）
に示されるように、平坦な表面のＳｉＣ膜を得ることが
できる。本発明においては、この平坦な非晶質ＳｉＣ膜
上にキャップ層を形成した状態で固相成長を行う。
場合には、この膜が配向性を持たないため、図１（ｂ）
に示されるように、平坦な表面のＳｉＣ膜を得ることが
できる。本発明においては、この平坦な非晶質ＳｉＣ膜
上にキャップ層を形成した状態で固相成長を行う。
【００１２】図１（ｃ）、図２（ｃ）に、非晶質ＳｉＣ
膜の表面を酸化することによりキャップ層を形成した
後、結晶化処理を行った場合の、形成された多結晶Ｓｉ
Ｃ膜の面内の膜厚分布と深さ方向のシリコンと炭素の濃
度分布を示す。表面をキャップ層で覆った状態での多結
晶ＳｉＣ膜の固相成長では、シリコンの表面への偏析が
抑制されるため、図２（ｃ）に示されるように、膜厚全
体にわたってシリコンと炭素の比率を１：１に維持する
ことができる（この場合にもＳｉＣ膜の最表面は測定前
の炭素化合物の表面への付着によって炭素濃度が高くな
っている）。そのため、基板表面のシリコンが消費され
ることがなくなりＳｉＣ膜とシリコン基板との界面が荒
れることがなくなる。また、面内での膜厚の分布も、図
１（ｃ）に示されるように、均一化される。
膜の表面を酸化することによりキャップ層を形成した
後、結晶化処理を行った場合の、形成された多結晶Ｓｉ
Ｃ膜の面内の膜厚分布と深さ方向のシリコンと炭素の濃
度分布を示す。表面をキャップ層で覆った状態での多結
晶ＳｉＣ膜の固相成長では、シリコンの表面への偏析が
抑制されるため、図２（ｃ）に示されるように、膜厚全
体にわたってシリコンと炭素の比率を１：１に維持する
ことができる（この場合にもＳｉＣ膜の最表面は測定前
の炭素化合物の表面への付着によって炭素濃度が高くな
っている）。そのため、基板表面のシリコンが消費され
ることがなくなりＳｉＣ膜とシリコン基板との界面が荒
れることがなくなる。また、面内での膜厚の分布も、図
１（ｃ）に示されるように、均一化される。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図３（ａ）〜（ｄ）は、本発明の第１の実
施例を説明するための工程順断面図である。まず、図３
（ａ）に示すように、シリコンからなる半導体基体１０
１上に化学的気相成長（ＣＶＤ）法により、非晶質Ｓｉ
Ｃ膜１０２を堆積する。成長条件は次の通りである。 ジシラン（Ｓｉ2 Ｈ6 ）流量：５ｓｃｃｍ アセチレン（Ｃ2 Ｈ2 ）流量：５ｓｃｃｍ 基板温度：７００℃ 成長圧力：１０-4Ｔｏｒｒ 成長膜厚：１２ｎｍ
て説明する。図３（ａ）〜（ｄ）は、本発明の第１の実
施例を説明するための工程順断面図である。まず、図３
（ａ）に示すように、シリコンからなる半導体基体１０
１上に化学的気相成長（ＣＶＤ）法により、非晶質Ｓｉ
Ｃ膜１０２を堆積する。成長条件は次の通りである。 ジシラン（Ｓｉ2 Ｈ6 ）流量：５ｓｃｃｍ アセチレン（Ｃ2 Ｈ2 ）流量：５ｓｃｃｍ 基板温度：７００℃ 成長圧力：１０-4Ｔｏｒｒ 成長膜厚：１２ｎｍ
【００１４】次に、８００℃のウエット熱酸化により、
図３（ｂ）に示すように、非晶質ＳｉＣ膜１０２の表面
にキャップ層となる膜厚５ｎｍのシリコン酸化膜１０３
を形成する。しかる後、不活性ガス雰囲気中で１０００
℃の熱処理を２０分間行って、図３（ｃ）に示すよう
に、非晶質ＳｉＣ膜１０２を多結晶ＳｉＣ膜１０４に変
換する。最後に、図３（ｄ）に示すように、フッ酸によ
りシリコン酸化膜１０３を除去する。得られた多結晶Ｓ
ｉＣ膜１０４をＳＩＭＳにより観察したところ、シリコ
ンと炭素との濃度分布は全膜厚にわたって１：１となっ
ており、また、その表面は非晶質のＳｉＣ膜同様に平坦
になっていた。
図３（ｂ）に示すように、非晶質ＳｉＣ膜１０２の表面
にキャップ層となる膜厚５ｎｍのシリコン酸化膜１０３
を形成する。しかる後、不活性ガス雰囲気中で１０００
℃の熱処理を２０分間行って、図３（ｃ）に示すよう
に、非晶質ＳｉＣ膜１０２を多結晶ＳｉＣ膜１０４に変
換する。最後に、図３（ｄ）に示すように、フッ酸によ
りシリコン酸化膜１０３を除去する。得られた多結晶Ｓ
ｉＣ膜１０４をＳＩＭＳにより観察したところ、シリコ
ンと炭素との濃度分布は全膜厚にわたって１：１となっ
ており、また、その表面は非晶質のＳｉＣ膜同様に平坦
になっていた。
【００１５】上記実施例では、キャップ層を非晶質Ｓｉ
Ｃ膜の熱酸化によるシリコン酸化膜によって形成してい
たが、これをＣＶＤ法により形成するようにしてもよ
い。また、シリコン酸化膜の他にも、シリコン窒化膜な
ど非晶質ＳｉＣから多結晶ＳｉＣへの結晶化に必要な加
熱に耐える材料であれば使用が可能である。
Ｃ膜の熱酸化によるシリコン酸化膜によって形成してい
たが、これをＣＶＤ法により形成するようにしてもよ
い。また、シリコン酸化膜の他にも、シリコン窒化膜な
ど非晶質ＳｉＣから多結晶ＳｉＣへの結晶化に必要な加
熱に耐える材料であれば使用が可能である。
【００１６】図４（ａ）〜（ｃ）は、本発明の第２の実
施例を説明するための工程順断面図である。この実施例
はバイポーラトランジスタの製造工程に本発明の方法を
適用した場合に関する。ｐ型シリコン基板２０１上にｎ
+ 型埋め込み層２０２を形成した後、ｎ型エピタキシャ
ル層２０３を形成し、ＬＯＣＯＳ法により選択酸化膜２
０４を形成する。次に、基板上全面に膜厚６０ｎｍのシ
リコン酸化膜２０５を形成し、コレクタ用コンタクトホ
ールを開孔した後、多結晶シリコンを堆積し、これをパ
ターニングしてベース電極用の多結晶シリコン層２０６
と、コレクタ電極用の多結晶シリコン層２０７とを形成
し、それぞれの多結晶シリコン層にｐ型不純物、ｎ型不
純物をドープする。ｎ型不純物の活性化処理により、多
結晶シリコン層２０７の下にｎ+ 型拡散層２０８が形成
される。
施例を説明するための工程順断面図である。この実施例
はバイポーラトランジスタの製造工程に本発明の方法を
適用した場合に関する。ｐ型シリコン基板２０１上にｎ
+ 型埋め込み層２０２を形成した後、ｎ型エピタキシャ
ル層２０３を形成し、ＬＯＣＯＳ法により選択酸化膜２
０４を形成する。次に、基板上全面に膜厚６０ｎｍのシ
リコン酸化膜２０５を形成し、コレクタ用コンタクトホ
ールを開孔した後、多結晶シリコンを堆積し、これをパ
ターニングしてベース電極用の多結晶シリコン層２０６
と、コレクタ電極用の多結晶シリコン層２０７とを形成
し、それぞれの多結晶シリコン層にｐ型不純物、ｎ型不
純物をドープする。ｎ型不純物の活性化処理により、多
結晶シリコン層２０７の下にｎ+ 型拡散層２０８が形成
される。
【００１７】多結晶シリコン層２０６にベース開口を形
成し、全面にシリコン窒化膜２０９を成長させた後、シ
リコン窒化膜をエッチバックしてベース開口を形成す
る。そして、このシリコン窒化膜２０９をマスクとして
シリコン酸化膜２０５を所定の深さサイドエッチされる
ようにエッチングしてベース領域形成個所に空洞を形成
する。次に、選択エピタキシャル成長により、膜厚：３
０ｎｍ、ボロン濃度：１×１０19ｃｍ-3のベース領域と
なる単結晶シリコン層２１０を形成する。このとき多結
晶シリコン層２０６の下面には多結晶シリコン層２１１
が形成される。次に、シリコン酸化膜２１２の堆積とそ
のエッチバックによりエミッタ開口部に側壁酸化膜を形
成する〔図４（ａ）〕。
成し、全面にシリコン窒化膜２０９を成長させた後、シ
リコン窒化膜をエッチバックしてベース開口を形成す
る。そして、このシリコン窒化膜２０９をマスクとして
シリコン酸化膜２０５を所定の深さサイドエッチされる
ようにエッチングしてベース領域形成個所に空洞を形成
する。次に、選択エピタキシャル成長により、膜厚：３
０ｎｍ、ボロン濃度：１×１０19ｃｍ-3のベース領域と
なる単結晶シリコン層２１０を形成する。このとき多結
晶シリコン層２０６の下面には多結晶シリコン層２１１
が形成される。次に、シリコン酸化膜２１２の堆積とそ
のエッチバックによりエミッタ開口部に側壁酸化膜を形
成する〔図４（ａ）〕。
【００１８】次に、ＣＶＤ法により、膜厚８ｎｍのノン
ドープの非晶質ＳｉＣ膜２１３と、キャップ層となる膜
厚５ｎｍのシリコン酸化膜２１４を連続的に成膜する
〔図４（ｂ）〕。次に、１０００℃の熱処理により固相
成長を行わせ非晶質ＳｉＣ膜２１３を多結晶ＳｉＣ膜２
１５に変換する。シリコン酸化膜２１４を除去した後、
砒素が１×１０20ｃｍ-3程度ドープされた多結晶シリコ
ン膜２１６を表面がほぼ平坦になる膜厚に成長させ、エ
ッチバックを行ってエミッタ開口部内のみに多結晶シリ
コン膜２１６を残してエミッタ領域とする。その後、Ａ
ｌ系材料の堆積とそのパターニングにより金属電極２１
７を形成する〔図４（ｃ）〕。上記実施例では、ベース
領域を単結晶シリコン層によって形成していたが、これ
に代えシリコンよりバンドギャップの狭い材料、例えば
ＳｉＧｅを用いてベース領域を形成するようにしてもよ
い。また、ベース領域となる単結晶シリコン層２１０の
成長工程に続けて（真空を破らずに）、非晶質ＳｉＣ膜
２１３を成長させるようにすることもできる。
ドープの非晶質ＳｉＣ膜２１３と、キャップ層となる膜
厚５ｎｍのシリコン酸化膜２１４を連続的に成膜する
〔図４（ｂ）〕。次に、１０００℃の熱処理により固相
成長を行わせ非晶質ＳｉＣ膜２１３を多結晶ＳｉＣ膜２
１５に変換する。シリコン酸化膜２１４を除去した後、
砒素が１×１０20ｃｍ-3程度ドープされた多結晶シリコ
ン膜２１６を表面がほぼ平坦になる膜厚に成長させ、エ
ッチバックを行ってエミッタ開口部内のみに多結晶シリ
コン膜２１６を残してエミッタ領域とする。その後、Ａ
ｌ系材料の堆積とそのパターニングにより金属電極２１
７を形成する〔図４（ｃ）〕。上記実施例では、ベース
領域を単結晶シリコン層によって形成していたが、これ
に代えシリコンよりバンドギャップの狭い材料、例えば
ＳｉＧｅを用いてベース領域を形成するようにしてもよ
い。また、ベース領域となる単結晶シリコン層２１０の
成長工程に続けて（真空を破らずに）、非晶質ＳｉＣ膜
２１３を成長させるようにすることもできる。
【００１９】
【発明の効果】以上説明したように、本発明による半導
体装置の製造方法は、非晶質ＳｉＣ膜を形成しその上を
キャップ層で被覆した後固相成長を行うものであるの
で、薄くて平坦な多結晶ＳｉＣ薄膜を下地基体との間の
界面を良好な状態にを維持したまま形成することが可能
となる。したがって、本発明によれば、特性のばらつき
が少なく良好な品質の電子デバイスを提供することがで
きるようになる。
体装置の製造方法は、非晶質ＳｉＣ膜を形成しその上を
キャップ層で被覆した後固相成長を行うものであるの
で、薄くて平坦な多結晶ＳｉＣ薄膜を下地基体との間の
界面を良好な状態にを維持したまま形成することが可能
となる。したがって、本発明によれば、特性のばらつき
が少なく良好な品質の電子デバイスを提供することがで
きるようになる。
【図１】従来例の問題点と本発明の作用を説明するため
のＳｉＣ膜の膜厚の分布を示す図。
のＳｉＣ膜の膜厚の分布を示す図。
【図２】従来例の問題点と本発明の作用を説明するため
のＳｉＣ膜の濃度の分布を示すグラフ。
のＳｉＣ膜の濃度の分布を示すグラフ。
【図３】本発明の第１の実施例を説明するための工程順
断面図。
断面図。
【図４】本発明の第２の実施例を説明するための工程順
断面図。
断面図。
１０１ 半導体基体 １０２ 非晶質ＳｉＣ膜 １０３ シリコン酸化膜 １０４ 多結晶ＳｉＣ膜 ２０１ ｐ型シリコン基板 ２０２ ｎ+ 型埋め込み層 ２０３ ｎ型エピタキシャル層 ２０４ 選択酸化膜 ２０５、２１２、２１４ シリコン酸化膜 ２０６、２０７、２１１ 多結晶シリコン層 ２０８ ｎ+ 型拡散層 ２０９ シリコン窒化膜 ２１０ 単結晶シリコン層 ２１３ 非晶質ＳｉＣ膜 ２１５ 多結晶ＳｉＣ膜 ２１６ 多結晶シリコン膜 ２１７ 金属電極
Claims (5)
- 【請求項１】 （１）基体上に非晶質のＳｉＣ薄膜を堆
積する工程と、 （２）前記ＳｉＣ薄膜上にキャップ層を形成する工程
と、 （３）熱処理を施して前記ＳｉＣ薄膜を固相成長させる
ことによって非晶質ＳｉＣ薄膜を多結晶ＳｉＣ薄膜に変
換する工程と、 （４）前記キャップ層を除去する工程と、を有すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 前記キャップ層にシリコン酸化膜を用い
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記キャップ層となるシリコン酸化膜
を、非晶質ＳｉＣ薄膜のの表面の熱酸化によって形成す
ることを特徴とする請求項２記載の半導体装置の製造方
法。 - 【請求項４】 （１）ベース領域を構成する第１導電型
半導体層上に非晶質のＳｉＣ薄膜を堆積する工程と、 （２）前記ＳｉＣ薄膜上にキャップ層を形成する工程
と、 （３）熱処理を施して前記ＳｉＣ薄膜を固相成長させる
ことによって非晶質ＳｉＣ薄膜を多結晶ＳｉＣ薄膜に変
換する工程と、 （４）前記キャップ層を除去する工程と、 （５）前記多結晶ＳｉＣ薄膜上にエミッタ領域を形成す
る第２導電型の多結晶シリコン薄膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 【請求項５】 前記第１導電型半導体層がＳｉＧｅ膜で
あることを特徴とする請求項４記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33045194A JPH08162408A (ja) | 1994-12-08 | 1994-12-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33045194A JPH08162408A (ja) | 1994-12-08 | 1994-12-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08162408A true JPH08162408A (ja) | 1996-06-21 |
Family
ID=18232773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33045194A Pending JPH08162408A (ja) | 1994-12-08 | 1994-12-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08162408A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1178527A3 (en) * | 2000-08-04 | 2006-09-27 | Applied Materials, Inc. | Method for removing silicon carbide from a substrate surface after oxidation |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63254720A (ja) * | 1987-04-13 | 1988-10-21 | Sony Corp | 半導体薄膜の形成方法 |
| JPH01238111A (ja) * | 1988-03-18 | 1989-09-22 | Fujitsu Ltd | シリコンカーバイド半導体膜の製造方法 |
| JPH0354830A (ja) * | 1989-07-24 | 1991-03-08 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JPH06275630A (ja) * | 1993-03-18 | 1994-09-30 | Canon Inc | 半導体装置およびその製造方法 |
-
1994
- 1994-12-08 JP JP33045194A patent/JPH08162408A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63254720A (ja) * | 1987-04-13 | 1988-10-21 | Sony Corp | 半導体薄膜の形成方法 |
| JPH01238111A (ja) * | 1988-03-18 | 1989-09-22 | Fujitsu Ltd | シリコンカーバイド半導体膜の製造方法 |
| JPH0354830A (ja) * | 1989-07-24 | 1991-03-08 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JPH06275630A (ja) * | 1993-03-18 | 1994-09-30 | Canon Inc | 半導体装置およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1178527A3 (en) * | 2000-08-04 | 2006-09-27 | Applied Materials, Inc. | Method for removing silicon carbide from a substrate surface after oxidation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5266504A (en) | Low temperature emitter process for high performance bipolar devices | |
| US6458699B1 (en) | Methods of forming a contact to a substrate | |
| EP0515809A2 (en) | Sub-layer contact technique using in situ doped amorphous silicon and solid phase recrystallization | |
| US7049231B2 (en) | Methods of forming capacitors | |
| JPH05175216A (ja) | ヘテロ接合バイポーラトランジスタおよびその製法 | |
| US5897359A (en) | Method of manufacturing a silicon/silicon germanium heterojunction bipolar transistor | |
| US4698127A (en) | Process for fabricating a self-aligned bipolar transistor | |
| JP3150376B2 (ja) | ヘテロ接合バイポーラトランジスタの製法 | |
| JPH09283440A (ja) | 選択エピタキシャル膜の形成方法 | |
| JP3545503B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6806158B2 (en) | Mixed crystal layer growing method and device, and semiconductor device | |
| US7262483B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPH08162408A (ja) | 半導体装置の製造方法 | |
| EP0543759A2 (en) | A poly-emitter structure with improved interface control | |
| EP0484056A1 (en) | Process for forming germanium-containing layer on oxygen-containing insulation layer | |
| JP2003528443A5 (ja) | ||
| JP3329628B2 (ja) | 半導体装置の製造方法 | |
| JP3261444B2 (ja) | 半導体薄膜の製造方法 | |
| JP2797200B2 (ja) | 多結晶シリコン電極およびその製造方法 | |
| JP3042803B2 (ja) | Ｔｆｔポリシリコン薄膜作成方法 | |
| JP2956616B2 (ja) | 半導体装置の製造方法 | |
| JP3293127B2 (ja) | バイポーラトランジスタの作製方法 | |
| JPH05267321A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2828127B2 (ja) | 選択多結晶シリコン膜成長法 | |
| JPS60103613A (ja) | 半導体装置の製造方法 |