JPH08162594A - Composite lead frame and semiconductor package - Google Patents
Composite lead frame and semiconductor packageInfo
- Publication number
- JPH08162594A JPH08162594A JP6299644A JP29964494A JPH08162594A JP H08162594 A JPH08162594 A JP H08162594A JP 6299644 A JP6299644 A JP 6299644A JP 29964494 A JP29964494 A JP 29964494A JP H08162594 A JPH08162594 A JP H08162594A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- substrate
- thickness
- composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】リードフレームに基板を接合した複合リードフ
レームのリード強度を保持しつつ、モールド時の上下の
モールド樹脂の厚さを均一にして薄型化を図る。
【構成】複合リードフレームは、半導体チップが搭載さ
れる基板3をリードフレーム1のインナリード4に接合
することにより構成される。リードフレーム1のインナ
リード4の接合部分4aはハーフエッチングしてアウタ
リード5の厚さより薄くする。この薄くした接合部分4
aはリードフレーム1のアウタリード5の1/2以下の
厚さにするとよい。
(57) [Abstract] [Purpose] To make the composite lead frame, in which a substrate is joined to a lead frame, maintain the lead strength while making the thickness of the upper and lower mold resins uniform during molding to achieve a thin profile. [Structure] A composite lead frame is constructed by bonding a substrate 3 on which a semiconductor chip is mounted to an inner lead 4 of a lead frame 1. The joint portion 4a of the inner lead 4 of the lead frame 1 is half-etched to be thinner than the outer lead 5. This thinned joint 4
It is preferable that the thickness a be equal to or less than 1/2 of the outer lead 5 of the lead frame 1.
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体チップを搭載す
る基板をリードフレームに接合した複合リードフレーム
及び半導体パッケージに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a composite lead frame in which a substrate on which a semiconductor chip is mounted is joined to a lead frame, and a semiconductor package.
【0002】[0002]
【従来の技術】半導体パッケージに使用される通常のQ
FP型リードフレームは、銅条を所定のパターンにプレ
ス加工したり、エッチング加工したりして形成される
が、比較的厚い銅条を使用するため、機械的強度が高い
という特長を有している。しかし、このようなリードフ
レーム単体では、LSIロジックパッケージなどの高集
積化、高出力化の要求に対して電気特性や放熱特性を十
分満足させることはできない。2. Description of the Related Art Normal Q used for semiconductor packages
The FP type lead frame is formed by pressing or etching a copper strip into a predetermined pattern, but has the advantage of high mechanical strength because it uses a relatively thick copper strip. There is. However, such a lead frame alone cannot sufficiently satisfy the electrical characteristics and the heat radiation characteristics with respect to the demand for higher integration and higher output of LSI logic packages and the like.
【0003】そこで、これに対応するため多層リードフ
レーム(ASICパッケージング技術ハンドブック,P
215,1992年12月,サイエンスフォーラム)が
開発されている。また、特開平5−63130号公報に
示されているように、リードフレームを中間層として、
上下に絶縁材層を配して上面に信号層、下面に接地材層
を配する多層構造リードフレームが報告されている。Therefore, in order to cope with this, a multilayer lead frame (ASIC packaging technology handbook, P
215, December 1992, Science Forum). In addition, as disclosed in JP-A-5-63130, the lead frame is used as an intermediate layer,
A multi-layered lead frame has been reported in which an insulating material layer is arranged on the upper and lower sides, a signal layer is arranged on the upper surface, and a ground material layer is arranged on the lower surface.
【0004】ところが、半導体チップの年々高まる高集
積化に伴い、さらにリードフレームの多ピン化、狭ピッ
チ化が要求されている。しかし、上記した多層リードフ
レームは通常のQFP型リードフレームをベースとして
いるため、インナリードピッチは0.2mm程度が現在の
ところ限界であり、これ以上の微細多ピン化の要求を満
たすことはできな状況にある。However, with the increasing integration of semiconductor chips year by year, it is required to further increase the lead frame pin count and pitch. However, since the above-mentioned multi-layer lead frame is based on a normal QFP type lead frame, the inner lead pitch is currently limited to about 0.2 mm, and it is not possible to meet the demand for further fine pin count. There is a situation.
【0005】このため、基板とリードフレームとを連結
する複合リードフレームが開発されるに至った。これ
は、図3に示すように、通常のリードフレーム1と、表
裏面にリードパターン2の形成された基板3とを備え、
基板3のリードパターン2とリードフレーム1のインナ
リード4とを接合したものである。基板3上に形成され
るリードパターン2は銅箔をエッチングして形成される
ため、そのピッチは0.2mmよりも狭くすることができ
るので、微細多ピン化の要求を満たすことができる。Therefore, a composite lead frame for connecting the substrate and the lead frame has been developed. As shown in FIG. 3, this is provided with a normal lead frame 1 and a substrate 3 having lead patterns 2 formed on the front and back surfaces,
The lead pattern 2 of the substrate 3 and the inner lead 4 of the lead frame 1 are joined together. Since the lead pattern 2 formed on the substrate 3 is formed by etching a copper foil, its pitch can be made narrower than 0.2 mm, so that it is possible to satisfy the demand for fine pin count.
【0006】[0006]
【発明が解決しようとする課題】ところで、リードフレ
ームを用いて作製される半導体パッケージは軽薄短小が
必須条件であるため、幅、長さはもとより特に厚さ方向
の寸法制限が重視されている。薄型化を実現するために
はモールド樹脂の上下厚さのバランスをとり、パッケー
ジ内で半導体チップの位置を厚さ方向中央にすることが
好ましいとされている。By the way, since a semiconductor package manufactured using a lead frame is indispensable to be light, thin, short, and small, not only the width and the length but also the dimension restriction in the thickness direction is emphasized. In order to reduce the thickness, it is said that it is preferable to balance the upper and lower thicknesses of the mold resin and position the semiconductor chip in the center of the package in the thickness direction.
【0007】しかし、上述した複合リードフレームは微
細多ピン化には優れているが、図4に示すように、これ
に半導体チップ6を搭載し、金線7でボンディングし、
さらにモールド樹脂8で封止して半導体パッケージ化す
ると、リードフレーム用の銅条の厚さに加えて基板の厚
さがそのまま加わるため、薄型化を達成することは不可
能である。また、リードフレーム1に基板3を貼り付け
るように接合するため、基板3上に搭載される半導体チ
ップ6がパッケージの下方寄りに位置してしまい、モー
ルド時に上下のモールド樹脂8の厚さを均一にすること
ができない。なお、リードフレーム1の全体の厚さを薄
くすれば、上述した薄型化や樹脂厚の均一化が図れる
が、そうするとリードフレーム1のアウタリード5の強
度が弱くなり、プリント基板等に実装する上で問題とな
る。However, although the above-mentioned composite lead frame is excellent in achieving fine pin count, as shown in FIG. 4, the semiconductor chip 6 is mounted on this and the gold wire 7 is used for bonding.
Further, when the semiconductor package is formed by sealing with the molding resin 8, the thickness of the substrate is added to the thickness of the copper strip for the lead frame as it is, so that it is impossible to achieve the thinning. Further, since the substrate 3 is bonded to the lead frame 1 so as to be adhered thereto, the semiconductor chip 6 mounted on the substrate 3 is located closer to the lower side of the package, and the thickness of the upper and lower mold resins 8 is uniform during molding. I can't. It should be noted that if the overall thickness of the lead frame 1 is made thin, the above-described thinning and uniform resin thickness can be achieved. However, if this is done, the strength of the outer leads 5 of the lead frame 1 becomes weaker, and when mounting on a printed circuit board or the like. It becomes a problem.
【0008】また、薄型化の要求に対応するため、TA
Bテープとリードフレームとを連結した複合リードフレ
ームも開発されているが、リードの強度、電気特性の点
で、従来のQFPタイプのリードフレームよりも劣る。In order to meet the demand for thinning, TA
A composite lead frame in which a B tape and a lead frame are connected has also been developed, but it is inferior to the conventional QFP type lead frame in terms of lead strength and electrical characteristics.
【0009】本発明の目的は、基板をリードフレームに
接合した複合リードフレームにおいて、上述した従来技
術の問題点を解消して、リード強度を保持しつつ、上下
のモールド樹脂の厚さが均一で薄型化が図れるリードフ
レーム及び半導体パッケージを提供することにある。It is an object of the present invention to solve the above-mentioned problems of the prior art in a composite lead frame in which a substrate is joined to a lead frame, and to maintain the lead strength while keeping the upper and lower mold resins uniform in thickness. An object is to provide a lead frame and a semiconductor package that can be thinned.
【0010】[0010]
【課題を解決するための手段】本発明の複合リードフレ
ームは、表面にリードパターンが形成され半導体チップ
が搭載される基板を、リードフレームのインナリードに
接合した複合リードフレームにおいて、インナリードの
基板との接合部分をハーフエッチングしてリードフレー
ムのアウタリードの厚さより薄くしたものである。この
接合部分の厚さは、薄型化などの点からアウタリードの
厚さの1/2以下にすることが好ましい。A composite lead frame of the present invention is a composite lead frame in which a substrate on which a lead pattern is formed and a semiconductor chip is mounted is joined to an inner lead of the lead frame. The joint portion with and is half-etched to be thinner than the outer lead of the lead frame. It is preferable that the thickness of the joint portion is ½ or less of the thickness of the outer lead from the viewpoint of thinning.
【0011】また、本発明の半導体パッケージは、この
複合リードフレームを使って構成したものであり、基板
上に半導体チップを搭載し、半導体チップと基板の表面
に形成したリードパターンとをボンディングし、全体を
樹脂封止したものである。A semiconductor package of the present invention is constructed by using this composite lead frame, in which a semiconductor chip is mounted on a substrate and the semiconductor chip and a lead pattern formed on the surface of the substrate are bonded to each other, The whole is resin-sealed.
【0012】[0012]
【作用】本発明で使用するリードフレーム材には、機械
的強度の高い42合金(42%Ni−残りFe)や銅合
金を使用できる。基板は一層配線でも多層配線でもよ
い。半導体チップと基板のリードパターンとの接続はワ
イヤボンディング等によって行う。基板のリードパター
ンとリードフレームのインナリードとの接合は、例えば
熱圧着によって行う。その場合、接合性を良好にするた
めに、インナリードの接合部にAu、Ag、Al、Sn
などのめっきを施すとよい。As the lead frame material used in the present invention, 42 alloy (42% Ni-remaining Fe) or copper alloy having high mechanical strength can be used. The substrate may be single-layer wiring or multi-layer wiring. Connection between the semiconductor chip and the lead pattern on the substrate is performed by wire bonding or the like. The lead pattern of the substrate and the inner lead of the lead frame are joined by, for example, thermocompression bonding. In that case, in order to improve the bondability, Au, Ag, Al, Sn may be added to the joint portion of the inner lead.
It is good to apply plating such as.
【0013】また、リードフレームにおけるインナリー
ドの接合部分はエッチングを施すので薄く仕上げること
ができる。この接合部分はエッチングにより粗さが大き
くなるので、基板との接合強度が大幅に向上する。さら
に、ハーフエッチングされる接合部分の厚さをリードフ
レームのアウタリードの厚さより薄くすると、基板の上
下位置をシフトでき半導体チップをパッケージの中央寄
りにもってくることができる。樹脂は一般的にはエポキ
シ樹脂が用いられる。Since the inner lead joint portion of the lead frame is etched, it can be thinly finished. Since the roughness of this joint portion is increased by etching, the joint strength with the substrate is significantly improved. Furthermore, if the thickness of the joint portion to be half-etched is smaller than the thickness of the outer leads of the lead frame, the vertical position of the substrate can be shifted and the semiconductor chip can be brought closer to the center of the package. An epoxy resin is generally used as the resin.
【0014】[0014]
【実施例】以下、本発明の実施例を説明する。図1は本
実施例による複合リードフレームの断面図である。Embodiments of the present invention will be described below. FIG. 1 is a sectional view of a composite lead frame according to this embodiment.
【0015】複合リードフレーム10は、基板3をリー
ドフレーム1に接合して構成される。基板3は、例えば
ガラスエポキシ樹脂などで構成される。その中央に半導
体チップが搭載される半導体チップ搭載部11を有し、
表裏面にリードパターン2が形成されている。リードパ
ターン2は銅箔をエッチングすることにより形成され、
表裏面のリードパターン2はスルーホール9によって接
続される。基板3上のリードパターン2はエッチングに
より形成されるので、リードの微細多ピン化の要求を満
たすことができる。The composite lead frame 10 is constructed by joining the substrate 3 to the lead frame 1. The substrate 3 is made of, for example, glass epoxy resin. It has a semiconductor chip mounting portion 11 on which a semiconductor chip is mounted,
Lead patterns 2 are formed on the front and back surfaces. The lead pattern 2 is formed by etching a copper foil,
The lead patterns 2 on the front and back surfaces are connected by through holes 9. Since the lead pattern 2 on the substrate 3 is formed by etching, it is possible to satisfy the demand for fine lead multi-pins.
【0016】一方、リードフレーム1は、例えば42合
金で形成される。その形状は中央に基板3を取り付ける
ためのホールが形成されたQFPタイプをしており、基
板3と接合されるインナリード4と、プリント基板など
に接続されるアウタリード5とを有する。基板3と接合
されるインナリード4の接続部分4aは、押圧ではな
く、ハーフエッチングによるリードフレーム1のアウタ
リード5の厚さより薄くしてある。その厚さはアウタリ
ード5の1/2以下の厚さとする。On the other hand, the lead frame 1 is formed of 42 alloy, for example. The shape is a QFP type in which a hole for mounting the substrate 3 is formed in the center, and has an inner lead 4 joined to the substrate 3 and an outer lead 5 connected to a printed circuit board or the like. The connecting portion 4a of the inner lead 4 joined to the substrate 3 is made thinner than the thickness of the outer lead 5 of the lead frame 1 by half etching rather than pressing. The thickness of the outer lead 5 is not more than 1/2.
【0017】基板3とリードフレーム1との接合は、基
板3上に形成されたリードパターン2をリードフレーム
1のインナリード4のハーフエッチングで薄くなった接
合部分4aに接合することにより行われる。この接合
は、例えば熱圧着によって行われる。予めインナリード
4の接合部分4aにAgめっきを施しておき、銅箔で形
成されたリードパターン2と接合する。インナリード4
の接続部分4aがハーフエッチングされて薄くなってい
るので、基板3とリードフレーム1とは面一に近付き、
基板3とリードフレーム1とを接合した総合厚さは、ハ
ーフエッチングしない場合に比して格段に薄くなる。The joining of the substrate 3 and the lead frame 1 is performed by joining the lead pattern 2 formed on the substrate 3 to the joining portion 4a of the inner lead 4 of the lead frame 1 which is thinned by half etching. This joining is performed by thermocompression bonding, for example. The joint portion 4a of the inner lead 4 is preliminarily plated with Ag and joined to the lead pattern 2 formed of a copper foil. Inner lead 4
Since the connecting portion 4a of 1 is half-etched and thinned, the substrate 3 and the lead frame 1 come close to each other,
The total thickness where the substrate 3 and the lead frame 1 are joined is remarkably thin as compared with the case where half etching is not performed.
【0018】インナリード4の接合部分4aのハーフエ
ッチングは、リードフレームをエッチング加工により成
形する場合には、その加工工程をそのまま利用すること
ができる。また、リードフレームをプレス加工により成
形するときは、加工後にエッチング加工工程を追加すれ
ばよい。For the half etching of the joint portion 4a of the inner lead 4, when the lead frame is formed by etching, the processing step can be used as it is. Further, when the lead frame is formed by pressing, an etching step may be added after the processing.
【0019】このようにして形成された複合リードフレ
ーム10を用いて半導体パッケージを製造するには、図
2に示すように、基板3の中央のチップ搭載部11に銀
ペーストを介して半導体チップ6をダイボンディングす
る。半導体チップ6の表面に形成したボンディングパッ
ドと、基板3上のリードパターン2とを金線7などでワ
イヤボンディングする。その後、アウタリード5を除い
て全体をモールド樹脂8で封止する。封止後、モールド
樹脂8から出ているアウタリードを曲げ加工して半導体
パッケージを完成する。In order to manufacture a semiconductor package by using the composite lead frame 10 thus formed, as shown in FIG. 2, the semiconductor chip 6 is formed on the chip mounting portion 11 at the center of the substrate 3 via the silver paste. Die bonding. The bonding pad formed on the surface of the semiconductor chip 6 and the lead pattern 2 on the substrate 3 are wire-bonded with a gold wire 7 or the like. After that, the entire structure except the outer leads 5 is sealed with the molding resin 8. After sealing, the outer leads protruding from the mold resin 8 are bent to complete the semiconductor package.
【0020】このように本実施例の複合リードフレーム
を用いた半導体パッケージは、リードフレーム1の接合
部分4aをハーフエッチングして薄くしているので、モ
ールド時のモールド樹脂の厚さは、上下を同じにするこ
とができるため、樹脂のクラック防止に優れている。ま
た、モールド樹脂8の上下厚さのバランスがとれ、パッ
ケージ内で半導体チップ6の位置を厚さ方向中央にする
ことができるので、同じ種類のリードフレームを用いた
場合に比してパッケージの薄型化が実現できる。As described above, in the semiconductor package using the composite lead frame of this embodiment, since the joint portion 4a of the lead frame 1 is half-etched to be thin, the thickness of the molding resin at the time of molding varies from top to bottom. Since they can be the same, they are excellent in preventing resin cracks. Further, since the upper and lower thicknesses of the molding resin 8 can be balanced and the position of the semiconductor chip 6 in the package can be centered in the thickness direction, the thickness of the package can be reduced as compared with the case of using the same type of lead frame. Can be realized.
【0021】また、アウタリード5はガールウィング状
に成形する必要があるが、リードフレーム1のインナリ
ード4の接続部分4aのみを薄くして、アウタリード5
の厚さは銅条の厚さを保持しているので強度的に優れ、
プリント基板への実装時のアウタリード5の強度を確保
できる。さらに、インナリード4の接合部分4aは、ハ
ーフエッチングで仕上げるため、同じ厚さのリードフレ
ーム材を用いる場合に比較して微細多ピン化することが
できる。また、ハーフエッチング面は粗く仕上がるので
基板3との接合強度が従来の1.5倍程度に向上する。The outer lead 5 needs to be formed into a girl wing shape, but only the connecting portion 4a of the inner lead 4 of the lead frame 1 is thinned to form the outer lead 5.
Since the thickness of copper holds the thickness of copper strip, it is excellent in strength,
It is possible to secure the strength of the outer leads 5 when mounted on the printed circuit board. Furthermore, since the joint portion 4a of the inner lead 4 is finished by half etching, it is possible to have a finer number of pins than when a lead frame material having the same thickness is used. Further, since the half-etched surface is roughened, the bonding strength with the substrate 3 is improved to about 1.5 times that of the conventional one.
【0022】実験では、厚さ0.2mmのリードフレーム
を使用し、ハーフエッチングによる接合部の厚さを0.
1mmとした。これに厚さ0.2mmの基板を接合したと
き、従来の複合リードフレーム型パッケージの厚さが
3.0mmであるのに対して、本実施例の複合リードフレ
ーム型パッケージの厚さは2.5mmとなり、薄型化が実
現できることを確認した。In the experiment, a lead frame having a thickness of 0.2 mm was used, and the thickness of the joint portion by half etching was set to 0.
It was set to 1 mm. When a substrate having a thickness of 0.2 mm is bonded to this, the thickness of the conventional composite lead frame type package is 3.0 mm, whereas the thickness of the composite lead frame type package of the present embodiment is 2. It was 5 mm, and it was confirmed that it could be made thinner.
【0023】[0023]
【発明の効果】本発明によれば、リードフレームの接合
部分をアウタリードの厚さよりも薄くしたので、従来の
ものに比して半導体パッケージを薄型化することができ
る。またアウタリードは厚さを確保できるため機械的強
度を保つことができる。また、インナリードの接合部分
をエッチングするようにしたのでリードの微細化ができ
る。さらに接合部分を薄くしたことにより半導体チップ
位置をパッケージの中央寄りにもってくることができる
ので、モールド樹脂の厚さを均一にすることができる。
特に接続部分の厚さをアウタリードの1/2以下の厚さ
とすると、より一層薄型化、強度の保持、上下厚さの均
一化が図れる。According to the present invention, the joint portion of the lead frame is thinner than the thickness of the outer lead, so that the semiconductor package can be made thinner than the conventional one. Further, since the outer lead can secure the thickness, it can maintain the mechanical strength. Further, since the joint portion of the inner lead is etched, the lead can be miniaturized. Further, by thinning the joint portion, the position of the semiconductor chip can be brought closer to the center of the package, so that the thickness of the mold resin can be made uniform.
In particular, if the thickness of the connecting portion is set to 1/2 or less of the outer lead, the thickness can be further reduced, the strength can be maintained, and the vertical thickness can be made uniform.
【図1】本発明の複合リードフレームの実施例を示す断
面図である。FIG. 1 is a cross-sectional view showing an embodiment of a composite lead frame of the present invention.
【図2】本発明の複合リードフレームを用いて作製した
半導体パッケージの実施例を示す断面図である。FIG. 2 is a cross-sectional view showing an example of a semiconductor package manufactured using the composite lead frame of the present invention.
【図3】従来例の複合リードフレームを示す断面図であ
る。FIG. 3 is a sectional view showing a conventional composite lead frame.
【図4】従来例の複合リードフレームを用いて作製した
半導体パッケージを示す断面図である。FIG. 4 is a cross-sectional view showing a semiconductor package manufactured using a conventional composite lead frame.
1 リードフレーム 2 リードパターン 3 基板 4 インナリード 4a インナリードの接続部分 5 アウタリード 6 半導体チップ 7 金線 8 モールド樹脂 10 複合リードフレーム 11 チップ搭載部 1 lead frame 2 lead pattern 3 substrate 4 inner lead 4a inner lead connecting portion 5 outer lead 6 semiconductor chip 7 gold wire 8 mold resin 10 composite lead frame 11 chip mounting part
Claims (3)
ップが搭載される基板を、リードフレームのインナリー
ドに接合した複合リードフレームにおいて、インナリー
ドの基板との接合部分をハーフエッチングしてリードフ
レームのアウタリードの厚さより薄くしたことを特徴と
する複合リードフレーム。1. A composite lead frame in which a substrate on which a lead pattern is formed and a semiconductor chip is mounted is joined to an inner lead of a lead frame, the joint portion of the inner lead with the substrate is half-etched to form a lead frame. A composite lead frame characterized by being made thinner than the thickness of the outer leads.
いて、インナリードの接合部分の厚さをリードフレーム
のアウタリードの1/2以下としたことを特徴とする複
合リードフレーム。2. The composite lead frame according to claim 1, wherein the thickness of the joint portion of the inner lead is 1/2 or less of the outer lead of the lead frame.
ームの基板上に半導体チップを搭載し、半導体チップと
基板表面に形成したリードパターンとを接続し、リード
フレームのアウタリードを除く全体を樹脂モールドした
ことを特徴とする半導体パッケージ。3. A semiconductor chip is mounted on the substrate of the composite lead frame according to claim 1, the semiconductor chip and the lead pattern formed on the substrate surface are connected, and the entire lead frame except the outer leads is made of resin. A semiconductor package characterized by being molded.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6299644A JPH08162594A (en) | 1994-12-02 | 1994-12-02 | Composite lead frame and semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6299644A JPH08162594A (en) | 1994-12-02 | 1994-12-02 | Composite lead frame and semiconductor package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08162594A true JPH08162594A (en) | 1996-06-21 |
Family
ID=17875259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6299644A Pending JPH08162594A (en) | 1994-12-02 | 1994-12-02 | Composite lead frame and semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08162594A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6153922A (en) * | 1997-08-25 | 2000-11-28 | Hitachi, Ltd. | Semiconductor device |
| KR100393448B1 (en) * | 2001-03-27 | 2003-08-02 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package and method for manufacturing the same |
| KR100426494B1 (en) * | 1999-12-20 | 2004-04-13 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package and its manufacturing method |
-
1994
- 1994-12-02 JP JP6299644A patent/JPH08162594A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6153922A (en) * | 1997-08-25 | 2000-11-28 | Hitachi, Ltd. | Semiconductor device |
| US6285074B2 (en) | 1997-08-25 | 2001-09-04 | Hitachi, Ltd. | Semiconductor device |
| US6297545B1 (en) | 1997-08-25 | 2001-10-02 | Hitachi, Ltd. | Semiconductor device |
| SG106065A1 (en) * | 1997-08-25 | 2004-09-30 | Hitachi Ltd | Semiconductor device |
| KR100426494B1 (en) * | 1999-12-20 | 2004-04-13 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package and its manufacturing method |
| KR100393448B1 (en) * | 2001-03-27 | 2003-08-02 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6459148B1 (en) | QFN semiconductor package | |
| US5444301A (en) | Semiconductor package and method for manufacturing the same | |
| JP3461720B2 (en) | Resin-sealed semiconductor device | |
| US6864566B2 (en) | Duel die package | |
| US6420783B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JPH11340409A (en) | Lead frame, method of manufacturing the same, resin-sealed semiconductor device and method of manufacturing the same | |
| US6423580B2 (en) | Method for manufacturing a dual chip package | |
| JP3405202B2 (en) | Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same | |
| JP3540793B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JP3663295B2 (en) | Chip scale package | |
| US6962836B2 (en) | Method of manufacturing a semiconductor device having leads stabilized during die mounting | |
| US6753597B1 (en) | Encapsulated semiconductor package including chip paddle and leads | |
| JPH11354572A (en) | Semiconductor chip package and method of manufacturing the same | |
| JPH08162594A (en) | Composite lead frame and semiconductor package | |
| CN113937074B (en) | Quad Flat No-Lead Package Structure | |
| JPH0927583A (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JP2002164496A (en) | Semiconductor device and manufacturing method thereof | |
| JPH07283274A (en) | Semiconductor device and bonding sheet | |
| CN116741736A (en) | lead frame | |
| JP2002164497A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0992767A (en) | Composite lead frame and semiconductor device | |
| JPH08162558A (en) | Semiconductor device | |
| JPH07130902A (en) | Ceramic package body for integrated circuits | |
| JPH0766346A (en) | Lead frame, composite lead frame using this lead frame, and method of manufacturing composite lead frame | |
| JPH1065091A (en) | Semiconductor device and manufacturing method thereof |