JPH08162885A - ステップ減衰器 - Google Patents
ステップ減衰器Info
- Publication number
- JPH08162885A JPH08162885A JP29630294A JP29630294A JPH08162885A JP H08162885 A JPH08162885 A JP H08162885A JP 29630294 A JP29630294 A JP 29630294A JP 29630294 A JP29630294 A JP 29630294A JP H08162885 A JPH08162885 A JP H08162885A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- attenuator
- base
- voltage
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Attenuators (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 トランジスタのスイッチをディジタルの制御
信号で制御して，入力信号に対し非連続な減衰量を付与
して出力信号とするステップ減衰器に関し、高価なガリ
ゥム砒素GaAsのＦＥＴではなく，安価なシリコンSiのバ
イポーラ型トランジスタを出来るだけ少ない個数だけ使
用した低コストのステップ減衰器の実現を目的とする。 【構成】 入力信号(IN)に直列に二つの抵抗(R1,R2) を
接続し一定量の減衰を持つ出力信号(OUT) を得る減衰器
において、其の二つの抵抗(R1,R2) の間の接続点に, エ
ミッタ接地の一個のシリコンSiのトランジスタ(Q1)のコ
レクタと其の駆動電源(Vcc)とを接続し，ベースに印加
する直流電圧(VB1) のレベル(H/L) を制御して該トラン
ジスタの電流をオン/ オフすることにより, 入力信号(I
N)に対して可変の減衰量を持った出力信号(OUT) を得る
ように構成する。
信号で制御して，入力信号に対し非連続な減衰量を付与
して出力信号とするステップ減衰器に関し、高価なガリ
ゥム砒素GaAsのＦＥＴではなく，安価なシリコンSiのバ
イポーラ型トランジスタを出来るだけ少ない個数だけ使
用した低コストのステップ減衰器の実現を目的とする。 【構成】 入力信号(IN)に直列に二つの抵抗(R1,R2) を
接続し一定量の減衰を持つ出力信号(OUT) を得る減衰器
において、其の二つの抵抗(R1,R2) の間の接続点に, エ
ミッタ接地の一個のシリコンSiのトランジスタ(Q1)のコ
レクタと其の駆動電源(Vcc)とを接続し，ベースに印加
する直流電圧(VB1) のレベル(H/L) を制御して該トラン
ジスタの電流をオン/ オフすることにより, 入力信号(I
N)に対して可変の減衰量を持った出力信号(OUT) を得る
ように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、無線装置等の送信用の
電力増幅器の出力レベルを可変する可変減衰器であっ
て，特にトランジスタのスイッチをディジタル信号で制
御して，入力信号に対して非連続な減衰量を付与し出力
信号とするステップ減衰器に関するものである。
電力増幅器の出力レベルを可変する可変減衰器であっ
て，特にトランジスタのスイッチをディジタル信号で制
御して，入力信号に対して非連続な減衰量を付与し出力
信号とするステップ減衰器に関するものである。
【０００２】
【従来の技術】無線装置等の送信用の電力増幅器の出力
レベルを可変する為に、電力増幅器の前段に可変減衰器
を設けることが一般的である。其の可変減衰器として、
従来はガリゥム砒素GaAsの電界効果トランジスタＦＥＴ
のゲート電圧を制御して入力信号INに対する出力信号OU
Tの減衰量を連続的に変えるアナログ減衰器と，ＦＥＴ
使用のスイッチと固定減衰器とを組み合わせたスイッチ
を，２値のディジタル信号で制御する事により, 非連続
な減衰量を得るステップ減衰器とがある。前者のアナロ
グ減衰器は、ＦＥＴのゲート電圧に対して入力対出力の
減衰量が直線的に変化しないために使い難く，一般には
後者のステップ減衰器，若しくは前者のアナログ減衰器
と後者のステップ減衰器とを併用している。従来のステ
ップ減衰器の一例を図６に示す。図６の従来例の動作を
説明する。ＦＥＴのQ1と抵抗器R1,R2とにより例えば４d
Bの固定減衰器を構成し、ＦＥＴのQ4と抵抗器R3,R4 に
より例えば８dBの固定減衰器を構成している。ＦＥＴの
Q2,Q3のゲート電圧である制御電圧V1が高レベルH の時
に、Q2,Q3 がオン状態となり, Q1がオフ状態となるの
で、入力端INの信号電力は、Q1,Q2,Q3の回路で４dBだけ
減衰する。 Q2,Q3の制御電圧V1が低レベルL の時には、
Q1がオン状態となり, Q2,Q3 がオフ状態となって、入力
端INの信号電力は Q1 の損失分だけ減衰する。ＦＥＴの
Q5,Q6の制御電圧V2についても、上記の制御電圧V1と同
様に, 制御される。すると、二つの制御電圧V1,V2 のオ
ン, オフにより、入力端INの信号電力に対して, 非連続
な減衰量が得られるステップ減衰器となる。即ち、二つ
の制御電圧V1,V2 のオン, オフの２Bit のディジタル信
号で制御する事により、0,4,8,12 dB の非連続な減衰量
を得ることが出来る。ここで言う減衰量には、ＦＥＴの
Q1,Q2─Q6自身のスイッチ損失は含まれていないので、
実際の減衰量は上記の値よりも若干多くなる。ＦＥＴス
イッチの損失は一般的に約２dBである。
レベルを可変する為に、電力増幅器の前段に可変減衰器
を設けることが一般的である。其の可変減衰器として、
従来はガリゥム砒素GaAsの電界効果トランジスタＦＥＴ
のゲート電圧を制御して入力信号INに対する出力信号OU
Tの減衰量を連続的に変えるアナログ減衰器と，ＦＥＴ
使用のスイッチと固定減衰器とを組み合わせたスイッチ
を，２値のディジタル信号で制御する事により, 非連続
な減衰量を得るステップ減衰器とがある。前者のアナロ
グ減衰器は、ＦＥＴのゲート電圧に対して入力対出力の
減衰量が直線的に変化しないために使い難く，一般には
後者のステップ減衰器，若しくは前者のアナログ減衰器
と後者のステップ減衰器とを併用している。従来のステ
ップ減衰器の一例を図６に示す。図６の従来例の動作を
説明する。ＦＥＴのQ1と抵抗器R1,R2とにより例えば４d
Bの固定減衰器を構成し、ＦＥＴのQ4と抵抗器R3,R4 に
より例えば８dBの固定減衰器を構成している。ＦＥＴの
Q2,Q3のゲート電圧である制御電圧V1が高レベルH の時
に、Q2,Q3 がオン状態となり, Q1がオフ状態となるの
で、入力端INの信号電力は、Q1,Q2,Q3の回路で４dBだけ
減衰する。 Q2,Q3の制御電圧V1が低レベルL の時には、
Q1がオン状態となり, Q2,Q3 がオフ状態となって、入力
端INの信号電力は Q1 の損失分だけ減衰する。ＦＥＴの
Q5,Q6の制御電圧V2についても、上記の制御電圧V1と同
様に, 制御される。すると、二つの制御電圧V1,V2 のオ
ン, オフにより、入力端INの信号電力に対して, 非連続
な減衰量が得られるステップ減衰器となる。即ち、二つ
の制御電圧V1,V2 のオン, オフの２Bit のディジタル信
号で制御する事により、0,4,8,12 dB の非連続な減衰量
を得ることが出来る。ここで言う減衰量には、ＦＥＴの
Q1,Q2─Q6自身のスイッチ損失は含まれていないので、
実際の減衰量は上記の値よりも若干多くなる。ＦＥＴス
イッチの損失は一般的に約２dBである。
【０００３】
【発明が解決しようとする課題】図６の様な構成のステ
ップ減衰器の回路は、従来からガリゥム砒素の集積回路
GaAs IC として市販されているが、GaAsＦＥＴを６個Q1
〜Q6も使用しているので、非常に高価であると言う問題
があった。本発明の目的は、安価なシリコンSiのバイポ
ーラ型トランジスタを出来るだけ少ない個数だけ使用し
た低コストのステップ減衰器を実現することにある。
ップ減衰器の回路は、従来からガリゥム砒素の集積回路
GaAs IC として市販されているが、GaAsＦＥＴを６個Q1
〜Q6も使用しているので、非常に高価であると言う問題
があった。本発明の目的は、安価なシリコンSiのバイポ
ーラ型トランジスタを出来るだけ少ない個数だけ使用し
た低コストのステップ減衰器を実現することにある。
【０００４】
【課題を解決するための手段】この目的達成のための本
発明のステップ減衰器は、其の基本構成を示す図１の原
理図を参照し、入力信号(IN)に直列に二つの抵抗器(R1,
R2) を接続し一定量の減衰を持つ出力信号(OUT) を得る
減衰器において、其の二つの抵抗器(R1,R2) の間の接続
点に, エミッタ接地の一個のトランジスタ(Q1)のコレク
タと其の駆動電源(Vcc) とを接続し，ベースに印加する
直流電圧(VB1) のレベル(H/L) を制御して該トランジス
タの電流をオン/ オフすることにより, 入力信号(IN)に
対して可変の減衰量を持った出力信号(OUT) を得るよう
に構成する。
発明のステップ減衰器は、其の基本構成を示す図１の原
理図を参照し、入力信号(IN)に直列に二つの抵抗器(R1,
R2) を接続し一定量の減衰を持つ出力信号(OUT) を得る
減衰器において、其の二つの抵抗器(R1,R2) の間の接続
点に, エミッタ接地の一個のトランジスタ(Q1)のコレク
タと其の駆動電源(Vcc) とを接続し，ベースに印加する
直流電圧(VB1) のレベル(H/L) を制御して該トランジス
タの電流をオン/ オフすることにより, 入力信号(IN)に
対して可変の減衰量を持った出力信号(OUT) を得るよう
に構成する。
【０００５】
【作用】図１の原理図において、エミッタ接地のシリコ
ンのトランジスタQ1のベースにバイアス電圧として印加
する直流電圧VB1 が高レベルH の時は、該トランジスタ
Q1はオン状態となり、電源電圧Vcc が印加されるコレク
タ電極のＡ点からトランジスタQ1を見ると或るインピー
ダンスが生じる。この時、トランジスタQ1は抵抗器R と
同じ様に動作し，入力信号INは、トランジスタQ1のコレ
クタからエミッタの接地に流れて一定量だけ減衰する。
つまり、トランジスタQ1のベース電圧VB1を高レベルH
に設定する事により, 任意の減衰量が得られる。また、
トランジスタQ1のベース電圧VB1 が低レベルL の時は、
トランジスタQ1はオフ状態となり、Ａ点からトランジス
タQ1を見ると高いインピーダンスとなる為に, 入力端IN
の信号は、出力端OUT の方向に流れる。この時、入力信
号INは直列接続の抵抗R1, R2により減衰して出力信号OU
T となるが、其の抵抗R1, R2の値を小さくし, 例えば５
オーム程度にすれば，其の減衰を小さな値の例えば１dB
程度に抑えられる。図１の減衰器の回路を単位として，
図２に示す如く，直列に複数段だけ接続することで，任
意の非連続な減衰量が得られるステップ減衰器を構成で
きる。図２の構成にて、初段トランジスタQ1と次段トラ
ンジスタQ2による各々の減衰量を、抵抗R1と抵抗R4の各
抵抗値の選択によって任意に設定すれば、各トランジス
タQ1,Q2のベース電圧VB1,VB2 のレベル H/Lの設定によ
るオン/ オフにより，任意の減衰量が得られるステップ
減衰器として動作する。図２の入力端INから出力端OUT
への直列接続の抵抗 R1,R2,R4,R5は、各トランジスタQ
1,Q2 がオフの時の挿入損失を決定するが、同時に各ト
ランジスタQ1,Q2 の間のアイソレーション（絶縁量）を
決定する。各トランジスタQ1,Q2 のオン／オフは、其の
後段の，図示しない,例えば電力増幅器の出力電力を自
動的に或る値になる様に制御する自動電力制御回路ＡＰ
Ｃから与えられるディジタルの制御信号により行われ
る。
ンのトランジスタQ1のベースにバイアス電圧として印加
する直流電圧VB1 が高レベルH の時は、該トランジスタ
Q1はオン状態となり、電源電圧Vcc が印加されるコレク
タ電極のＡ点からトランジスタQ1を見ると或るインピー
ダンスが生じる。この時、トランジスタQ1は抵抗器R と
同じ様に動作し，入力信号INは、トランジスタQ1のコレ
クタからエミッタの接地に流れて一定量だけ減衰する。
つまり、トランジスタQ1のベース電圧VB1を高レベルH
に設定する事により, 任意の減衰量が得られる。また、
トランジスタQ1のベース電圧VB1 が低レベルL の時は、
トランジスタQ1はオフ状態となり、Ａ点からトランジス
タQ1を見ると高いインピーダンスとなる為に, 入力端IN
の信号は、出力端OUT の方向に流れる。この時、入力信
号INは直列接続の抵抗R1, R2により減衰して出力信号OU
T となるが、其の抵抗R1, R2の値を小さくし, 例えば５
オーム程度にすれば，其の減衰を小さな値の例えば１dB
程度に抑えられる。図１の減衰器の回路を単位として，
図２に示す如く，直列に複数段だけ接続することで，任
意の非連続な減衰量が得られるステップ減衰器を構成で
きる。図２の構成にて、初段トランジスタQ1と次段トラ
ンジスタQ2による各々の減衰量を、抵抗R1と抵抗R4の各
抵抗値の選択によって任意に設定すれば、各トランジス
タQ1,Q2のベース電圧VB1,VB2 のレベル H/Lの設定によ
るオン/ オフにより，任意の減衰量が得られるステップ
減衰器として動作する。図２の入力端INから出力端OUT
への直列接続の抵抗 R1,R2,R4,R5は、各トランジスタQ
1,Q2 がオフの時の挿入損失を決定するが、同時に各ト
ランジスタQ1,Q2 の間のアイソレーション（絶縁量）を
決定する。各トランジスタQ1,Q2 のオン／オフは、其の
後段の，図示しない,例えば電力増幅器の出力電力を自
動的に或る値になる様に制御する自動電力制御回路ＡＰ
Ｃから与えられるディジタルの制御信号により行われ
る。
【０００６】
【実施例】図３に本発明の実施例のステップ減衰器の構
成を示す。図３の実施例は、４dBと８dBのステップ減衰
器の２段構成であり、シリコンのバイポーラ型の初段ト
ランジスタQ1のベース電圧V1と次段トランジスタQ2,Q3
のベース電圧V2とに対し,２Bit のディジタル信号を与
える事により４dBステップで、初段回路は４dB減衰器
Ａ，次段回路は８dB減衰器Ｂとすることが出来る。この
時の動作を説明する。初段の４dB減衰器Ａは、抵抗R1,R
2,R5とトランジスタQ1,Q4,Q5から成る。抵抗R5と直列の
ダイオード接続した二つのトランジスタQ4,Q5 とは、エ
ミッタ接地のトランジスタQ1のベースへのバイアス供給
回路であり、其のトランジスタQ1のベース電圧V1が低レ
ベルL の時には、トランジスタQ1はオフ状態となり、該
トランジスタQ1のコレクタから, 接地されたエミッタの
接地を見たインピーダンスは、オープンに近い大きな値
となるので、其の入力信号INに対する出力信号の減衰量
は、入力端INに直列接続の二つの抵抗R1と抵抗R2とで定
まる。其の抵抗R1と抵抗R2の値を５オーム程度の低い値
とする事により，其の減衰量を１dB程度の小さな値に抑
えられる。また、トランジスタQ1のベース電圧V1が高レ
ベルH の時は、該トランジスタQ1はオン状態となり、該
トランジスタQ1は抵抗器R と同じ動作をするので、入力
端INの信号電力は、該トランジスタQ1のコレクタを通っ
てエミッタの接地に流れて, 一定量だけ減衰する。初段
回路が４dB減衰器Ａとなる為に、トランジスタQ1のベー
ス電圧V1が低レベルL の時の減衰量に４dBを加えた減衰
量が得られる様に, トランジスタQ1のベースのバイアス
回路の抵抗R5とトランジスタQ4,Q5 とを設定する。これ
により、トランジスタQ1のベース電圧V1が低レベルL の
時は, 約１dBだけ減衰し、ベース電圧V1が高レベルH の
時は, 約５dBだけ減衰する。
成を示す。図３の実施例は、４dBと８dBのステップ減衰
器の２段構成であり、シリコンのバイポーラ型の初段ト
ランジスタQ1のベース電圧V1と次段トランジスタQ2,Q3
のベース電圧V2とに対し,２Bit のディジタル信号を与
える事により４dBステップで、初段回路は４dB減衰器
Ａ，次段回路は８dB減衰器Ｂとすることが出来る。この
時の動作を説明する。初段の４dB減衰器Ａは、抵抗R1,R
2,R5とトランジスタQ1,Q4,Q5から成る。抵抗R5と直列の
ダイオード接続した二つのトランジスタQ4,Q5 とは、エ
ミッタ接地のトランジスタQ1のベースへのバイアス供給
回路であり、其のトランジスタQ1のベース電圧V1が低レ
ベルL の時には、トランジスタQ1はオフ状態となり、該
トランジスタQ1のコレクタから, 接地されたエミッタの
接地を見たインピーダンスは、オープンに近い大きな値
となるので、其の入力信号INに対する出力信号の減衰量
は、入力端INに直列接続の二つの抵抗R1と抵抗R2とで定
まる。其の抵抗R1と抵抗R2の値を５オーム程度の低い値
とする事により，其の減衰量を１dB程度の小さな値に抑
えられる。また、トランジスタQ1のベース電圧V1が高レ
ベルH の時は、該トランジスタQ1はオン状態となり、該
トランジスタQ1は抵抗器R と同じ動作をするので、入力
端INの信号電力は、該トランジスタQ1のコレクタを通っ
てエミッタの接地に流れて, 一定量だけ減衰する。初段
回路が４dB減衰器Ａとなる為に、トランジスタQ1のベー
ス電圧V1が低レベルL の時の減衰量に４dBを加えた減衰
量が得られる様に, トランジスタQ1のベースのバイアス
回路の抵抗R5とトランジスタQ4,Q5 とを設定する。これ
により、トランジスタQ1のベース電圧V1が低レベルL の
時は, 約１dBだけ減衰し、ベース電圧V1が高レベルH の
時は, 約５dBだけ減衰する。
【０００７】次段の８dB減衰器Ｂは、抵抗R3,R4,R6とト
ランジスタQ2,Q3 から成る。抵抗R6は並列接続された二
つのトランジスタQ2,Q3 のベースのバイアス供給回路で
あり、其のベース電圧V2を低レベルL と高レベルH とに
設定する事により、初段の４dB減衰器Ａと同様に, 減衰
量を変えられる。トランジスタQ2,Q3 のベース電圧V2が
低レベルL の時は入力信号は約１dBだけ減衰し, ベース
電圧V2が高レベルH の時は約９dBだけ減衰する様に、抵
抗R6を設定する。二つのトランジスタQ2,Q3 を並列接続
したのは、其のコレクタから接地されたエミッタを見た
時のインピーダンスを低くする為である。初段の４dB減
衰器Ａと次段の８dB減衰器Ｂとは、トランジスタQ1,Q2
のオン/ オフにより, 入力端INから出力端OUT への減衰
量を変えるため、其のオン/ オフ時のインピーダンスの
変化が問題となる。入力端INから出力端OUT までの直列
経路に付加した容量C1,C2,C3とインダクタンスL1,L2
は、此のインピーダンスの変化を和らげる為のものであ
る。使用周波数における、トランジスタQ1,Q2 のオン/
オフ時の其の直列経路のインピーダンスが、入力端INと
出力端OUT に外部接続される線路の特性インピーダンス
の 50 オームとなるようにする。図４は、図３の実施例
の回路構成でシュミレーションした時の、挿入損失[d
B], 入力端のリターンロスR.L.[dB], 出力端のリターン
ロスR.L.[dB]の結果を示す。図４のシュミレーションか
ら、挿入損失[dB]は少なく、入力端と出力端での外部線
路とのインピーダンス整合が良好であることが判る。
ランジスタQ2,Q3 から成る。抵抗R6は並列接続された二
つのトランジスタQ2,Q3 のベースのバイアス供給回路で
あり、其のベース電圧V2を低レベルL と高レベルH とに
設定する事により、初段の４dB減衰器Ａと同様に, 減衰
量を変えられる。トランジスタQ2,Q3 のベース電圧V2が
低レベルL の時は入力信号は約１dBだけ減衰し, ベース
電圧V2が高レベルH の時は約９dBだけ減衰する様に、抵
抗R6を設定する。二つのトランジスタQ2,Q3 を並列接続
したのは、其のコレクタから接地されたエミッタを見た
時のインピーダンスを低くする為である。初段の４dB減
衰器Ａと次段の８dB減衰器Ｂとは、トランジスタQ1,Q2
のオン/ オフにより, 入力端INから出力端OUT への減衰
量を変えるため、其のオン/ オフ時のインピーダンスの
変化が問題となる。入力端INから出力端OUT までの直列
経路に付加した容量C1,C2,C3とインダクタンスL1,L2
は、此のインピーダンスの変化を和らげる為のものであ
る。使用周波数における、トランジスタQ1,Q2 のオン/
オフ時の其の直列経路のインピーダンスが、入力端INと
出力端OUT に外部接続される線路の特性インピーダンス
の 50 オームとなるようにする。図４は、図３の実施例
の回路構成でシュミレーションした時の、挿入損失[d
B], 入力端のリターンロスR.L.[dB], 出力端のリターン
ロスR.L.[dB]の結果を示す。図４のシュミレーションか
ら、挿入損失[dB]は少なく、入力端と出力端での外部線
路とのインピーダンス整合が良好であることが判る。
【０００８】なお、図５の(1) に請求項３に対応する減
衰器の構成を示し、図５の(2) に請求項４に対応する減
衰器の構成を示し、図５の(3) に請求項５に対応する減
衰器の構成を示し、図５の(4) に請求項６に対応する減
衰器の構成を示し、図５の(5) に請求項７に対応する減
衰器の構成を示す。
衰器の構成を示し、図５の(2) に請求項４に対応する減
衰器の構成を示し、図５の(3) に請求項５に対応する減
衰器の構成を示し、図５の(4) に請求項６に対応する減
衰器の構成を示し、図５の(5) に請求項７に対応する減
衰器の構成を示す。
【０００９】
【発明の効果】以上説明した如く、本発明によれば、ト
ランジスタのスイッチを用いたステップ減衰器を、シリ
コンSiのパイポーラ型トランジスタと抵抗と容量とで構
成できるので、ＩＣ化に適したものなる。また、シリコ
ンSiのパイポーラ型トランジスタを用いるので、ガリゥ
ム砒素GaAsのＩＣと比べてコストを大幅に低減する効果
が得られる。
ランジスタのスイッチを用いたステップ減衰器を、シリ
コンSiのパイポーラ型トランジスタと抵抗と容量とで構
成できるので、ＩＣ化に適したものなる。また、シリコ
ンSiのパイポーラ型トランジスタを用いるので、ガリゥ
ム砒素GaAsのＩＣと比べてコストを大幅に低減する効果
が得られる。
【図面の簡単な説明】
【図１】 本発明の請求項１のステップ減衰器の基本構
成を示す原理図
成を示す原理図
【図２】 本発明の請求項２のステップ減衰器の構成図
【図３】 本発明の実施例の４db減衰器と８dB減衰器の
２段構成の図
２段構成の図
【図４】 本発明の実施例のシュミレーションの結果を
示す図
示す図
【図５】 本発明の請求項３〜請求項７に対応する減衰
器の構成図
器の構成図
【図６】 従来例のステップ減衰器の構成図
INは入力信号であり, 入力端、OUT は出力信号であり,
出力端、Q1〜Q6は図１〜図５ではシリコンSiのバイポー
ラ型のトランジスタであり，図６ではガリゥム砒素GaAs
のＦＥＴ、VB1,VB2 はバイポーラ型トランジスタQ1,Q2
のベースに印加するバイアス用の直流電圧である。Ｘ
出力端、Q1〜Q6は図１〜図５ではシリコンSiのバイポー
ラ型のトランジスタであり，図６ではガリゥム砒素GaAs
のＦＥＴ、VB1,VB2 はバイポーラ型トランジスタQ1,Q2
のベースに印加するバイアス用の直流電圧である。Ｘ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三室 貴文 北海道札幌市中央区北一条西２丁目１番地 富士通北海道ディジタル・テクノロジ株 式会社内
Claims (7)
- 【請求項１】 入力信号(IN)に直列に二つの抵抗器(R1,
R2) を接続し一定量の減衰を持つ出力信号(OUT) を得る
減衰器において、其の二つの抵抗器(R1,R2)の間の接続
点に, エミッタ接地の一個のトランジスタ(Q1)のコレク
タと其の駆動電源(Vcc)とを接続し，ベースに印加する
直流電圧(VB1) のレベル(H/L) を制御して該トランジス
タの電流をオン/ オフすることにより, 入力信号(IN)に
対して可変の減衰量を持った出力信号(OUT) を得ること
を特徴とするステップ減衰器。 - 【請求項２】 前記の減衰器を単位として直列に複数段
だけ接続し、各段の前記エミッタ接地のトランジスタ(Q
1,Q2) の各ベースの直流電圧(VB1,VB2) のレベル(H/L)
を制御することにより, 入力信号(IN)に対して任意の不
連続に可変の減衰量を付与した出力信号(OUT) を得るこ
とを特徴とするステップ減衰器。 - 【請求項３】 前記の減衰器の二つの抵抗器(R1,R2) の
間の接続点に, 該トランジスタ(Q1)のコレクタとベース
と其のベースに印加する直流電圧(VB1) とを接続し，該
ベースに印加する直流電圧(VB1) のレベル(H/L) を制御
して該トランジスタのダイオードとしての電流をオン/
オフすることを特徴とする請求項１記載のステップ減衰
器。 - 【請求項４】 前記の減衰器の二つの抵抗器(R1,R2) の
間の接続点に, ダイオード(D1)のアノードを接続し, 其
のカソードを接地して, 該アノードに印加する直流電圧
(VB1) のレベル(H/L) を制御して該ダイオード(D1)の電
流をオン/ オフすることを特徴とする請求項１記載のス
テップ減衰器。 - 【請求項５】 前記の減衰器の二つの抵抗器(R1,R2) の
間の接続点に, 第１のトランジスタ(Q1)のコレクタとベ
ースとを接続し、其のエミッタは, エミッタ接地の第２
のトランジスタ(Q2)のコレクタと他端が接地された抵抗
(R4)とに接続されて、該第２のトランジスタ(Q2)のベー
スに印加する直流電圧(VB1) のレベル(H/L) を制御して
該トランジスタ(Q2)の電流をオン/ オフすることを特徴
とする請求項１記載のステップ減衰器。 - 【請求項６】 前記の減衰器の二つの抵抗器(R1,R2) の
間の接続点に接続されたエミッタ接地の一個のトランジ
スタ(Q1)のベースに、複数の抵抗器の一端を接続し他端
に該ベースに印加する直流電圧(VB1) を接続することを
特徴とする請求項１記載のステップ減衰器。 - 【請求項７】 前記の減衰器の二つの抵抗器(R1,R2) の
間の接続点に接続されたエミッタ接地の第１のトランジ
スタ(Q1)のベースに、コレクタとベースとを接続してダ
イオード接続とし直流電圧(VB1) を印加した第２のトラ
ンジスタ(Q2)のエミッタを接続したことを特徴とする請
求項１記載のステップ減衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29630294A JPH08162885A (ja) | 1994-11-30 | 1994-11-30 | ステップ減衰器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29630294A JPH08162885A (ja) | 1994-11-30 | 1994-11-30 | ステップ減衰器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08162885A true JPH08162885A (ja) | 1996-06-21 |
Family
ID=17831798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29630294A Pending JPH08162885A (ja) | 1994-11-30 | 1994-11-30 | ステップ減衰器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08162885A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108512527A (zh) * | 2017-02-23 | 2018-09-07 | 住友电工光电子器件创新株式会社 | 可变衰减器 |
-
1994
- 1994-11-30 JP JP29630294A patent/JPH08162885A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108512527A (zh) * | 2017-02-23 | 2018-09-07 | 住友电工光电子器件创新株式会社 | 可变衰减器 |
| CN108512527B (zh) * | 2017-02-23 | 2024-03-29 | 住友电工光电子器件创新株式会社 | 可变衰减器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4595883A (en) | Emitter-follower type single-ended push-pull circuit | |
| JP3340250B2 (ja) | バッファ回路 | |
| JP2003060456A (ja) | 利得可変増幅回路 | |
| JPH11340785A (ja) | 能動低域通過フィルタ | |
| US4433303A (en) | Push-pull amplifier circuit with field-effect transistors | |
| JP3945662B2 (ja) | 制御可能なフィルタ装置 | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| US6337585B1 (en) | Transconductor | |
| JPS631768B2 (ja) | ||
| JPH10126215A (ja) | 可変減衰装置 | |
| JP3427482B2 (ja) | 演算増幅器 | |
| JPH0630422B2 (ja) | 電子スイツチ | |
| US6594474B1 (en) | Controlled-gain power amplifier device, in particular for radio-frequency circuits applied to cellular mobile telephony | |
| JPS6119133B2 (ja) | ||
| JPS58154911A (ja) | 利得制御増幅器 | |
| JPH0527282B2 (ja) | ||
| JPH07231236A (ja) | 電子減衰回路 | |
| JP2544223Y2 (ja) | ミユーティング回路 | |
| JP3466401B2 (ja) | 波形整形回路 | |
| JPH0846464A (ja) | 利得可変増幅器 | |
| JPH07202613A (ja) | 抵抗値自動切替回路 | |
| TW361009B (en) | Variable gain amplifier circuit | |
| JP2003188667A (ja) | 多段可変利得増幅器 | |
| GB2356307A (en) | A low-noise wideband RF differential cascode amplifier with matched input impedance | |
| Maula | Variable gain control circuit for linear applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021112 |