JPH08163661A - 多重伝送システムの中央処理装置用信号検出回路 - Google Patents

Abstract

(57)【要約】 【目的】充分な耐圧を有し安価な半導体プロセスにより
ＩＣ化が実現できるとともに動作不能状態からの回避が
容易に行えるようにする。 【構成】バッファ部１は信号入力端４からの入力信号Ｖ
₁ に所定の基準電圧を加算した電圧Ｖ₂ を出力する。バ
ッファ部１の出力は積分部２でホールドされ、比較部３
におけるしきい値となる。比較部３ではこのしきい値と
入力信号Ｖ₁ とを比較して２値の信号を出力する。バッ
ファ部１にはスイッチ回路８が設けてあって、このスイ
ッチ回路８は比較部３から与えられるコントロール信号
で切り換えられる。スイッチ回路８はバッファ部１のバ
イアス回路５をオン・オフすることでバッファ部１の動
作をオン・オフする。上記構成においては、使用するト
ランジスタがバイポーラトランジスタのみであるバイポ
ーラオペアンプによりバッファ部１及び比較部３を構成
したため、安価にＩＣ化することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、１つの信号線を介して
中央処理装置と複数個の端末器との間で多重化された伝
送信号を授受する多重伝送システムに用いられ、信号線
上の伝送信号を検出して中央処理装置における内部処理
用の信号に変換するようにした多重伝送システムの中央
処理装置用信号検出回路に関するものである。

【０００２】

【従来の技術】従来より、この種の多重伝送システムと
して様々なものが提供されているが、例えば、時分割多
重化方式で多重化した伝送信号を用いる遠隔監視制御シ
ステムがある。この遠隔監視制御システムは、例えば図
５に示すように構成される。すなわち、中央処理装置６
１には、スイッチＳＷの操作状態を監視する複数個の操
作用端末器６２、負荷Ｌを制御する複数個の制御用端末
器６３などが２線式の信号線Ｌｓを介して接続される。
操作用端末器６２及び制御用端末器６３には、それぞれ
個別のアドレスが設定され、このアドレスを用いて中央
処理装置６１が操作用端末器６２及び制御用端末器６３
を個別に認識する。

【０００３】中央処理装置６１は信号線Ｌｓに対して、
図６（ａ），（ｂ）のような形式の伝送信号Ｖｓを送出
する。すなわち、伝送信号Ｖｓは、信号送出開始を示す
スタートパルスＳＴ、信号モードを示すモードデータ信
号ＭＤ、操作用端末器６２や制御用端末器６３を各別に
呼び出すためのアドレスデータを伝送するアドレスデー
タ信号ＡＤ、負荷Ｌを制御する制御データを伝送する制
御データ信号ＣＤ、伝送エラーを検出するためのチェッ
クサムデータ信号ＣＳ、操作用端末器６２や制御用端末
器６３からの返送データ信号を受信するタイムスロット
である信号返送期間ＷＴよりなる複極（±２４Ｖ）の時
分割多重信号であり、パルス幅変調によってデータが伝
送されるようになっている。

【０００４】各操作用端末器６２および各制御用端末器
６３では、信号線Ｌｓを介して受信した伝送信号Ｖｓに
より伝送されたアドレスデータがあらかじめ設定されて
いるアドレスデータに一致すると、伝送信号Ｖｓから制
御データを取り込むとともに、伝送信号Ｖｓの信号返送
期間ＷＴに同期して返信データを電流モード信号（信号
線Ｌｓの線間を適当な低インピーダンスを介して短絡す
ることにより送出される信号）として返送する。

【０００５】また、中央処理装置６１には、ダミー信号
送信手段および割り込み信号処理手段が設けられる。ダ
ミー信号送信手段は、モードデータ信号ＭＤをダミーモ
ードとしたダミー伝送信号を常時送出する。また、割り
込み信号処理手段は、いずれかの操作用端末器６２でス
イッチＳの操作に伴って発生した図６（ｃ）のような割
り込み信号Ｖｉを受信したときに、割り込み信号Ｖｉを
発生した操作用端末器６２を検索し、その操作用端末器
６２に設定されているアドレスデータを返信データとし
て返送させる。すなわち、常時はダミー信号送信手段に
よってダミー伝送信号を信号線Ｌｓに送出し、操作スイ
ッチＳＷの操作に伴って操作用端末器６２から発生した
割り込み信号Ｖｉをダミー伝送信号のスタートパルス信
号ＳＴに同期して検出すると、中央処理装置６１からは
割り込み処理手段によってモードデータ信号ＭＤをアド
レス確認モードとした伝送信号Ｖｓを信号線Ｌｓに送出
する。各操作用端末器６２では、割り込み信号Ｖｉを発
生すると割り込みの要求を行う割り込みフラグを設定
し、割り込みフラグが設定されている操作用端末器６２
ではモードデータ信号ＭＤがアドレス確認モードの伝送
信号Ｖｓを受信すると、この伝送信号Ｖｓの信号返送期
間ＷＴに同期して操作用端末器６２に設定されているア
ドレスデータを返信データとして返送する。このように
して中央処理装置６１では割り込み信号Ｖｉを発生した
操作用端末器６２のアドレスを獲得し、獲得したアドレ
スを用いて操作用端末器６２をアクセスすることによっ
て、操作用端末器６２に接続されたスイッチＳＷの操作
状態に対応した操作データを返信データとして受け取る
のである。

【０００６】中央処理装置６１では、操作用端末器６２
から返送された操作データに基づいて、スイッチＳＷに
対する対応関係があらかじめ設定されている負荷Ｌを接
続した制御用端末器６３に伝送する制御データを生成す
るとともに、その制御データを含む伝送信号Ｖｓを伝送
線Ｌｓに送出し、対応する制御用端末器６３に制御デー
タを伝送して負荷Ｌを制御する。

【０００７】操作用端末器６２や制御用端末器６３で
は、それぞれ伝送線Ｌｓを伝送されている伝送信号Ｖｓ
を全波整流し安定化することによって内部回路の動作用
の電源を得るようになっている。制御用端末器６３に接
続される負荷Ｌについては別途に電源を設けている。と
ころで、中央処理装置６１は上述のように信号線Ｌｓ上
を返送されてくる伝送信号を検出するための信号検出回
路を備えている。この信号検出回路は、図７に示すよう
に、信号線Ｌｓ上を返送されてくる伝送信号に所定の基
準値を加算してバッファするためのアナログスイッチＡ
Ｓを有するバッファ部１０と、このバッファ部１０の出
力を積分する抵抗Ｒ₁ 及びコンデンサＣ₁ のＣＲ積分回
路から成る積分部２と、積分部２で積分されたバッファ
部１０の出力と伝送信号とを比較して伝送信号に応じた
中央処理装置６１における内部処理用の２値の信号を出
力するコンパレータから成る比較部３とを備えている。
なお、アナログスイッチＡＳは比較部３の出力によって
オン・オフ制御されるようになっている。

【０００８】この信号検出回路では、操作用端末器６２
から伝送信号が返送されていない場合にはアナログスイ
ッチＡＳをオンとし、入力信号電圧に所定の基準電圧を
加算した電圧を比較部３において入力信号と比較される
しきい値としている。そのため、上記の場合には常に入
力信号がしきい値を下回るから、比較部３の出力はハイ
レベルとなる。このとき、上記しきい値は積分部２のコ
ンデンサＣ₁ の両端電圧に略等しくなっている。

【０００９】そして、操作用端末器６２から伝送信号が
返送された場合には入力信号がしきい値を上回るために
比較部３の出力がローレベルに反転する。これによりア
ナログスイッチＡＳがオフとなり、コンデンサＣ₁ の両
端電圧は略一定に保持される。したがって、信号線Ｌｓ
から入力される伝送信号の信号レベルが変動しても、比
較部３におけるしきい値は常に入力信号に一定の基準電
圧を加算したものとなるから、信号検出回路においては
入力信号の変動に左右されずに常に正しい伝送信号の検
出を行い、中央処理装置６１の内部処理に適した２値の
信号に変換することができるのである。

【００１０】

【発明が解決しようとする課題】しかしながら、上述の
従来構成の信号検出回路では、アナログスイッチＡＳが
ＣＭＯＳにより構成されているために、信号検出回路を
含めたシステム全体をＩＣ化する際にＣＭＯＳ構造で実
現するには耐圧が不足するという問題があり、また、バ
イポーラトランジスタとＣＭＯＳとが混在する構造では
製造プロセスが高価となり、ＩＣチップの製造コストが
上昇してしまうという問題がある。さらに、アナログス
イッチＡＳではドライブ能力が低いため、信号検出回路
が動作不能状態になった場合に別途動作不能状態から復
帰するための信号が必要となるという問題もあった。

【００１１】本発明は上記問題点の解決を目的とするも
のであり、充分な耐圧を有し安価な半導体プロセスによ
りＩＣ化が実現できるとともに動作不能状態からの回避
が容易に行える多重伝送システムの中央処理装置用信号
検出回路を提供しようとするものである。

【００１２】

【課題を解決するための手段】本発明では、上記目的を
達成するために、複数個の端末器を１つの信号線を介し
て中央処理装置に接続し、多重化された伝送信号を中央
処理装置と各端末器との間で授受する多重伝送システム
に用いられ、中央処理装置に設けられていて信号線上の
伝送信号を検出して中央処理装置における内部処理用の
信号に変換する信号検出回路であって、コントロール信
号によりオン・オフ制御されオン時に信号線上の伝送信
号に所定の基準値を加算してバッファするバッファ部
と、このバッファ部の出力を積分する積分部と、積分部
で積分されたバッファ部の出力と伝送信号とを比較して
伝送信号に応じた内部処理用の２値の信号を出力する比
較部とを備え、この比較部の出力に応じた信号をバッフ
ァ部のオン・オフ制御用のコントロール信号とするとと
もに、バッファ部、積分部及び比較部を構成するトラン
ジスタをバイポーラトランジスタのみとするのである。

【００１３】

【作用】上記構成によれば、コントロール信号によりオ
ン・オフ制御されオン時に信号線上の伝送信号に所定の
基準値を加算してバッファするバッファ部と、このバッ
ファ部の出力を積分する積分部と、積分部で積分された
バッファ部の出力と伝送信号とを比較して伝送信号に応
じた内部処理用の２値の信号を出力する比較部とを構成
するトランジスタをバイポーラトランジスタのみとした
から、ＩＣ化する際に安価な半導体製造プロセスを利用
することで製造コストの削減が図れるとともに耐圧を向
上させることができる。また、ＣＭＯＳ構造のアナログ
スイッチに比較してドライブ能力が向上できるので、信
号検出回路が動作不能状態になった場合でも正常な動作
状態に復帰するために別途信号を必要としないものであ
る。

【００１４】

【実施例】以下、本発明の一実施例を図面を参照して詳
細に説明する。なお、本実施例においては、従来例にお
いて説明した遠隔監視制御システムに用いられる中央処
理装置用の信号検出回路について説明するが、中央処理
装置と複数端末器との間で多重化された信号の授受を行
う他の多重伝送システムにおいても、本発明の技術思想
を適用できることは言うまでもない。

【００１５】上述のように、本実施例の信号検出回路は
従来例で説明した遠隔監視制御システムの伝送処理装置
６１に設けられるものであり、システム構成及び信号検
出回路の基本構成については従来例のものとほぼ共通す
るので、共通する部分については同一の符号を付して説
明は省略する。図２は本実施例の信号検出回路を示すブ
ロック図であり、図７に示す従来例のものと異なる点は
バッファ部１の構成のみである。すなわち、本実施例の
信号検出回路も従来例のものと同様に、端末器（操作用
端末器６２あるいは制御用端末器６３）から信号線Ｌｓ
を通して伝送されてくる返送信号に所定の基準値を加算
してバッファするバッファ部１と、バッファ部１の出力
を積分する抵抗Ｒ₁ とコンデンサＣ₁ のＣＲ積分回路か
ら成る積分部２と、積分部２の出力（コンデンサＣ₁ の
両端電圧）をしきい値として返送信号と比較するコンパ
レータから成る比較部３とを備えており、従来例におい
てアナログスイッチＡＳにより構成されていたバッファ
部１０をアナログスイッチＡＳの代わりに、比較部３の
出力に応じた信号をコントロール信号として該コントロ
ール信号により後述するバイアス回路５がオン・オフさ
れるオペアンプＯＰ₁ にて構成した点に特徴を有する。

【００１６】図１に本実施例の信号検出回路の具体回路
図を示す。また、図３は信号検出回路が設けられた中央
処理装置６１の出力段を示す概略回路図であって、４つ
のトランジスタＱａ〜Ｑｄによってブリッジ回路が構成
され、トランジスタＱｂ，Ｑｄのコレクタに共通接続さ
れた検出用抵抗Ｒｓの非接地側の一端に信号検出回路が
接続してある。すなわち、従来例において説明したよう
に、遠隔監視制御システムの端末器から信号線Ｌｓを通
して伝送されてくる返送信号は電流モードの信号である
ため、上記検出用抵抗Ｒｓにより一旦電圧信号に変換し
てから信号検出回路に入力しているのである。

【００１７】一方、信号検出回路では、図１に示すよう
に信号入力端４に抵抗Ｒ₂ ，Ｒ₃ を介して電源電圧Ｖcc
が接続してある。ここで、検出用抵抗Ｒｓに流れる電流
をＩ、信号入力端４の入力電圧をＶ₁ とすれば、バッフ
ァ部１のオペアンプＯＰ₁ の非反転端子（オペアンプＯ
Ｐ₁ の入力段６のトランジスタＱ₁ のベース）に入力さ
れる電圧Ｖ₂ は以下の式で表される。

【００１８】

【数１】

【００１９】ここで、検出用抵抗Ｒｓの抵抗値が抵抗Ｒ
₂ ，Ｒ₃ の抵抗値に対して充分小さければ、上式は次の
ように表すことができる。

【００２０】

【数２】

【００２１】したがって、上式右辺の第１項が抵抗
Ｒ₂ ，Ｒ₃ により電源電圧Ｖccを分圧した電圧（基準電
圧）を示し、信号入力端４に入力される電圧Ｖ₁ （右辺
第２項）に上記基準電圧を加算しているのである。バッ
ファ部１は使用されるトランジスタを全てバイポーラト
ランジスタとしたバイポーラオペアンプＯＰ₁ を備えて
いる。このバイポーラオペアンプＯＰ₁ は差動的に動作
する入力段６及び出力段７と、入力段６と出力段７とに
バイアス電流を供給するカレントミラー回路から成るバ
イアス回路５とを有する周知の構造に加えて、比較部３
から与えられるコントロール信号によってバイアス回路
５の動作をオン・オフするスイッチ回路８が設けてあ
る。このスイッチ回路８はバイアス回路５を構成するト
ランジスタＱ₃ のコレクタに接続されたトランジスタＱ
₄ と、これらのトランジスタＱ₃ ，Ｑ₄ と並列接続され
コントロール信号によってスイッチングされるトランジ
スタＱ₅ とから成り、２つのトランジスタＱ₄ ，Ｑ₅ の
エミッタには、バイアス回路５におけるバイアス量を外
部からの調整電圧に応じて可変するためのトランジスタ
Ｑ₆ のコレクタが共通接続してある。なお、上記調整電
圧によって比較部３のバイアス量も調整されるようにな
っている。また、バッファ部１の出力はバイポーラオペ
アンプＯＰ₁ の入力段６の他方の入力（トランジスタＱ
₂ のベース入力）に帰還してある。したがって、バッフ
ァ部１の出力は入力段６に入力される信号がそのまま出
力されることになる。

【００２２】一方、バッファ部１の出力端には抵抗Ｒ₁
とコンデンサＣ₁ のＣＲ積分回路から成る積分部２を介
して、バイポーラオペアンプで構成されたコンパレータ
ＯＰ ₂ から成る比較部３が接続してある。上記コンパレ
ータＯＰ₂ もバッファ部１のバイポーラオペアンプＯＰ
₁ と同様に、使用されるトランジスタが全てバイポーラ
トランジスタであって、差動的に動作する入力段３ａ及
び出力段３ｂと、入力段３ａと出力段３ｂとにバイアス
電流を供給するカレントミラー回路から成るバイアス回
路３ｃとを有する周知の構造のものである。なお、本実
施例においてはバッファ部１の出力端と電源電圧Ｖccと
の間に抵抗Ｒ₄ が接続してある。

【００２３】次に、図４を参照しながら本実施例の信号
検出回路の動作について説明する。バッファ部１は通常
オン状態にあり、端末器からの返送信号がない場合に
は、既に説明したように信号入力端４に入力される返送
信号に応じた電圧モードの入力信号Ｖ₁ に所定の基準電
圧を加算した電圧Ｖ₂ を出力する（図４（ａ）参照）。
バッファ部１の出力によって積分部２のコンデンサＣ₁
が充電され、このコンデンサＣ₁ に接続された比較部３
の非反転入力端にはバッファ部１の出力電圧Ｖ₂と略等
しいコンデンサＣ₁ の両端電圧がしきい値として入力さ
れる。ここで、比較部３の反転入力端には信号入力端４
からの入力信号Ｖ₁ が入力されており、端末器から返送
信号が送信されていない場合には入力信号Ｖ₁ よりも、
基準電圧が加算されたバッファ部１の出力電圧Ｖ₂ に略
等しいしきい値電圧の方が高くなるため、比較部３から
はハイレベル（”１”）の信号が出力される。比較部３
からの出力がハイレベルであると、比較部３からスイッ
チ回路８に与えられるコントロール信号がローレベ
ル（”０”）になり、スイッチ回路８のトランジスタＱ
₅がオフとなる。その結果、スイッチ回路８が差動動作
をするためにバイアス回路５がオンとなってバッファ部
１が動作する。

【００２４】ところが、端末器から返送信号が送信され
てくると信号入力端４の入力信号Ｖ ₁ が急激に上昇し、
それに伴ってバッファ部１の出力電圧Ｖ₂ も上昇する
が、積分部２が時定数をもっているために比較部３に入
力されるしきい値電圧は入力信号Ｖ₁ に対してゆっくり
と上昇する。そのため、入力信号Ｖ₁ が比較部３におけ
るしきい値を越えて比較部３の出力がハイレベル（”
１”）からローレベル（”０”）に反転する（図４
（ａ）参照）。比較部３の出力が反転すればコントロー
ル信号も反転し、バッファ部１のスイッチ回路８のトラ
ンジスタＱ₅ がオンとなり、バイアス回路５がオフとな
ってバッファ部１の動作が停止してバッファ部１の出力
端がハイインピーダンスになるから、積分部２において
はしきい値がバッファ部１が停止する前のコンデンサＣ
₁ の両端電圧（電圧Ｖ₂ に略等しい電圧）に保持され
る。その結果、信号検出回路においては入力信号Ｖ₁ の
変動に左右されずに常に正しい伝送信号の検出を行うこ
とができる。

【００２５】一方、端末器からの返送信号に応じて比較
部３の出力端からはハイ、ローの２値の信号が出力さ
れ、しかも、これらの信号はＴＴＬレベルの信号である
から、信号検出回路から中央処理装置６１のマイクロコ
ンピュータ等で構成される信号処理部（図示せず）での
内部処理に適した信号を出力することができる。ところ
で、中央処理装置６１と信号線Ｌｓを介して接続される
端末器（操作用端末器６２及び制御用端末器６３）の数
が増えると返送信号の電流量も増大するため、入力信号
Ｖ₁ が比較部３においてしきい値を常に上回ったままと
なり信号検出回路が動作不能な状態となる場合があり、
従来ではアナログスイッチＡＳのドライブ能力が低いた
めに別途復帰用の信号を与える必要があった。しかしな
がら、本実施例ではバイポーラオペアンプを使用するこ
とでドライブ能力を向上させたため、バッファ部１の出
力端と電源電圧Ｖccとの間に抵抗Ｒ₄ を接続するだけ
で、上記の動作不能状態からの復帰が容易に行える。

【００２６】上述の構成によると、比較部３からのコン
トロール信号によってバッファ部１の動作をオン・オフ
させるスイッチ回路８をバッファ部１に設け、使用する
トランジスタがバイポーラトランジスタのみから成るバ
イポーラオペアンプによりバッファ部１及び比較部３を
構成したため、信号検出回路を含めたシステム全体をＩ
Ｃ化する際に従来例のようなＣＭＯＳ構造に比較して安
価な半導体製造プロセスを利用するができ、製造コスト
の削減が図れる。また、バイポーラトランジスタのみで
あるから、ＣＭＯＳに比較して耐圧を向上させることが
でき、高耐圧化が図れる。また、ＣＭＯＳ構造のアナロ
グスイッチＡＳに比較してドライブ能力が向上できるの
で、信号検出回路が動作不能状態になった場合でも正常
な動作状態に復帰するために別途信号を必要とせず、電
源電圧Ｖccとバッファ部１との間に抵抗Ｒ₄ を挿入して
いることで容易に復帰でき、回路構成を簡略化できる。

【００２７】

【発明の効果】本発明は上述のように、複数個の端末器
を１つの信号線を介して中央処理装置に接続し、多重化
された伝送信号を中央処理装置と各端末器との間で授受
する多重伝送システムに用いられ、中央処理装置に設け
られていて信号線上の伝送信号を検出して中央処理装置
における内部処理用の信号に変換する信号検出回路であ
って、コントロール信号によりオン・オフ制御されオン
時に信号線上の伝送信号に所定の基準値を加算してバッ
ファするバッファ部と、このバッファ部の出力を積分す
る積分部と、積分部で積分されたバッファ部の出力と伝
送信号とを比較して伝送信号に応じた内部処理用の２値
の信号を出力する比較部とを備え、この比較部の出力に
応じた信号をバッファ部のオン・オフ制御用のコントロ
ール信号とするとともに、バッファ部、積分部及び比較
部を構成するトランジスタをバイポーラトランジスタの
みとしたので、ＩＣ化する際に安価な半導体製造プロセ
スを利用することで製造コストの削減が図れるとともに
耐圧を向上させて高耐圧化が図れるという効果がある。
また、ＣＭＯＳ構造のアナログスイッチに比較してドラ
イブ能力が向上できるので、信号検出回路が動作不能状
態になった場合でも正常な動作状態に復帰するために別
途信号を必要とせず、回路構成を簡略化できるという効
果がある。

【図面の簡単な説明】

【図１】実施例を示す回路図である。

【図２】同上のブロック図である。

【図３】同上の動作を説明する説明図である。

【図４】同上の動作を説明する説明図である。

【図５】遠隔監視制御システムのシステム構成図であ
る。

【図６】同上における伝送信号を説明する図である。

【図７】同上における信号検出回路のブロック図であ
る。

【符号の説明】

１ バッファ部 ２ 積分部 ３ 比較部 ４ 信号入力端 ５ バイアス回路 ８ スイッチ回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数個の端末器を１つの信号線を介して
   中央処理装置に接続し、多重化された伝送信号を中央処
   理装置と各端末器との間で授受する多重伝送システムに
   用いられ、中央処理装置に設けられていて信号線上の伝
   送信号を検出して中央処理装置における内部処理用の信
   号に変換する信号検出回路であって、コントロール信号
   によりオン・オフ制御されオン時に信号線上の伝送信号
   に所定の基準値を加算してバッファするバッファ部と、
   このバッファ部の出力を積分する積分部と、積分部で積
   分されたバッファ部の出力と伝送信号とを比較して伝送
   信号に応じた内部処理用の２値の信号を出力する比較部
   とを備え、この比較部の出力に応じた信号をバッファ部
   のオン・オフ制御用のコントロール信号とするととも
   に、バッファ部、積分部及び比較部を構成するトランジ
   スタをバイポーラトランジスタのみとしたことを特徴と
   する多重伝送システムの中央処理装置用信号検出回路。