JPH0816505A

JPH0816505A - チャネル処理装置

Info

Publication number: JPH0816505A
Application number: JP6152213A
Authority: JP
Inventors: Takeshi Shigeno; 丈至茂野; Hiroyuki Nakamura; 広之中村
Original assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd
Current assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd
Priority date: 1994-07-04
Filing date: 1994-07-04
Publication date: 1996-01-19

Abstract

(57)【要約】【目的】故障したても、該物理チャネルパスに対応さ
れている論理チャネル番号を、別の物理チャネルパスに
対して動的に割り当て可能とする。【構成】入出力処理装置６は、チャネル処理装置６０
と、チャネル装置７０〜７ｍとにより構成され、チャネ
ル装置には、スィッチング機構８を介して、あるいは、
直接入出力装置９０〜９２が接続されている。また、主
記憶装置３には、チャネル装置群に割り当てられている
２つのチャネルパス番号である物理チャネル番号と論理
チャネル番号との対応付けの情報、及び、各論理チャネ
ル番号の情報、該論理チャネル番号に割り当てられてい
る入出力情報等が定義されおり、チャネル処理装置６０
により、更新、参照が可能である。そして、チャネル処
理装置は、物理的なチャネルパスが故障等により使用不
可になった場合、その物理的なチャネルパスに対応付け
られていた論理チャネル番号を他の物理的なチャネルパ
スに動的に割り当てる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、チャネル処理装置に係
り、特に、チャネル装置群と、入出力装置群と、これら
を相互に接続するスイッチング機構とを有する情報処理
システムのチャネル処理装置に関する。

【０００２】

【従来の技術】一般に、情報処理装置に接続される入出
力装置は、論理チャネルに対して割り当てられるが、通
常、１つの論理チャネル番号に割り当てられる入出力装
置の最大値は予め決められている。

【０００３】例えば、「Input/Output Configuration P
rogram User's Guide and ESCON Channel-to-Channel R
eference(GC38-0097-05)」に示される「IBM Enterprise
System Architecture/390 ESCON I/O Interface(SA22-
7202)」に記載された例では、Ｉ／Ｏインタフェースを
サポートするチャネルパス（文書中ではConnection Cha
nnelと呼んでいる）には、論理チャネル番号当り、最大
１０２４個の入出力装置を割り当てることができるとし
ている。

【０００４】しかし、実際の使用状態において、全ての
論理チャネル番号に最大１０２４個の入出力装置が割り
当てられことは少なく、通常、幾つかの論理チャネル番
号には、わずかな入出力装置しか割り当てられていな
い。一般に、物理チャネル番号と論理チャネル番号とは
１対１に対応しているため、１つの物理チャネルは、物
理チャネル番号当りのチャネルパス機能として、１０２
４個の入出力装置まで扱うことが可能である。

【０００５】このため、一般の情報処理システムは、物
理チャネル番号当りのチャネルパス機能の一割程度しか
使用していないという場合もある。このように、少ない
数の入出力装置しか定義されていない論理チャネルのチ
ャネル番号が割り当てられている物理チャネルに対し
て、同様に少ない数の入出力装置しか定義されていない
別の論理チャネルを割り当てたた場合、その物理チャネ
ルは、その物理チャネル番号で示されるチャネルパス内
に、複数の論理チャネルに割り当てられている全ての入
出力装置に関する情報を保持することが可能である。す
なわち、１つの論理チャネル番号に割り当てられている
入出力装置の数が少なければ、複数の論理チャネル番号
を１つの物理チャネル番号に割り当てることが可能であ
る。

【０００６】そして、このようなことを可能にしている
従来技術として、例えば、「IBM System/360 and Syste
m/370 I/O Interface Channel to Control Unit Origin
al Equipment Manufactures Information(GA22-6974)」
に記載されたＩ／Ｏインタフェースに関する技術が知ら
れている。

【０００７】この従来技術によるＩ／Ｏインタフェース
をサポートするチャネルパスは、前述のしたように既に
別の論理チャネル番号が割り当てられている物理チャネ
ル番号へ、新たに論理チャネル番号を割り当てようとす
ると、物理チャネル番号に割り当てられた全ての論理チ
ャネル番号に関する全ての入出力装置を、その物理チャ
ネルのチャネルパスに接続する必要がある。

【０００８】すなわち、前述の従来技術において、複数
の論理チャネル番号のそれぞれに割り当てられている入
出力装置群が、その論理チャネル番号に対応するチャネ
ルパスとそれぞれシングルパスで接続されているものと
いる。そして、前述の従来技術は、このような複数の論
理チャネル番号を１つの物理チャネル番号に割り当てよ
うとすると、複数の論理チャネル番号群を１つのチャネ
ルパスにまとめ、ケーブルの接続替えを行わなければな
らないものである。もし、この接続替えを行わない場
合、論理チャネル番号との対応付けを外された物理チャ
ネル番号に接続されている入出力装置は、どの論理チャ
ネル番号とも未接続の状態となる。

【０００９】しかし、前述のようなケーブルの接続替え
の必要をなくして、複数の論理チャネル番号群を１つの
チャネルパスにまとめることができる可能性のある技術
が知られている。この従来技術は、「IBM Enterprise Sy
stem Architecture/390 ESCON I/O Interface(SA22-720
2)」に記載されたＩ／Ｏインタフェースに関する技術で
ある。

【００１０】この従来技術によるＩ／Ｏインタフェース
は、チャネルパスと入出力装置との間に動的に経路選択
を行うスイッチング機構（文書中ではディレクタと呼ば
れている）を有しており、これを利用することにより、
ケーブルの接続替えを行わずに、複数の論理チャネル番
号群を１つのチャネルパスにまとめることができる可能
性がある。この従来技術は、スイッチング機構が無い場
合、前述した GA22-6974に記載されたチャネルパスと同
様に、物理チャネル番号に割り当てられた全ての論理チ
ャネル番号に関する全ての入出力装置を１つのチャネル
パス上に接続する必要がある。

【００１１】しかし、この従来技術は、スイッチング機
構を備える場合、このスイッチング機構に、追加される
論理チャネル番号に割り当てられた全ての入出力装置が
既に接続されているならば、ケーブルの接続替えを行う
必要を無くすことができる。なぜなら、論理チャネル番
号を追加した物理チャネル番号のチャネルパスから、追
加した論理チャネル番号に割り当てられた入出力装置に
対して、スイッチング機構を介して動的に接続が可能な
ためである。

【００１２】現在、スイッチング機構に関する従来技術
として、ＩＢＭ社のＥＳＣＯＮディレクタが知られてい
る。このＥＳＣＯＮディレクタには、最大６０個の装置
（チャネル制御装置、入出力装置等）しか接続すること
ができないため、計算機システムの全てのチャネルパス
（チャネル制御装置）、及び、入出力装置を１つのスイ
ッチング機構に接続することは困難である。

【００１３】しかし、入出力構成の接続変更の容易さを
考えると、将来、もっと多くの装置を接続可能とするス
イッチング機構が構成されるであろう。

【００１４】

【発明が解決しようとする課題】前述したスイッチング
機構を有する従来技術は、１つの物理的なチャネルパス
（物理チャネル番号で識別される）の故障、あるいは、
何らかの事情による使用不可能等が生じたとき、その物
理的なチャネルパスに対応する論理チャネル番号を、他
の物理的なチャネルパスに論理チャネル番号を保持した
まま対応付けることについて配慮されていなという問題
点を有している。

【００１５】このため、前述の従来技術は、オペレーテ
ィングシステムが、他の物理的なチャネルパスに新たに
対応付けられた論理チャネル番号を動作可能な状態と認
識したまま処理を継続することができない場合を生じ、
また、使用不可能となった物理的なチャネルパスに対応
している論理チャネル番号にシステム情報を保持する記
憶装置等が接続されている場合、システムダウンを生じ
させてしまうという問題点を有している。

【００１６】通常、システム情報等の重要な情報を保持
する入出力装置には複数のチャネルパスが接続され、信
頼性の向上が図られている。しかし、都合によりどうし
てもこのような重要な情報を保持している入出力装置に
対して、１つの論理チャネル番号に関するチャネルパス
しか接続することができない場合がある。

【００１７】本発明の目的は、前述した従来技術の問題
点を解決し、オペレーティングシステムに、他の物理的
なチャネルパスに新たに対応付けられる論理チャネル番
号を動作可能な状態と認識させたまま、論理チャネル番
号の物理チャネル番号への対応付けの変更を可能にし、
重要情報を保持する入出力装置が、１つの論理チャネル
番号に関するチャネルパスにしか接続されていない場合
にも、動的に論理チャネル番号を他の物理的なチャネル
パスに追加することにより、情報処理システムの信頼性
の向上を図ることが可能なチャネル処理装置を提供する
ことにある。

【００１８】また、本発明の目的は、信頼性の向上を図
るために複数のチャネルパスを１つの入出力装置に対し
て接続する必要を無くし、そこで余ったチャネルパスを
他の入出力装置に割り当てることを可能とし、このと
き、新たに論理チャネル番号を対応付ける物理チャネル
番号が既に別の論理チャネル番号に対応済であり、その
論理チャネル番号がチャネルオンライン中、すなわち、
動作中であったとしても、新規に論理チャネル番号の対
応付けを可能にするチャネル処理装置を提供することに
ある。

【００１９】さらに、前述した物理チャネル番号と論理
チャネル番号の対応付けを、１対ｎ（ｎは１から始まる
自然数）として対応付けることを可能にし、ケーブルの
接続替えを伴うことなく、１つの物理チャネル番号に対
して論理チャネル番号の追加を行うことを可能にしたチ
ャネル処理装置を提供することにある。

【００２０】

【課題を解決するための手段】本発明によれば前記目的
は、チャネルパスの管理、制御を行うチャネル処理装置
と、チャネル処理装置に複数個接続され、チャネルパス
に関する制御を行い、ハードウェアにおける実装位置を
示すチャネルパス番号である物理チャネル番号と１対１
に対応するチャネル装置群と、チャネル装置群と個別に
所定のプロトコルにより通信を行うことができる入出力
装置群と、チャネル装置群と入出力装置群とに接続さ
れ、チャネル装置と入出力装置との間の動的な経路選択
を行うスィッチング機構とからなる情報処理システムの
チャネル処理装置において、オペレーティングシステム
によって認識されるチャネルパス番号である論理チャネ
ル番号と物理チャネル番号との対応付けをｎ対１（論理
チャネル番号対物理チャネル番号：ｎは１から始まる自
然数）として行う手段と、１つの物理チャネル番号へ新
たに論理チャネル番号を対応付ける契機を検出する手段
と、物理チャネル番号に対応付けられている論理チャネ
ル番号群を検索する手段と、物理チャネル番号に追加す
る論理チャネル番号をその物理チャネル番号に割り当て
られるか否かを判定する手段と、物理チャネル番号に新
たに論理チャネル番号を対応付ける手段とを備えること
により達成される。

【００２１】

【作用】１つの物理的なチャネルパスには、そのハード
ウェアにおける実装位置を示すチャネルパス番号である
物理チャネル番号と、オペレーティングシステムによっ
て認識されるチャネルパス番号である論理チャネル番号
とが与えられている。これらの２つのチャネルパス番号
は、それぞれ別の用途に使用される、１つの同じチャネ
ルパスを表現しているので、それらの対応付けを行う必
要がある。

【００２２】この対応付けの情報は、計算機システムの
パワーオン後、記憶・保持される。その初期値は、物理
チャネル番号と論理チャネル番号との対応を１対１とし
て定められるが、その後、１対ｎ（物理チャネル番号対
論理チャネル番号：ｎは１から始まる自然数）になる可
能性がある。その理由は、１つの物理的なチャネルパス
が故障した場合の変更、オペレータの運用上の都合等に
よる変更が生じることがあるからである。

【００２３】チャネルパスの管理、制御を行うチャネル
処理装置は、そのような契機をとらえ、既にチャネルオ
ンライン済の論理チャネル番号に対応付け済の物理チャ
ネル番号に対して、新たに論理チャネル番号の対応付け
の処理を開始する。そして、チャネル処理装置は、その
追加する論理チャネル番号の扱える入出力装置数、その
論理チャネル番号の属性、接続形態（スイッチング機構
が接続されているか否か）等により、その論理チャネル
番号の追加を行うことができるか否かをチェックする。

【００２４】このため、チャネル処理装置は、新たに追
加する論理チャネル番号と、既に対応済の論理チャネル
番号に関する入出力情報と、論理チャネル番号群に関す
る属性、接続形態等の情報を取得し、新たに追加しよう
とする論理チャネル番号を物理チャネル番号に割り当て
られるか否かの判定を行う。チャネル処理装置は、この
判定で割り当てが不可能であると判定された場合、その
論理チャネル番号の対応付けを失敗で終了させ、前記判
定で割り当てが可能と判定された場合、その物理チャネ
ル番号に対して、新たに追加する論理チャネル番号を対
応付ける。

【００２５】

【実施例】以下、本発明によるチャネル処理装置の一実
施例を図面により詳細に説明する。なお、説明の便宜
上、本発明の実施例は、前提として次の条件を定める
が、本発明は、これらの条件がないものとして、あるい
は、これらの条件の中の数値を任意に定めて構成するこ
とができる。

【００２６】・１つの物理チャネル番号に割り当て可能
な論理チャネルは２つまでとする。

【００２７】・２つの論理チャネル番号が割り当てられ
ている物理チャネルパスが故障した場合、動的な割り当
てを行わない。

【００２８】・オペレーティングシステムで参照できる
論理チャネル番号の数は最大２５６とする。

【００２９】・１つの入出力処理装置単位のチャネル数
は６４個とする。

【００３０】図１は本発明が適用される計算機システム
の概略構成を示すブロック図である。図１において、１
はオペレーティングシステム（ＯＳ）、２は基本処理装
置（ＢＰＵ）、３は主記憶装置（ＭＳ）、４は記憶制御
装置（ＳＣＵ）、５はサービスプロセッサ（ＳＶＰ）、
６は入出力処理装置（ＩＯＰ）、８はスイッチング機構
（ＳＷ）、５０は端末装置、６０はチャネル処理装置
（ＣＨＰ）、７０〜７ｍはチャネル装置、９１〜９２は
入出力装置（ＩＯ）である。

【００３１】図１において、入出力処理装置（ＩＯＰ）
６は、チャネルパスの選択、管理処理を行うチャネル処
理装置（ＣＨＰ）６０と、チャネルパスの制御を行うチ
ャネル装置（ＣＨ）群７０〜７ｍ（ｍはＩＯＰ内のチャ
ネル番号を表す）を備えて構成される。また、図１に示
す計算機システムは、ＩＯＰ番号０〜ｎが付与された複
数のＩＯＰ６が存在し、それぞれ、主記憶装置（ＭＳ）
３を制御する記憶制御装置（ＳＣＵ）４、基本処理装置
（ＢＰＵ）２、サービスプロセッサ（ＳＶＰ）５と接続
されている。

【００３２】ＭＳ３は、ＳＣＵ４を介して、各ＩＯＰ６
内のＣＨＰ６０、ＣＨ７０〜７ｍ、ＢＰＵ２、ＳＶＰ５
からアクセス可能である。また、オペレーティングシス
テム（ＯＳ）１は、ＢＰＵ２を介して計算機システムの
各資源を使用することが可能である。そして、各ＣＨ
は、スィッチング機構（ＳＷ）８を介して、あるいは、
直接入出力装置（ＩＯ）９０〜９２と接続される。ＳＷ
８は、計算機システムの複数のＩＯＰ６に共通に備えら
れ、ＣＨ群、ＩＯ群のそれぞれと接続されるポート８１
〜８５を備えている。各ポートには、固定的に定められ
たポート番号ａ〜ｅが割り当てられている。

【００３３】図１に示すＳＷ８内の点線は、点線で結ば
れる経路がシステムで構成定義されていることを示して
いる。すなわち、図示例において、ＣＨ７ｍにはポート
番号ｄに接続されているＩＯ９０のみが、また、ＣＨ７
（ｍ−１）とＣＨ７（ｍ−２）とにはポート番号ｅに接
続されているＩＯ９１のみが構成定義されていることを
表している。従って、ＩＯ９１は、ＣＨ７（ｍ−１）と
ＣＨ７（ｍ−２）との２つのパスからアクセスされる。

【００３４】以下に説明する例では、ＣＨ７（ｍ−１）
が故障し、ＣＨ７（ｍ−１）に対応していた論理チャネ
ル番号ＣＨＰＩＤ＝ｘ−１を、ＣＨ７ｍに新たに対応付
けることを説明するが、この対応付けが行われると、Ｃ
Ｈ７ｍからポート番号ｅに接続されるＩＯ９１にアクセ
スすることが可能となる。

【００３５】図１に示すＳＷ８には、スィッチング機構
の識別に用いるスィッチ番号としてＡが割り当てられて
いる。このスイッチ番号情報は、論理チャネル番号ＣＨ
ＰＩＤ毎の情報を格納している論理チャネル番号エリア
のその論理チャネル番号に対応するエントリの中に格納
される（図６参照）。すなわち、この情報により、それ
ぞれの論理チャネル番号ＣＨＰＩＤを有する論理チャネ
ルが接続されているＳＷを識別することができることに
なる。

【００３６】なお、その論理チャネルがＳＷに接続され
ていないとき、その論理チャネル番号に対応するエント
リ内のスィッチ番号の格納部には、無効を示す“０”が
格納される。すなわち、有効なスィッチ番号は“０”以
外の値を持つ。

【００３７】それぞれのＩＯＰには、その接続位置によ
りＩＯＰ番号が設定されて、識別可能となっており、ま
た、ＣＨＰは、ＩＯＰに１つだけ備えられるため、ＩＯ
Ｐ番号により識別可能である。また、ＣＨは、ハードウ
ェア内部の実装位置を表す物理チャネル番号Ｐ＿ＣＨ
と、オペレーティングシステムから認識されるチャネル
パス番号である論理チャネル番号ＣＨＰＩＤとにより識
別される。

【００３８】物理チャネル番号Ｐ＿ＣＨ、論理チャネル
番号ＣＨＰＩＤは、共に２バイトで表現され、その詳細
が図８に示されている。

【００３９】物理チャネル番号Ｐ＿ＣＨは、上位バイト
にＩＯＰ番号が入れられ、下位バイトにＩＯＰ内の実装
位置に従ったチャネル番号が入れられて構成される。本
発明の本実施例では、ＩＯＰ内には最大６４チャネルま
で存在可能としているので、このチャネル番号は“０”
〜“６３”となる。また、論理チャネル番号ＣＨＰＩＤ
は、上位バイトのビット１〜７に“０”の固定情報が入
れられ、ビット０にそのエントリが有効か無効を表す
“０”または“１”が入れられ、下位バイトにＯＳから
認識されるチャネルパス番号が入れられて構成される。
本発明の実施例では、ＯＳから最大２５６チャネルパス
まで扱えるものとしているので、このチャネルパス番号
ＣＨＰＩＤは“０”〜“２５５”となる。

【００４０】図１に示すチャネル装置ＣＨ７ｍでは、Ｉ
ＯＰ番号＝ｎ、ＩＯＰ内のチャネル番号＝ｍであるとし
ているので、物理チャネル番号Ｐ＿ＣＨ＝ｎ＿ｍとな
り、論理チャネル番号ＣＨＰＩＤ＝ｘが与えられてい
る。

【００４１】図２はチャネル処理装置ＣＨＰ６０の構成
を示すブロック図である。図２において、６０１はＳＶ
Ｐ＿ＩＦ部、６０２はＢＰＵ＿ＩＦ部、６０３はメモリ
リクエスト部、６０４はプロセッサ部、６０５はＣＨ＿
ＩＦ部、６０６はコントロールストレージ（ＣＳ）、６
０７はワークメモリ部である。

【００４２】ＣＨＰ６０は、図２に示すように、ＣＨＰ
自身の制御を行うマイクロプログラム（μｐ）を格納し
たコントロールストレージ（ＣＳ）６０６と、μｐに従
ってＣＨＰの制御を行うプロセッサ部６０４と、μｐが
処理を行うために使用するワークメモリ部６０７と、Ｓ
ＶＰ５との通信を処理するＳＶＰ＿ＩＦ部６０１と、Ｂ
ＰＵ２との通信を処理するＢＰＵ＿ＩＦ部６０２と、Ｓ
ＣＵ４を介してＭＳ３をアクセスするためのメモリリク
エスト部６０３と、各チャネルとの通信を処理するＣＨ
＿ＩＦ部６０５とを備えて構成される。

【００４３】ＣＨＰ６０とＳＶＰ５との間には、ＣＨＰ
６０→ＳＶＰ５、ＳＶＰ５→ＣＨＰ６０の双方向の信号
線が２本接続される。これらの信号線は、ＳＶＰ＿ＩＦ
部６０１に接続され、通常、これらの信号線の値は、そ
れぞれ“０”とされている。また、ＳＶＰ５は、他のＩ
ＯＰのそれぞれに対しても双方向の２本の信号線を有す
ることになる。

【００４４】ＣＨＰ６０は、ＳＶＰ５に処理を要求する
とき、ＣＨＰ→ＳＶＰの信号線に“１”を乗せる。そし
て、それに対して、ＳＶＰ５は、ＣＨＰ６０の要求する
処理を行うことが可能であれば、ＳＶＰ→ＣＨＰの信号
線に“１”を乗せ、ＣＨＰ６０は、それを認識するとＣ
ＨＰ→ＳＶＰの信号線に“０”を乗せる。ＳＶＰ５は、
ＣＨＰ→ＳＶＰの信号線が“０”になるのをチェックし
て、ＳＶＰ→ＣＨＰの信号線を“０”にする。ＣＨＰ６
０は、ＳＶＰ→ＣＨＰの信号線が“０”になるのを確認
した後、ＭＳ３中のＳＶＰ−ＣＨＰ通信エリア（図５参
照）に要求内容を書き込み、書き込み後、再び、ＣＨＰ
→ＳＶＰの信号線に“１”を乗せる。

【００４５】ＳＶＰ５は、この信号を受け取るとＭＳ３
中のＳＶＰ−ＣＨＰ通信エリアからＣＨＰ６０から書き
込まれた要求内容を読み取る。ＳＶＰ５は、この読み込
みが終了すると、ＳＶＰ→ＣＨＰの信号線を“１”にす
る。ＣＨＰ６０は、これをチェックして、ＣＨＰ→ＳＶ
Ｐの信号線を“０”にし、また、これによりＳＶＰ→Ｃ
ＨＰの信号線も“０”にされる。

【００４６】前述では、ＣＨＰ６０からＳＶＰ５に対し
て処理を要求する場合のシーケンスについて説明した
が、ＳＶＰ５からＣＨＰ６０に処理を要求する場合、前
述の処理と逆のシーケンスで同様に行われる。

【００４７】ＣＨＰ６０とＢＰＵ２との間には、ＣＨＰ
６０→ＢＰＵ２、ＢＰＵ２→ＣＨＰ６０の双方向の信号
線が２本接続される。これらの信号線は、ＢＰＵ＿ＩＦ
部６０２に接続され、通常、これらの信号線の値は、そ
れぞれ“０”特されている。また、ＢＰＵ２は、他のＩ
ＯＰのそれぞれに対しても双方向の２本の信号線を有す
ることになる。

【００４８】ＣＨＰ６０からＢＰＵ２、あるいは、ＢＰ
Ｕ２からＣＨＰ６０に処理を要求するシーケンスは、前
述で説明したＣＨＰ６０、ＳＶＰ５相互間の通信方法と
同一である。なお、ＭＳ３中に、ＢＰＵ−ＣＨＰ通信エ
リア（図５参照）が設けられている。

【００４９】ＣＨＰ６０とＣＨ７０〜７ｍとの通信も、
前述したＳＶＰ５、ＢＰＵ２との通信の場合と同様に行
われる。そのため、ＣＨＰ６０は、は自分の配下のＣＨ
７０〜７ｍのそれぞれとの間に、ＣＨＰ→ＣＨ、ＣＨ→
ＣＨＰの双方向の信号線を２本ずつ持つことになる。ま
た、ＭＳ３中にあるＣＨＰ−ＣＨ通信エリアは、ＩＯＰ
単位に設けられる（図５参照）。さらに、各ＣＨが故障
したときに“１”とされる故障報告用の信号線が、１本
ずつ各ＣＨからＣＨＰに対して接続されている。これら
の故障報告用の信号は、８バイトのデータに集約され、
それぞれのビットがＩＯＰ内のチャネル番号と対応して
いる。これにより、ＣＨＰ６０は、ＩＯＰ内のどの番号
のチャネルが故障したかを直ちに知ることができる。

【００５０】図５はＭＳ３に格納される各種情報を説明
するフォーマットを示す図であり、以下、これについて
説明する。

【００５１】ＭＳ３は、ＯＳを含めたプログラムが使用
するユーザエリアと、ハードウェアで使用するハードウ
ェアエリアとに分けられる。本発明の実施例では、ハー
ドウェアポインタＨＰＴＲから上位がハーウェアで使用
する領域として設定され、下位がユーザエリア、すなわ
ち、プログラム領域とされている。

【００５２】ハードウェアポインタＨＰＴＲは、パワー
オン時にＳＶＰ５により設定されるものであり、システ
ムに割り当てられている入出力情報等により変動する。
そして、入出力関係に属する情報は、ＨＰＴＲの地点か
ら決められた相対アドレスの位置（図の例ではＨＰＴＲ
＋ｔ）に格納されるポインタ（ハードウェアＩＯアドレ
ス：以下ＨＩＯＡ）で示されるエリアから格納される。
ＨＩＯＡの位置には、各種の情報の相対ポインタ（ＨＩ
ＯＡの値を“０”としたときのアドレス）が、ディレク
トリ情報として格納されている。

【００５３】ＣＨＰ６０、ＣＨ７〜７ｍ、または、ＢＰ
Ｕ２は、それらのポインタにより、必要とする入出力情
報等を取得し、あるいは、更新する。

【００５４】図１に示すシステムにおいて、いま、ＣＨ
７（ｍ−１）に固定障害が発生したものとする。これに
より、ＣＨ７（ｍ−１）からＣＨＰ６０に向かっている
故障連絡用の信号線上の信号が“１”となる。ＣＨＰ６
０は、故障したＣＨのＩＯＰ内のチャネル番号（ｍ−
１）を、前述したように直ちに知ることができ、また、
ＩＯＰ番号も（ｎ）も、既知である。従って、ＣＨＰ６
０は、故障したチャネル装置の物理チャネル番号Ｐ＿Ｃ
Ｈがｎ＿（ｍ−１）であることが分かる。

【００５５】ＣＨＰ６０は、この物理チャネル番号Ｐ＿
ＣＨ＝ｎ＿（ｍ−１）からこの物理チャネル番号に割り
付けられている論理チャネル番号ＣＨＰＩＤを検索する
ために、ＭＳ３中のハードウェアＩＯアドレスＨＩＯＡ
のディレクトリ情報からＰ＿ＣＨ→ＣＨＰＩＤ、ＣＨＰ
ＩＤ→Ｐ＿ＣＨの変換テーブルＣＨＰＴＢＬのポインタ
であるＳＣＨＰＴＢＬを読み込む（図５参照）。そし
て、ＣＨＰ６０は、ＨＩＯＡ＋ＳＣＨＰＴＢＬにより、
ＣＨＰＴＢＬのアドレスを求める。

【００５６】このＣＨＰＴＢＬに関する詳細が、図７に
示されており、以下、これについて説明する。

【００５７】図７に示すように、ＨＩＯＡ＋ＳＣＨＰＴ
ＢＬの位置から、５１２バイト分がＣＨＰＩＤ→Ｐ＿Ｃ
Ｈの変換テーブルであり、ＨＩＯＡ＋ＳＣＨＰＴＢＬ＋
５１２から１０２４バイト分がＰ＿ＣＨ→ＣＨＰＩＤの
変換テーブルである。

【００５８】そして、ＣＨＰ６０は、論理チャネル番号
ＣＨＰＩＤから物理チャネル番号Ｐ＿ＣＨを求めるため
に、ＨＩＯＡ＋ＳＣＨＰＴＢＬ＋ＣＨＰＩＤ（＝ｘ−
１）×２で示されるアドレスから２バイトのデータを読
み込むことにより、そのＣＨＰＩＤに対応したＰ＿ＣＨ
を求めることができる。また、逆に、物理チャネル番号
Ｐ＿ＣＨから論理チャネル番号ＣＨＰＩＤを求める場
合、ＨＩＯＡ＋ＳＣＨＰＴＢＬ＋５１２＋（ＩＯＰ番号
×６４＋ＩＯＰ内のチャネル番号）×４で示されるアド
レスから４バイトのデータを読み込む。これにより、Ｃ
ＨＰ６０は、そのＰ＿ＣＨに対応してＣＨＰＩＤを求め
ることができる。

【００５９】このとき、読み込んだ４バイトのデータの
内、２バイト毎に２つのＣＨＰＩＤが格納されている。
そして、その格納されているＣＨＰＩＤが有効か否か
は、それぞれの２バイトのデータのビット０の値で判定
することができる。すなわち、ＣＨＰＩＤが有効の場
合、ビット０の値が“０”であり、無効の場合、ビット
０の値が“１”とされている。実際のＣＨＰＩＤは、そ
れぞれの２バイトのデータの内の後半１バイトに格納さ
れている。

【００６０】これらのチャネルパスの変換テーブルは、
パワーオン時には１対１に対応するように設定されてい
る。従って、Ｐ＿ＣＨ→ＣＨＰＩＤの変換テーブルにお
いて、必ず１つはＣＨＰＩＤが無効であることを示すビ
ットが設定されている。また、ＣＨＰＩＤ→Ｐ＿ＣＨの
変換テーブルには無効なエントリは存在しない。なぜな
らば、１つのＣＨＰＩＤは、必ず１つのＰ＿ＣＨに割り
当てられているからである。そして、本発明の一実施例
においては、動的な論理チャネル番号の物理チャネル番
号への割り当てに失敗したとしても、その論理チャネル
番号は、前の故障した物理チャネル番号Ｐ＿ＣＨに割り
当てられたままとなる。

【００６１】前述したように、ＣＨＰ６０は、故障した
物理チャネル番号Ｐ＿ＣＨ＝ｎ＿（ｍ−１）から２つの
論理チャネル番号ＣＨＰＩＤを求めることができる。も
し、２つのＣＨＰＩＤが有効であれば、ＣＨＰＩＤの動
的割り当て処理は、前述した本発明の条件により失敗と
して処理される。

【００６２】なお、このような場合にも、２つの論理チ
ャネル番号ＣＨＰＩＤを別々の物理チャネル番号に割り
当て可能とする処理を行うことができるように（前述し
た条件を変更して）しておけば、求められた２つのＣＨ
ＰＩＤが有効であっても、ＣＨＰＩＤの動的割り当てを
行うことができる。

【００６３】また、ＣＨ７（ｍ−１）は、それまで動作
していたのであるから、２つのＣＨＰＩＤが共に無効と
いうことはあり得ない。本発明の実施例では、１つのＣ
ＨＰＩＤのみが割り当てられていたものとし、その値が
ｘ−１であったとする。

【００６４】前述により、ＣＨＰ６０は、チャネル装置
ＣＨ７（ｍ−１）には論理チャネル番号ＣＨＰＩＤ＝ｘ
−１が対応させられていたものと認識することができ
る。その後、ＣＨＰ６０は、ＣＨ７（ｍ−１）に対応し
ていたＣＨＰＩＤ＝ｘ−１に関する情報をＭＳ３上から
取得する。

【００６５】このＣＨＰＩＤ＝ｘ−１に関する情報の取
得は、ＭＳ３のＨＩＯＡのディレクトリ情報からＳＣＨ
Ｗを読み出し、ＨＩＯＡ＋ＳＣＨＷ＋ＣＨＰＩＤ（＝ｘ
−１）×８の演算により、ＣＨＰＩＤ毎の情報を保持す
るチャネル情報エリアＣＨＷの中のＣＨＰＩＤ＝ｘ−１
に関する情報を読み出すことにより行われる。

【００６６】図６はチャネル情報エリアＣＨＷに格納さ
れる情報を説明するフォーマットを示す図であり、以
下、これについて説明する。

【００６７】図６に示すように、ＣＨＷの中の各ＣＨＰ
ＩＤの情報は、それぞれ８バイトの情報を保持してい
る。その８バイトの情報は、そのＣＨＰＩＤがオンライ
ンか否かを示すＦＬＧエリアと、そのＣＨＰＩＤのタイ
プを示すＣＨＴＹＰエリアと、そのＣＨＰＩＤを格納す
るＣＨＰＩＤエリアと、そのＣＨＰＩＤが接続されるＳ
Ｗの番号が入るＳＷＮエリア（本例ではＡ）とを含んで
いる。

【００６８】ＣＨＰ６０は、前述の情報により、このＣ
ＨＰＩＤが動的に他のＰ＿ＣＨに割り当てることが可能
か否かをチェックする。すなわち、ＣＨＰ６０は、この
ＣＨＰＩＤが、動的に他のＰ＿ＣＨに割り当て可能なチ
ャネルタイプである、また、このＣＨＰＩＤ（＝ｘ−
１）がスィッチング機構に接続されている等の条件を満
たさなければ、このＣＨＰＩＤ（＝ｘ−１）を動的に他
のＰ＿ＣＨに割り当てる処理を行わない。そして、ＣＨ
Ｐ６０は、もし、前述の条件を満たすならば、次のステ
ップへ進むことになる。

【００６９】なお、そのとき、ＣＨＰ６０は、これらの
情報をＣＨＰ６０の内部に備えられるワークメモリ部
（ＷＭ）６０７に保持する。

【００７０】ＣＨＰ６０は、求めたＣＨＰＩＤ＝ｘ−１
に関する入出力情報を検索するために、ＭＳ３のＨＩＯ
Ａのディレクトリ情報からＳＩＯＴＢＬを読み出し、Ｈ
ＩＯＡ＋ＳＩＯＴＢＬ＋ＣＨＰＩＤ（＝ｘ−１）×１０
２４×４の演算により、ＣＨＰＩＤ毎に保持されている
入出力情報に関するＩＯテーブルＩＯＴＢＬのアドレス
を求める。

【００７１】図９はＩＯＴＢＬの構成を説明する図であ
り、図９に示すように、ＩＯＴＢＬは、ＣＨＰＩＤ毎に
に１０２４個のＩＯ情報のエントリを有している。これ
らのエントリは、４バイトで構成されており、そのエン
トリが有効であるか否か、また、そのエントリの中にあ
るポート番号が有効か否かを示すビットを保持するＦＬ
Ｇエリアと、そのＩＯがスィッチング機構に接続されて
いるならば（ＦＬＧエリアのポート番号有効のビットが
“１”である）、その接続されているポート番号が格納
されるＰＯＲＴエリアと、そのＩＯの詳細情報を識別す
るための番号ＳＢＣＨ番号を格納するＳＢＣＨ番号エリ
アとにより構成される。

【００７２】なお、前述のポート番号は、そのエントリ
に対応するＩＯが接続されているＳＷのポート番号であ
る。本発明の一実施例では、図１に示すように、ＣＨ７
（ｍ−１）に関して、入出力装置ＩＯ９１のみが接続さ
れているため、このＩＯ９１に関するエントリのみがＣ
ＨＰＩＤ＝ｘ−１に関するＩＯＴＢＬ上で有効となって
いる。また、このエントリのポート番号エリアには、ポ
ート番号ｅが入れられるてい。

【００７３】ＣＨＰ６０は、前述のＣＨＰＩＤ（＝ｘ−
１）に関するＩＯＴＢＬエリアを全てチェックし、有効
なエントリが５１２個を越えて存在した場合、論理チャ
ネル番号ＣＨＰＩＤ＝ｘ−１の他の物理チャネル番号Ｐ
＿ＣＨへの動的な割り当てを中止し、５１２個以内であ
ったならば、そのＣＨＰＩＤに関するＩＯＴＢＬ情報を
ＣＨＰ内部のＷＭ６０７に一旦取り込む。

【００７４】その後、ＣＨＰ６０は、割り当てられるＰ
＿ＣＨを検索する。そのため、ＣＨＰ６０は、入出力処
理装置ＩＯＰ６内の全てのＰ＿ＣＨに対応するＣＨＰＩ
Ｄを前述したＭＳ３の中の変換テーブルＣＨＰＴＢＬに
より求める。そのとき、既に２つのＣＨＰＩＤが割当て
済みのものは除かれるものとする。そして、求められた
ＣＨＰＩＤに関して、前述の方法により、ＩＯＴＢＬ情
報、及び、ＣＨＷ情報を求める。

【００７５】ＣＨＰ６０は、ＣＨＰＩＤのチャネルタイ
プが追加しようとしているＣＨＰＩＤ＝ｘ−１のものと
同一か（同一でなければ割り当てられているＩＯに接続
することが不可能）、同一のＳＷ８と接続されているか
（同一のＳＷ８と接続されていない場合、ケーブルの接
続替えが必要となる）、対応付けを行おうとしているＰ
＿ＣＨに対応済のＣＨＰＩＤに割り当てられているＩＯ
数とＣＨＰＩＤ＝ｘ−１に割り当てられているＩＯ数と
の合計が１０２４を越えていないか（１つのＣＨＰＩＤ
当たり１０２４個のＩＯしか接続できないＣＨであるた
め、合計して１０２４を越えることは物理的に不可）、
また、追加しようとするＣＨＰＩＤ＝ｘ−１のＩＯＴＢ
Ｌ上で定義されていたポート番号と重複するポート番号
がないか（重複したポート番号があると、それらのポー
トから報告されてくるＩＯからの要求がどちらのＣＨＰ
ＩＤのものなのかを識別できなくなる可能性がある）等
の点をチェックする。

【００７６】ＣＨＰ６０は、前述のチェックで、もし、
１つでも満たされないものがあれば、次のＣＨＰＩＤに
関してチェックを行い、全てのＣＨＰＩＤで満たされな
ければ、ＣＨＰＩＤ＝ｘ−１の他のＰ＿ＣＨへの動的に
割り当てを中止し、もし、前述を満たすＣＨＰＩＤが見
つかれば、そのＣＨＰＩＤに対応するＰ＿ＣＨ（図１に
おいて、ＣＨ７ｍ、Ｐ＿ＣＨ＝ｎ＿ｍ、ＣＨＰＩＤ＝
ｘ）にＣＨＰＩＤ＝ｘ−１の割り当てが可能と判断す
る。

【００７７】ＣＨＰ６０は、割り当て可能と判断したＰ
＿ＣＨ（Ｐ＿ＣＨ＝ｎ＿ｍ）に対して、ＣＨＰＩＤ＝ｘ
−１の割り当てを行う。そのため、ＣＨＰ６０は、ＭＳ
３の中のＰ＿ＣＨ→ＣＨＰＩＤの変換テーブルＣＨＰＴ
ＢＬ上のＰ＿ＣＨ（ｎ＿ｍ）に関するエントリの空いて
いるＣＨＰＩＤエリアに対して、ＣＨＰＩＤ＝ｘ−１を
書き込み、そして、そのエリアのビット０を“０”と
し、そのエントリを有効にする。

【００７８】また、ＣＨＰ６０は、この追加に伴い、Ｐ
＿ＣＨ番号（ｎ＿ｍ）で識別されるＣＨ７ｍに対して、
追加の通知を行うか否かを判定する。ＣＨＰＩＤ＝ｘ−
１に関するＣＨＷ情報は、ＣＨＰ６０のＷＭ６０７に保
持されているが、そのなかのＦＬＧエリアにおいて、Ｃ
ＨＰＩＤ＝ｘ−１がオンラインと示されているならば、
ＣＨＰ６０は、そのＰ＿ＣＨ番号（ｎ＿ｍ）で識別され
るＣＨ７ｍに対して、追加の通知を行う。この通知は、
ＣＨ＿ＩＦ部６０５、及び、ＭＳ３の中のそのＩＯＰに
関するＣＨＰ−ＣＨ通信エリアを用いて行われる。も
し、オフラインであるならば、その時点で、ＣＨＰＩＤ
＝ｘ−１のＰ＿ＣＨ（Ｐ＿ＣＨ＝ｎ＿ｍ）への動的割り
当ては終了する。

【００７９】ＣＨＰ６０は、前述したＣＨ７ｍへの追加
の通知に対して、ＣＨ７ｍから正常に応答を受け取った
場合、ＣＨＰＩＤ＝ｘ−１をチャネルオンラインの認識
のままとして、ＣＨＰＩＤ＝ｘ−１のＰ＿ＣＨ（Ｐ＿Ｃ
Ｈ＝ｎ＿ｍ）への動的な割り当ての処理を終了する。し
かし、ＣＨＰ６０は、ＣＨ７ｍが正常に応答を返さなか
った場合、ＣＨＰＩＤ＝ｘ−１は、もはや、動作不可能
になったと判断し、ＣＨＰＩＤ＝ｘ−１に関するＭＳ３
の中のＣＨＷ情報のエントリのＦＬＧエリアのオンライ
ンビットをリセットする。

【００８０】図１に示すシステムにおいて、物理チャネ
ル番号Ｐ＿ＣＨへ新たに論理チャネル番号ＣＨＰＩＤを
割り当てる契機として、オペレータがＳＶＰ５を介し
て、動的なＣＨＰＩＤの追加を試みる場合がある。この
場合、そのときに追加するＣＨＰＩＤがまだオフライン
であったならば、前述のようにＣＨに対して、追加の通
知を行う必要はない。

【００８１】次に、図１のシステムにおけるプログラム
からのＩＯオペレーションについて説明する。

【００８２】プログラムからのＩＯオペレーションは、
ＢＰＵ２を介してＩＯＰ６を起動することにより開始さ
れる。そして、ＩＯオペレーションの起動は、通常、Ｓ
ＢＣＨ番号、すなわち、ＭＳ３の中のＩＯ情報のエント
リを識別するための番号により行われ、ＣＨＰ６０は、
このＳＢＣＨ番号をＢＰＵ２から受け取る。

【００８３】ＣＨＰ６０は、この受け取ったＳＢＣＨ番
号からＭＳ３の中のＳＢＣＨエントリを識別し、その入
出力装置情報ＳＢＣＨより、起動するＩＯにはどのＣＨ
ＰＩＤが割り当てられているかを求める。この割り当て
られているＣＨＰＩＤは、図１０に示すように、ＳＢＣ
Ｈの中のパス情報により求めることができる。

【００８４】また、ＣＨＰ６０は、このＳＢＣＨ番号に
よりＣＨＰＩＤに関するＭＳ３の中のＩＯＴＢＬの有効
エントリを１つずつ参照し、このＳＢＣＨ番号と一致す
るエントリを検索する。これにより、ＣＨＰ６０は、こ
のＳＢＣＨ番号に対応するＩＯがどのポートに接続され
ているかを取得することができ、さらに、このＳＢＣＨ
番号に関するＳＢＣＨエントリによりＵＡをも求めるこ
とができる。

【００８５】そして、ＣＨＰ６０は、前述により求めた
ＣＨＰＩＤに対応するＰ＿ＣＨ番号を求め、そのＰ＿Ｃ
Ｈに対して、起動するＩＯのポート番号と、デバイスア
ドレスＵＡと、起動するＣＨＰＩＤとを、ＭＳ３の中の
ＣＨＰ−ＣＨ通信エリアに書き込むことにより通知し、
ＩＯオペレーションの通知を行うことになる。

【００８６】図３はチャネル装置の構成を示すブロック
図であり、以下、ＣＨ７ｍの構成を例として、チャネル
装置について説明する。図３において、７ｍ１はプロセ
ッサ部、７ｍ２はワークメモリ部（ＷＭ）、７ｍ３はコ
ントロールストレージ（ＣＳ）、７ｍ４はＣＨＰ＿ＩＦ
部、７ｍ５はメモリリクエスト部、７ｍ６はデータ転送
部、７ｍ７はＩＯ＿ＩＦ部であり、他の符号は図１のの
場合と同一である。

【００８７】図３に示すように、ＣＨ７ｍは、ＣＨ自身
の制御を行うマイクロプログラムμｐを格納しているコ
ントロールストレージＣＳ７ｍ３と、μｐに従ってＣＨ
７ｍの制御を行うプロセッサ部７ｍ１と、μｐが処理を
行うために使用するワークメモリ部ＷＭ７ｍ２と、ＳＣ
Ｕ４を介してＭＳ３をアクセスするためのメモリリクエ
スト部７ｍ５と、ＣＨＰ６０との通信を処理するＣＨＰ
＿ＩＦ部７ｍ６と、入出力装置ＩＯとのデ−タ転送を扱
うデータ転送部７ｍ６と、ＩＯ、スィッチング機構８と
のインタフェース処理を行うＩＯ＿ＩＦ部７ｍ７とを備
えて構成されている。

【００８８】図４はＣＨ７ｍの中のＷＭ７ｍ２に格納さ
れる情報を説明するフォーマットを示す図であり、ま
ず、これについて説明する。

【００８９】ＷＭ７ｍ２は、このＣＨに割り当てられた
論理チャネル番号ＣＨＰＩＤを保持するエリアＣＨＰＩ
Ｄ０、ＣＨＰＩＤ１（２つのＣＨＰＩＤまで保持可能で
あり、それぞれ２バイトのエントリである：ビット０が
“０”の場合、そのエントリは有効）と、ポート番号と
ＩＯのデバイスアドレスＵＡから、ＣＨ内で保持してい
るＩＯ情報を識別するために使用されるＩＯ番号｛アド
レス変換テーブルのポインタ（ＳＴＢＬ）＋ポート番号
×５１２＋ＵＡで求められるアドレス位置に求めるＩＯ
番号が格納されている｝を求めるためのアドレス変換テ
ーブルＴＢＬと、このＣＨに対応させられているＣＨＰ
ＩＤに関して、何個のＩＯが割り当てられているかを保
持するトータルＣＮＴ０、ＣＮＴ１（ＣＨＰＩＤエリア
の並びと対応している：ＣＨＰＩＤ０とトータルＣＮＴ
０、ＣＨＰＩＤ１とトータルＣＮＴ１）と、ＣＨ内で保
持しているＩＯ情報ＩＯＩＮＦＯとを格納している。

【００９０】各ＩＯ情報は、そのＩＯ情報が有効か否か
を示すビットを保持するＦＬＧエリアと、そのＩＯがＭ
Ｓ３の中のＩＯ情報であるＳＢＣＨを識別するＳＢＣＨ
番号と、そのＩＯが接続されるポート番号と、そのＩＯ
のＵＡと、さのＩＯが割り当てられているＣＨＰＩＤと
により構成される。

【００９１】なお、ＩＯ番号は、２バイトの情報であ
り、１から１０２４まで定義され、ＴＢＬの各ＩＯ番号
エリアにおいて、そのエリアが無効であれば“０”が入
れられている。

【００９２】図１に示す例では、ＣＨ７ｍにはＣＨＰＩ
Ｄ＝ｘが割り当てられていたため、ＣＨＰＩＤ０用エリ
アに有効を示すフラグと共に、ＣＨＰＩＤ＝ｘが入れら
れている。また、ＣＨＰＩＤ＝ｘ−１が割り当てられる
前には、ＣＨＰＩＤ１のエリアには無効が表示されてい
る。

【００９３】いま、前述において説明したＣＨとＣＨＰ
６０とのインタフェース処理により、ＣＨ７ｍに対して
ＣＨＰ６０からＣＨＰＩＤ（＝ｘ−１）の追加の通知が
あったものとして、図３に示すＣＨ７ｍの動作を説明す
る。

【００９４】ＣＨ７ｍは、論理チャネル番号の追加の通
知があった時点で、ＣＨ７ｍ自身に２つのＣＨＰＩＤが
割り当て済みとなっていないか否かをＷＭ７ｍ２により
チェックする。もし、割り当て済みとなっていれば、Ｃ
Ｈ７ｍは、ＣＨＰ６０に対して、追加失敗の応答をＣＨ
Ｐ＿ＩＦ部７ｍ４を介して、ＭＳ３の中のＩＯＰに関す
るＣＨＰ−ＣＨ通信エリアに書き込むことにより報告す
る。また、もし、割り当て済みとなつていなければ、前
述したＣＨＰにおける場合と同様に、追加の通知があっ
た論理チャネル番号ＣＨＰＩＤ＝ｘ−１に関するＩＯＴ
ＢＬを参照し、ＣＨＰＩＤ＝ｘ−１に何個のＩＯが割り
当てられているかをチェックする。

【００９５】ＣＨ７ｍは、自ＣＨ７ｍで今まで対応させ
られていたＣＨＰＩＤ＝ｘに関するＩＯ数をＷＭ７ｍ２
のトータルＣＮＴ０により求め、その値と追加するＣＨ
ＰＩＤ＝ｘ−１に割り当てられているＩＯ数の合計が１
０２４を越えていないか否かをチェックし、越えている
場合、ＣＨＰ６０に失敗の応答を報告する。

【００９６】次に、ＣＨ７ｍは、ポート番号の重複があ
るか否かをチェックする。このため、ＣＨ７ｍは、追加
しようとするＣＨＰＩＤ＝ｘ−１に関するＭＳ３の中の
ＩＯＴＢＬの有効なエントリを１つずつ処理していく。

【００９７】ＣＨ７ｍは、１つのＩＯＴＢＬの有効なエ
ントリを読み込み、読み込んだ情報の内、ポート番号よ
りＣＨ７ｍのＷＭ７ｍ２のＴＢＬを参照する。その結
果、ＴＢＬにおいて、ポート番号に関する５１２バイト
のエリアが全て“０”であれば、ＣＨＰＩＤ＝ｘに対し
て、このポート番号に関する定義が無かったことを意味
する。もし、“０”以外のＩＯ番号が存在すれば、重複
するＩＯ番号があったことになる。ＣＨ７ｍは、この処
理をＭＳ３の中のＩＯＴＢＬの有効なエントリ毎に繰返
し行い、重複するポート番号がなかった場合、次の処理
を行う。

【００９８】ＣＨ７ｍは、前述のチェックが全て満たさ
れたとき、ＣＨＰＩＤ＝ｘ−１に関するＩＯ情報をＣＨ
７ｍの中のＷＭ７ｍ２のＩＯ情報の中に格納していく。
この場合、どのＩＯ番号から適用していくかというと、
ＷＭ７ｍ２のＣＨＰＩＤ＝ｘに対するトータルＣＮＴエ
リアで示される値に＋１したものから使われる。なぜな
らば、ＣＨＰＩＤ＝ｘは、ＣＨＰＩＤ＝ｘ−１を追加す
る以前にＰ＿ＣＨ＝ｎ＿ｍに割り当てられたものであ
り、そのＣＨＰＩＤ＝ｘ−１に関するトータルＣＮＴエ
リアで示される値がその時点での該Ｐ＿ＣＨに関するＩ
Ｏ番号の最大値となっているからである。本発明の例で
は、“１”である。

【００９９】従って、ＣＨ７ｍは、まず、ＷＭ７ｍ２の
ＣＨＰＩＤ＝ｘに対するトータルＣＮＴエリアで示され
る値に＋１したＣＩＯ番号をあるワーク位置にコピー
し、その後、追加しようとするＣＨＰＩＤ＝ｘ−１に関
するＭＳ３の中のＩＯＴＢＬの有効なエントリから１つ
ずつ処理をしていく。

【０１００】この処理のため、ＣＨ７ｍは、１つのＩＯ
ＴＢＬの有効なエントリを読み込むと共に、そのエント
リにより、ＭＳ３の中のＩＯ情報であるＳＢＣＨを読み
込む。デバイスアドレスＵＡは、ＳＢＣＨ情報の中に格
納されており、この情報は、ＨＩＯＡ＋ＳＳＢＣＨ＋Ｓ
ＢＣＨ番号×１２８で演算されるアドレスを用いて取得
される。なお、ＳＢＣＨ番号はＩＯＴＢＬの１つの有効
なエントリの中に格納されている。そして、求められた
ポート番号、ＵＡにより、ＷＭ７ｍ２のＴＢＬのＩＯ番
号エリアにＣＩＯ番号の値を書き込む。また、ＣＩＯ番
号の値で求められるＷＭ７ｍ２のＩＯＩＮＦＯに定めら
れたデータ（ＳＩＮＦＯ＋ＣＩＯ番号×１６）を書き込
む。

【０１０１】ＣＨ７ｍは、１つのエントリの処理が終わ
る度に、ＣＩＯ番号に１を加え、前述の処理をＩＯＴＢ
Ｌの各有効なエントリ毎に繰返し実行し、終了したら、
ＣＩＯ番号−ＣＨＰＩＤ＝ｘに対するトータルＣＮＴエ
リアで示される値で求められる値を、ＣＨＰＩＤ＝ｘ−
１に関連するトータルＣＮＴエリアに書き込む。

【０１０２】前述の処理により、ＣＨ７ｍは、ＣＨＰＩ
Ｄ＝ｘ−１に関するＩＯ情報の設定の処理を終了したこ
とになる。ＣＨ７ｍは、以上の処理の完了後、ＣＨＰ６
０に対して論理チャネル番号の追加成功の応答を、ＣＨ
Ｐ＿ＩＦ部７ｍ４を介してＭＳ３ののＩＯＰに関するＣ
ＨＰ−ＣＨ通信エリアに書き込むことにより報告し、Ｃ
ＨＰＩＤ＝ｘ−１に関するＩＯに対してパスの設定を行
う。

【０１０３】このパスの設定は、「IBM Enterprise sys
tem Architecture/390 ESCON I/O Interface(SA22-720
2)」にで示されるＩ／Ｏインタフェースののように、論
理パスを相手ＩＯと確立することにより行われる。すな
わち、ＣＨＰＩＤ＝ｘ−１に関するポート番号（＝ｅ）
に従って行われる。

【０１０４】ＣＨ７ｍにおけるこれらの処理は、μｐの
指示によりＩＯ＿ＩＦ部７ｍ７を介して実行される。

【０１０５】その後のプログラムからのＩＯオペレーシ
ョンは、ＢＰＵ２を介してＩＯＰ６に起動し、ＣＨＰ６
０により１つのＣＨに通知することにより行われる。そ
のとき、ＣＨＰ６０は、ポート番号とＵＡとＣＨＰＩＤ
とを通知するため、ＷＭ７ｍ２のＩＯＩＮＦＯを参照す
ることが可能であり、その情報に従って該ＩＯに対し
て、ＩＯオペレーション動作を行う。

【０１０６】次に、ＣＨ７ｍがＩＯ９０〜９１からの要
求を受けたときの動作を説明する。

【０１０７】ＩＯからの要求は、そのポート番号とＵＡ
とが報告されて行われる。ＣＨ７ｍは、その値からＷＭ
７ｍ２の中のＩＯＩＮＦＯを参照する。そして、ＩＯＩ
ＮＦＯの中には、そのＩＯが割り当てられているＣＨＰ
ＩＤ情報があるため、ＣＨ７ｍは、その要求をどのＣＨ
ＰＩＤに報告するかを求めることができる。さらに、Ｃ
Ｈ７ｍは、ＣＨＰ６０にそのＩＯのＳＢＣＨ番号（これ
もＩＯＩＮＦＯ中にある）と、そのＩＯが割り当てられ
ているＣＨＰＩＤを報告すること（ＭＳ３の中のＣＨＰ
−ＣＨ通信エリアに書き込む）により、プログラムにＩ
Ｏからの要求を伝えることができる。

【０１０８】次に、図１に示すシステムにおいて、オフ
ラインチャネルをオンラインチャネルに変更する処理を
説明する。

【０１０９】図１において、いま、論理チャネル番号Ｃ
ＨＰＩＤ＝ｘとＣＨＰＩＤ＝ｘ−１とが、１つの物理チ
ャネル番号にＰ＿ＣＨに割り当てられているものとす
る。そのとき、ＣＨＰＩＤ＝ｘ−１はチャネルオンライ
ン中であるが、ＣＨＰＩＤ＝ｘはまだチャネルオフライ
ンであったとする。そして、この状態で、ＣＨＰＩＤ＝
ｘに関して、チャネルオンライン指示が、ＳＶＰ５から
ＣＨＰ６０になされたものとする。

【０１１０】ＣＨＰ６０は、その通信をＣＨＰ６０内の
ＳＶＰ−ＩＦ部６０１とＭＳ３の中のＳＶＰ−ＣＨＰ通
信エリアを使用して前述したように行い、まず、指示の
あったＣＨＰＩＤから、そのＣＨＰＩＤが対応している
Ｐ＿ＣＨをＭＳ３の中のＣＨＰＴＢＬのＣＨＰＩＤ→Ｐ
＿ＣＨの変換テーブルＣＨＰＴＢＬを用いて、前述で説
明したと同様にして求める。

【０１１１】そして、ＣＨＰ６０は、そのＰ＿ＣＨに対
応する全てのＣＨＰＩＤ求めるために、ＭＳ３の中のＣ
ＨＰＴＢＬのＰ＿ＣＨ→ＣＨＰＩＤの変換テーブルＣＨ
ＰＴＢＬを用いる。これにより求められた２つのＣＨＰ
ＩＤの１つしか有効でなかった場合、有効であるのはＣ
ＨＰＩＤ＝ｘだけであるから、ＣＨＰ６０は、そのＣＨ
ＰＩＤに関して現状のチャネルオンライン処理を行えば
良い。

【０１１２】前述により求められた２つのＣＨＰＩＤが
有効に割り当てられていた場合、すでに、このＰ＿ＣＨ
に対応させられていたＣＨＰＩＤ＝ｘ−１に関する情報
をＭＳ３の中のＣＨＷから、前述した方法により求め
る。この結果、このＰ＿ＣＨに対応させられているＣＨ
ＰＩＤ＝ｘ−１がまだチャネルオフラインであった場
合、このときも、ＣＨＰ６０は、ＣＨＰＩＤ＝ｘに関し
て現状のチャネルオンライン処理を行えば良い。

【０１１３】しかし、このＰ＿ＣＨに対応させられてい
るＣＨＰＩＤ＝ｘ−１がすでにチャネルオンラインであ
った場合、ＣＨＰ６０は、このＰ＿ＣＨに対応するＣＨ
７ｍに対して、ＣＨＰＩＤ＝ｘの追加の通知を行う。も
し、この通知に対して、ＣＨ７ｍが、正常応答をＣＨＰ
６０に返せば、そのＣＨＰＩＤは、チャネルオンライン
になったことになる。そして、ＣＨＰＩＤ＝ｘに関する
ＭＳ３の中のＣＨＰＴＢＬのＣＨＰＩＤに関するエント
リのオンラインビットが“１”とされる。

【０１１４】ＣＨＰＩＤ＝ｘの追加の通知に対して、Ｃ
Ｈ７ｍが、正常応答をＣＨＰ６０に返せなければ、その
ＣＨＰＩＤはチャネルオフラインのままとなる。すなわ
ち、ＭＳ３の中のＣＨＰＴＢＬのそのＣＨＰＩＤに関す
るエントリのオンラインビットは“０”にされる。

【０１１５】次に、図１に示すシステムにおいて、オン
ラインチャネルをオフラインチャネルに変更する処理を
説明する。

【０１１６】図１において、いま、論理チャネル番号Ｃ
ＨＰＩＤ＝ｘとＣＨＰＩＤ＝ｘ−１とが１つの物理チャ
ネル番号Ｐ＿ＣＨに割り当てられているものとし、この
とき、ＣＨＰＩＤ＝ｘ−１、ｘともにチャネルオンライ
ン中であるとする。そして、この状態で、ＣＨＰＩＤ＝
ｘに関してチャネルオフライン指示が、ＳＶＰ５からＣ
ＨＰ６０になされたものとする。

【０１１７】ＣＨＰ６０は、その通信をＣＨＰ６０内の
ＳＶＰ−ＩＦ部６０１とＭＳ３の中のＳＶＰ−ＣＨＰ通
信エリアを使用して前述したように行い、まず、指示の
あったＣＨＰＩＤから、そのＣＨＰＩＤが対応している
Ｐ＿ＣＨをＭＳ３の中のＣＨＰＴＢＬのＣＨＰＩＤ→Ｐ
＿ＣＨの変換テーブルＣＨＰＴＢＬを用いて、前述で説
明したと同様にして求める。

【０１１８】そして、ＣＨＰ６０は、そのＰ＿ＣＨに対
応する全てのＣＨＰＩＤ求めるために、ＭＳ３の中のＣ
ＨＰＴＢＬのＰ＿ＣＨ→ＣＨＰＩＤの変換テーブルＣＨ
ＰＴＢＬを用いる。これにより求められた２つのＣＨＰ
ＩＤの１つしか有効でなかった場合、有効であるのはＣ
ＨＰＩＤ＝ｘだけであるから、ＣＨＰ６０は、そのＣＨ
ＰＩＤに関して現状のチャネルオフライン処理を行えば
良い。

【０１１９】前述により求められた２つのＣＨＰＩＤが
有効に割り当てられていた場合、すでに、このＰ＿ＣＨ
に対応させられていたＣＨＰＩＤ＝ｘ−１に関する情報
をＭＳ３の中のＣＨＷから、前述した方法により求め
る。この結果、このＰ＿ＣＨに対応させられているＣＨ
ＰＩＤ＝ｘ−１がすでにチャネルオフラインとなってい
た場合、このときも、ＣＨＰ６０は、ＣＨＰＩＤ＝ｘに
関して現状のチャネルオフライン処理を行えば良い。

【０１２０】しかし、このＰ＿ＣＨに対応させられてい
るＣＨＰＩＤ＝ｘ−１がまだチャネルオンラインであっ
た場合、ＣＨＰ６０は、このＰ＿ＣＨに対応するＣＨ７
ｍに対して、ＣＨＰＩＤ＝ｘの削除の通知を行う。そし
て、ＣＨＰ６０は、ＣＨＰＩＤ＝ｘをチャネルオンライ
ン状態にする。すなわち、ＣＨＰＩＤ＝ｘに関するＭＳ
３の中のＣＨＰＴＢＬのＣＨＰＩＤに関するエントリの
オンラインビットを“０”とす。

【０１２１】次に、図１に示すシステムにおいて、論理
チャネルを削除する場合の処理を説明する。

【０１２２】図１において、いま、ＣＨＰ６０から、Ｃ
Ｈ７ｍに対して、ＣＨＰＩＤ＝ｘの削除の通知があった
とする。

【０１２３】この通知があると、ＣＨ７ｍは、自装置内
のＷＭ７ｍの２中の割り当てられたＣＨＰＩＤの内、Ｃ
ＨＰＩＤ＝ｘに関するエリアを無効にする。すなわち、
この該エントリのビット０を“１”にする。そして、Ｃ
Ｈ７ｍは、ＣＨＰＩＤ＝ｘに関するＭＳ３の中のＩＯＴ
ＢＬ、及び、ＣＨＰＩＤ＝ｘに関するＭＳ３の中のＩＯ
情報であるＳＢＣＨを、前述した方法により取得する。

【０１２４】ＣＨ７ｍは、取得した情報のポート番号、
ＵＡからＣＨ７ｍの中のＷＭ７ｍ２のＴＢＬを参照し、
当該するエリアを全て“０”にクリアすると共に、クリ
したＩＯ番号に関するＩＯＩＮＦＯ情報を全て“０”に
クリアする。また、削除するＣＨＰＩＤ＝ｘに関するト
ータルＣＮＴエリアを“０”にクリアする。

【０１２５】ＣＨ７ｍは、その後、削除するＣＨＰＩＤ
＝ｘに関するＩＯ群に対して、確立していた論理パスを
解除する通知を、関連するポート番号（図示例の場合、
ポート番号＝ｄ）とＵＡとにより対応するＩＯ群に対し
て発行する。この処理は、前述したＩＯとのパス確立の
処理と逆の処理であり、これにより、パス解除、すなわ
ち、ＣＨ７ｍにおけるＣＨＰＩＤ＝ｘの削除処理が終了
する。

【０１２６】

【発明の効果】以上説明したように本発明によれば、１
つの物理的なチャネルパスが故障し、あるいは、何らか
の理由で使用不可になった場合にも、その物理的なチャ
ネルパスに対応付けられていた論理チャネル番号を他の
物理的なチャネルパスに動的に割り当てることが可能と
なり、これにより、オペレーティングシステムが、その
論理チャネル番号を何の異常もないものとして処理を継
続することができる。

【０１２７】また、本発明によれば、前述おいて、割り
当てる物理チャネルパスに対応していた論理チャネル番
号と、新たに割り当てようとする論理チャネル番号とが
同じスイッチング機構に接続されていれば、ケーブルの
接続変更の必要もなくすことができる。

【０１２８】さらに、本発明によれば、前述により、入
出力装置対して、１つのアクセスパスしか接続されてい
なくても、すなわち、入出力装置に１つの論理チャネル
番号にしか定義されていなくても、システム全体の信頼
性の向上を図ることが可能となる。

【図面の簡単な説明】

【図１】本発明が適用される計算機システムの概略構成
を示すブロック図である。

【図２】チャネル処理装置ＣＨＰの構成を示すブロック
図である。

【図３】チャネル装置ＣＨの構成を示すブロック図であ
る。

【図４】チャネル装置ＣＨ内のワークメモリ部ＷＭの内
容を説明するフォーマットを説明する図である。

【図５】主記憶装置ＭＳに格納される各種情報を説明す
るフォーマットを示す図である。

【図６】論理チャネル番号ＣＨＰＩＤのチャネル情報エ
リアＣＨＷの内容を説明するフォーマットを示す図電流
ある。

【図７】チャネルパステーブルＣＨＰＴＢＬを説明する
フォーマットを示す図である。

【図８】物理チャネル番号Ｐ＿ＣＨと、論理チャネル番
号ＣＨＰＩＤとの表現方法を説明する図である。

【図９】入出力装置テーブルＩＯＴＢＬを説明するフォ
ーマットを示す図である。

【図１０】入出力装置情報ＳＢＣＨを説明するフォーマ
ットを示す図である。

【符号の説明】

１オペレーテイイングシステム（ＯＳ）２基本処理装置（ＢＰＵ）３主記憶装置（ＭＳ）４記憶制御装置（ＳＣＵ）５サービスプロセッサ（ＳＶＰ）５０オペレータ用端末６入出力処理装置（ＩＯＰ）６０チャネル処理装置（ＣＨＰ）６０１ＳＶＰ−ＩＦ部６０２ＢＰＵ−ＩＦ部６０３メモリリクエスト部６０４プロセッサ部６０５ＣＨ−ＩＦ部６０６コントロールストレージ（ＣＳ）６０７ワークメモリ部（ＷＭ）７０〜７ｍチャネル装置（ＣＨ）７ｍ１プロセッサ部７ｍ２ワークメモリ部（ＷＭ）７ｍ３コントロールストレージ（ＣＳ）７ｍ４ＣＨＰ−ＩＦ部７ｍ５メモリリクエスト部７ｍ６データ転送部７ｍ７ＩＯ−ＩＦ部８スィッチング機構（ＳＷ）９０〜９２入出力装置（ＩＯ）

Claims

【特許請求の範囲】

【請求項１】チャネルパスの管理、制御を行うチャネ
ル処理装置と、チャネル処理装置に複数個接続され、チ
ャネルパスに関する制御を行い、ハードウェアにおける
実装位置を示すチャネルパス番号である物理チャネル番
号と１対１に対応するチャネル装置群と、チャネル装置
群と個別に所定のプロトコルにより通信を行う入出力装
置群と、チャネル装置群と入出力装置群とに接続され、
チャネル装置と入出力装置との間の動的な経路選択を行
うスィッチング機構とからなる情報処理システムのチャ
ネル処理装置において、オペレーティングシステムによ
って認識されるチャネルパス番号である論理チャネル番
号と物理チャネル番号との対応付けをｎ対１（論理チャ
ネル番号対物理チャネル番号：ｎは１から始まる自然
数）で行う手段と、１つの物理チャネル番号へ新たに論
理チャネル番号を対応付ける契機を検出する手段と、物
理チャネル番号に対応付けられている論理チャネル番号
群を検索する手段と、物理チャネル番号に追加する論理
チャネル番号をその物理チャネル番号に割り当てられる
か否かを判定する手段と、物理チャネル番号に新たに論
理チャネル番号を対応付ける手段とを備えることを特徴
とするチャネル処理装置。
【請求項２】前記物理チャネル番号に追加する論理チ
ャネル番号をその物理チャネル番号に割り当てられるか
否かの判定は、１つの物理チャネル番号に割り当て可能
な論理チャネルの数、オペレーティングシステムが参照
可能な論理チャネル数の最大値、１つの入出力処理装置
単位のチャネル数に基づいて行われることを特徴とする
請求項１記載のチャネル処理装置。