JPH08212147A - チャネル処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 オペレータの介入なしに、障害の発生したチ
ャネルパスを正常なチャネルパスと交換し、システムの
信頼性を維持する。 【構成】 障害が発生したチャネル装置と交代し得る他
のチャネル装置を複数のチャネル装置の中から検索する
交代チャネル検索手段と、前記記憶手段に格納された障
害の発生したチャネル装置および前記交代チャネル検索
手段で検索したチャネル装置の物理チャネル番号，論理
チャネル番号とを交換するチャネル番号交換手段とを設
ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、中央処理装置と複数の
入出力装置の中のいずれかの入出力装置との間で情報を
選択的に送受するためのチャネルパスの管理、制御を行
うチャネル処理装置に関するものである。

【０００２】

【従来の技術】一般に、情報処理システムにおいては、
中央処理装置と複数の入出力装置の中のいずれかの入出
力装置との間で情報を選択的に送受するためのチャネル
パスの管理、制御を行うチャネル処理装置が配置されて
いる。

【０００３】このチャネル処理装置は、実装位置に対応
した物理チャネル番号が割り当てられた複数のチャネル
装置を備え、各チャネル装置に接続された入出力装置と
の間で個別に所定のプロトコルに従って情報を送受する
ように構成されている。

【０００４】この構成にあっては、中央処理装置（詳し
くはオペレーティングシステム）は各チャネル装置に設
定された論理チャネル番号によって各チャネル装置を認
識し、この論理チャネル番号によって入出力先を指定す
る。一方、チャネル処理装置は入出力装置に至るチャネ
ルパスを物理チャネル番号によって選択する。このた
め、チャネル処理装置には、論理チャネル番号と物理チ
ャネル番号とを対応付けて保持し、論値チャネル番号と
物理チャネル番号との相互参照により、中央処理装置と
入出力装置との間のチャネルパスを形成するようになっ
ている。

【０００５】従来、互いに１対１で対応付けられた論理
チャネル番号と物理チャネル番号は、情報処理システム
に具備されているサービスプロセッサを用いて手動で変
更することが可能になっており、チャネル装置のいずれ
かが回復不可能な障害に至った場合は、障害の発生した
チャネル装置に関する論理チャネル番号を、システムが
使用していないチャネル装置の物理チャネル番号と対応
するように対応付けを手動で変更することにより、入出
力装置に至るチャネルパスを確保できるようになってい
る。

【０００６】ところで、通常、重要な入出力装置には複
数のチャネルパスを設定するのが普通である。故に１つ
のチャネルパスが回復不能な障害に至ったとしても別の
チャネルパスが動作可能であれば、オペレーティングシ
ステムから該入出力装置のアクセスは可能である。しか
し、システムの信頼性からいつまでも該入出力装置への
アクセスするチャネルパスが減少しているのは好ましく
ない。従って、システムの点検、等で当該システムをダ
ウンさせる時等の適宜の時期に、故障したチャネル装置
を交換し、該入出力装置へアクセスできるチャネルパス
数を元に戻す作業が必要になる。

【０００７】ところが、保守用としての交換用のチャネ
ル装置が無い場合に面倒な問題が生じる。すなわち、あ
るチャネル装置が回復不能な故障に至ったことをオペレ
ータが知ると、オペレーティングシステムが使用してい
ないチャネル装置をオペレータが検索し、情報処理シス
テムに具備されているサービスプロセッサを用いて該故
障チャネル装置に対応する論理チャネル番号を、オペレ
ータが検索した未使用のチャネル装置の物理チャネル番
号へその対応付けを変更する。そして、オペレータは該
故障チャネル装置と接続していた入出力装置を、オペレ
ータが検索したチャネル装置に対して接続替えを行う。

【０００８】このような作業をオペレータが行うことに
より、オペレーティングシステムは、故障チャネル装置
に割り当てられた論理チャネル番号を再び使用すること
が可能になる。

【０００９】しかしながら、オペレータの作業にはケー
ブルの接続工事も含まれるため、その作業時間が数時間
のオーダになり、その間は、オペレーティングシステム
は当該論理チャネル番号を使うことができなくなる。故
に１つのチャネル装置が回復不能な障害に至った場合、
オペレーティングシステムから再びその故障したチャネ
ル装置に対応する論理チャネル番号を使用させるために
はかなりの時間と手間がかかるという面倒な問題が生じ
る。

【００１０】この場合、「IBM Enterprise Systems Arch
itecture /390 ESCON I/O Interface(SA22-7202)」をサ
ポートするスィッチング機構（ディレクタ）を用いるこ
とにより、ケーブルの接続切り替え工事をする必要はな
い。すなわち、チャネル装置と入出力装置との間で動的
に経路選択を行うようになっているからである。

【００１１】

【発明が解決しようとする課題】しかしながら、上記ス
イッチング機構を用いたとしても、故障したチャネル装
置の論理チャネル番号と交換用のチャネル装置の物理チ
ャネル番号とは、依然として、システムに具備されたサ
ービスプロセッサによってオペレータが手動で対応付け
る必要がある。このため、オペレータにかかる負担が大
きく、しかも対応付けを変更している間は故障したチャ
ネル装置に割り当てられていた論理チャネル番号を使用
できないので、情報処理システムへの信頼性が損なわれ
てしまうという問題がある。

【００１２】本発明の目的は、オペレータの介入なしで
故障したチャネル装置の論理チャネル番号と交換用のチ
ャネル装置の物理チャネル番号とを対応付け、情報処理
システムの信頼性を維持することができるチャネル処理
装置を提供することである。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、中央処理装置（オペレーティングシステ
ム）が各チャネル装置を選択的に使用するために各チャ
ネル装置別に設定される論理チャネル番号と各チャネル
装置の前記物理チャネル番号とを対応付けて格納する記
憶手段と、障害が発生したチャネル装置を検出する検出
手段と、障害が発生したチャネル装置と交代し得る他の
チャネル装置を複数のチャネル装置の中から検索する交
代チャネル検索手段と、前記記憶手段に格納された障害
の発生したチャネル装置および前記交代チャネル検索手
段で検索したチャネル装置の物理チャネル番号，論理チ
ャネル番号とを交換するチャネル番号交換手段とを備え
ることをことを主要な特徴とする

【００１４】

【作用】１つの物理的なチャネルパスには、そのハード
ウェアにおける実装位置を示すチャネルパス番号である
物理チャネル番号と、オペレーティングシステムによっ
て認識されるチャネルパス番号である論理チャネル番号
とがある。この２つのチャネル番号はそれぞれ別の用途
で使われるが、１つのチャネルパスを表現することから
その対応付けが必要がある。

【００１５】この対応付けの情報は情報処理システムに
おいて、パワーオン後、記憶・保持される。この対応付
けの初期値としては、通常、それぞれのチャネル番号に
関して昇順の関係で対応付けられ、また必ず１対１の関
係にある。これらの対応付けは前述したように情報処理
システムに具備されているサービスプロセッサを用いて
変更可能であり、１つのチャネル装置が回復不能な障害
に至った場合も変更する。

【００１６】複数のチャネル装置の管理・制御を行う本
発明のチャネル処理装置は、チャネル装置の障害を検出
し、そのチャネル装置に割り当てられている論理チャネ
ル番号や物理チャネル番号を検索する。そして、故障し
たチャネル装置に対応している論理チャネル番号を新規
に割り当て可能な交代用のチャネル装置を検索する。こ
の場合の条件としては、（１）オペレーティングシステ
ムが未使用であること、（２）故障したチャネル装置と
同じ属性のチャネルタイプであること、（３）故障した
チャネル装置に接続されていた入出力装置と、論理チャ
ネル番号を新たに対応付けようとするチャネル装置が同
一のスィッチング機構に接続されていること、等であ
る。

【００１７】検索の結果、このような条件を満たす交代
用のチャネル装置が存在したならば、故障したチャネル
装置に関する物理チャネル番号には、検索したチャネル
装置に対応付けられていた論理チャネル番号を対応付
け、また検索したチャネル装置に関する物理チャネル番
号には、故障したチャネル装置に関する論理チャネル番
号を対応付け直す。

【００１８】その後は、検索した交代用のチャネル装置
にチャネルオンラインの指示を与えることにより、その
論理チャネル番号がオペレーティングシステムから再び
アクセスするこが可能になる。

【００１９】このように、論理チャネル番号および物理
チャネル番号の変更をハードウェアによって動的に行う
ため、変更処理時間は従来に比べて格段に早くなり、シ
ステムの信頼性を損なうこともなくなる。また、オペレ
ータの介入も必要なくなり、オペレータの負担も解消さ
れる。

【００２０】

【実施例】以下、本発明を図示する実施例に基づいて詳
細に説明する。

【００２１】図１は、本発明のチャネル処理装置を具備
する情報処理システムの主要部の一実施例を示すブロッ
ク構成図であり、複数の入出力処理装置（以下、ＩＯ
Ｐ）６０〜６ｎ（ｎ＝ＩＯＰ番号）が設けられている。

【００２２】これら入出力装置６０〜６ｎのうち６ｎの
構成を代表して説明すると、入出力装置６ｎは、チャネ
ルパスの選択・管理を行うチャネル処理装置（以下、Ｃ
ＨＰ）７ｎ（ｎ＝ＩＯＰ番号）と、１つのチャネルパス
の制御を行う複数のチャネル装置（以下、ＣＨ）７ｎｍ
（ｎ＝ＩＯＰ番号、ｍ＝００〜６３）とから構成されて
いる。

【００２３】各ＣＨ７ｎｍ〜７ｎ０には、オペレーティ
ングシステム１から認識されるチャネルパス番号である
論理チャネル番号ＣＨＰＩＤと、ハードウェアの実装位
置を表す物理チャネル番号Ｐ＿ＣＨとが割り当てられて
いる。

【００２４】例えば、ＣＨ７ｎｍには論理チャネル番号
ＣＨＰＩＤ＝ｘと物理チャネル番号Ｐ＿ＣＨ＝ｎ＿ｍが
割り当てられ、またＣＨ７ｎ（ｍ−１）には論理チャネ
ル番号ＣＨＰＩＤ＝ｘ−１と物理チャネル番号Ｐ＿ＣＨ
＝ｎ＿ｍ−１が割り当てられ、さらにＣＨ７ｎ０には論
理チャネル番号ＣＨＰＩＤ＝ｘ−ｍと物理チャネル番号
Ｐ＿ＣＨ＝ｎ＿０が割り当てられている。

【００２５】これらＣＨＰ７ｎおよびＣＨ７ｎｍ〜７ｎ
０は、サービスプロセッサ２、基本処理装置３、主記憶
装置５を制御する記憶制御装置４と接続されている。

【００２６】主記憶装置５は、サービスプロセッサ２お
よび基本処理装置３はもとより、記憶制御装置４を介し
て各ＩＯＰ６ｎ内部のＣＨＰ７ｎおよび各ＣＨ７ｎｍ〜
７ｎ０からアクセス可能になっている。

【００２７】一方、オペレーティングシステム（以下、
ＯＳ）１は、基本処理装置３を介して情報処理システム
の各資源を使用可能になっている。

【００２８】また、各ＣＨ７ｎｍ〜７ｎ０は、スイッチ
ング機構（以下、ＳＷ）８を介して複数の入出力装置
（以下、ＩＯ）９０〜９２と接続されている。ＳＷ８に
は、ＣＨ７ｎｍ〜７ｎ０およびＩＯ９０〜９２と接続す
るポート８１〜８６が設けられ、それぞれのポート８１
〜８６には固定的に定められたポート番号（ａ〜ｆ）が
割り当てられている。

【００２９】図１においては、点線で示される経路がシ
ステム定義されていることを示す。すなわち、ＣＨ７ｎ
（ｍ−１）はポート番号＝ｂに接続されており、ポート
番号＝ｄに接続されているＩＯ９０およびポート番号＝
ｅに接続されているＩＯ９１との経路がＣＨ７ｎ（ｍ−
１）に定義されていることを示している。

【００３０】また同様に、ＣＨ７ｎ０はポート番号＝ｃ
に接続されており、ポート番号＝ｆに接続されているＩ
Ｏ９２との経路が定義されていることを示している。

【００３１】一方、ＣＨ７ｎｍは、ポート番号＝ａに接
続されているが、経路を定義したＩＯが無いことを示し
ている。

【００３２】これら各ポート間においては、入力ポート
および出力ポートとなるポート番号をデ−タに付加し、
これを所定のプロトコルに従って送受することによって
経路が定義されたポート間でのデ−タを送受することが
できるようになっている。

【００３３】ＳＷ８には、スイッチング機構の識別に用
いるスイッチ番号ＳＷ＿ＮＯ（あるいはＳＷＮ）として
「Ａ」が割り当てられている。このスイッチ番号ＳＷ＿
ＮＯの情報は、論理チャネル番号ＣＨＰＩＤごとの情報
を保持する論理チャネル番号エリア（ＣＨＷ）の該論理
チャネル番号に対応するエントリ中に格納され、論理チ
ャネル番号ＣＨＰＩＤのチャネル装置が接続されるスイ
ッチング機構がＣＨＰＩＤによって識別できるようにな
っている。

【００３４】一方、それぞれのＩＯＰ６ｎには、その接
続位置によりＩＯＰ番号ｎが設定され、識別される。そ
して、ＣＨＰ７ｎはＩＯＰ６ｎ内に１つしかないため、
ＩＯＰ番号により識別される。また、ＣＨ７ｎｍはハー
ドウェア内部の実装位置を表す物理チャネル番号Ｐ＿Ｃ
Ｈと、ＯＳ１から認識されるチャネルパス番号である論
理チャネルパス番号ＣＨＰＩＤとにより識別される。

【００３５】情報処理システムとして、この物理チャネ
ル番号Ｐ＿ＣＨと論理チャネル番号ＣＨＰＩＤとの対応
付けを行う必要がある。この物理チャネル番号Ｐ＿ＣＨ
と論理チャネル番号ＣＨＰＩＤは、主記憶装置５中のハ
ードウェア専用エリア（後述する）に保持されており、
基本処理装置３，ＣＨＰ７ｎ，各ＣＨ７ｎｍから参照可
能となっている。

【００３６】物理チャネル番号Ｐ＿ＣＨは、図２（ａ）
に示すように２バイトで表現され、上位バイトには「０
〜ｎ」のＩＯＰ番号２１、下位バイトにはＩＯＰ６ｎ内
の該チャネルパス（チャネル装置）の実装位置に従った
「０〜６３」の物理チャネル番号２２が設定される。

【００３７】また、論理チャネル番号ＣＨＰＩＤは、図
２（ｂ）に示すように２バイトで表現され、上位バイト
は「０」で、下位バイトに「０〜２５５」の論理チャネ
ル番号２３が設定される。

【００３８】図３は、ＣＨＰ７ｎの詳細構成を示すブロ
ック図であり、ＣＨＰ７ｎは、基本処理装置３との通信
を処理するＢＰＵ＿ＩＦ部７ｎ１と、記憶制御装置４を
介して主記憶装置５をアクセスするためのメモリアクセ
ス部７ｎ２と、ＣＨＰ７ｎ自身の制御を行うマイクロプ
ログラムを格納するコントロールストレージ７ｎ５と、
該マイクロプログラムに従ってＣＨＰ７ｎの制御を行う
プロセッサ部７ｎ３と、各ＣＨ７ｎｍ〜７ｎ０との通信
を処理するＣＨ＿ＩＦ部７ｎ４と、前記マイクロプログ
ラムが処理を行う上で使用するワークメモリ部７ｎ６
と、サービスプロセッサＰ２との通信を処理するＳＶＰ
＿ＩＦ部７ｎ７とから成る。

【００３９】ＣＨＰ７ｎのＢＰＵ＿ＩＦ部７ｎ１と基本
処理装置３との間には、ＣＨＰ７ｎ→基本処理装置３，
基本処理装置３→ＣＨＰ７ｎのそれぞれ方向の異なる２
本の信号線３１が接続されている。この信号線３１の論
理値は通常は“０”となっており、ＣＨＰ７ｎから基本
処理装置３に処理を要求するときは、ＣＨＰ７ｎ→基本
処理装置３向けの信号線に“１”を送出し、ＣＨＰ７ｎ
からの処理要求に対して基本処理装置３は処理可能なら
ば基本処理装置３→ＣＨＰ７ｎ向けの信号線に“１”を
送出して応答する。ＣＨＰ７ｎは、処理要求に対する肯
定応答を認識したならばＣＨＰ７ｎ→基本処理装置３向
けの信号線を“０”に戻す。

【００４０】基本処理装置３は、ＣＨＰ７ｎ→基本処理
装置３向けの信号線が“０”に戻ったのを認識し、基本
処理装置→ＣＨＰ７ｎ向けの信号線を“０”に戻す。Ｃ
ＨＰ７ｎは、基本処理装置→ＣＨＰ７ｎ向けの信号線が
“０”に戻ったのを確認したならば、主記憶装置５中の
ＢＰＵ−ＣＨＰ通信エリア（図６参照）に要求内容を書
き込み、その書き込み後、ＣＨＰ７ｎは再びＣＨＰ７ｎ
→基本処理装置３向けの信号線を“１”にする。

【００４１】基本処理装置３は、該信号線が“１”にな
ったのを確認し、主記憶装置５中のＢＰＵ−ＣＨＰ通信
エリアからＣＨＰ７ｎからの要求内容を読み取った後、
基本処理装置３→ＣＨＰ７ｎ向けの信号線を“１”にす
る。それをＣＨＰ７ｎがチェックしてＣＨＰ７ｎ→基本
処理装置３向けの信号線を“０”にする。またそれによ
り、基本処理装置３はＣＨＰ７ｎ向けの信号線を“０”
にする。

【００４２】基本処理装置３からＣＨＰ７ｎに処理を要
求するときは、以上の逆のシーケンスとなる。

【００４３】ＣＨＰ７ｎとサービスプロセッサ２との通
信方法も前述の対基本処理装置３の処理と同じであり、
ＣＨＰ７ｎ→サービスプロセッサ２、サービスプロセッ
サ２→ＣＨＰの２本の方向の異なる信号線３２で接続さ
れる。そして、処理要求内容は主記憶装置５中のＣＨＰ
−ＳＶＰ用の通信エリアに書き込まれるようになってい
る。

【００４４】ＣＨＰ７ｎとＣＨ７ｎｍ〜７ｎ０との通信
方法も前述の対基本処理装置３の処理と同じである。但
し、ＣＨＰ７ｎは、自分の配下のＣＨとの間に、ＣＨＰ
７ｎ→ＣＨ，ＣＨ→ＣＨＰ７ｎのそれぞれ方向の異なる
２本の信号線３３を備えている。

【００４５】さらに、パワーオン時、チャネルパスオン
ライン時、チャネルパスオフライン時、等の時にＣＨＰ
７ｎから配下のＣＨのマイクロプログラムを動作させた
り、停止させたりする信号線３４が配下のＣＨ向けてＣ
Ｈ毎に１本接続されている。この信号線３４が“１”の
とき、当該ＣＨは動作可能となり、ＣＨの中に保持され
るマイクロプログラムが０番地から動作し始める。ま
た、この信号線３４が“０”になると、当該ＣＨの動作
は停止する。以下、この信号線３４を動作開始用の信号
線と呼ぶ。

【００４６】さらに、各ＣＨが故障したときに必ず
“１”となる故障報告用の信号線３５が１本ずつ各ＣＨ
からその上位のＣＨＰ７ｎに対して接続されている。こ
れらの故障報告用の信号線３５からＩＯＰ６ｎ配下のど
のチャネルが壊れたかをＣＨＰ７ｎが認識できるように
なっている。

【００４７】なお、この故障報告用の信号線３５は、当
該ＣＨが回復不能な障害に至った時のみ“１”となり、
上位のＣＨＰ７ｎに対して故障報告を行う。

【００４８】また、主記憶５中にあるＣＨＰ−ＣＨ通信
エリアはＩＯＰ単位に存在する。

【００４９】図４は、ＣＨ７ｎｍの詳細構成を示すブロ
ック図であり、ＣＨ７ｎｍは、ＣＨ７ｎｍ自身の制御を
行うマイクロプログラムを格納するコントロールストレ
ージ７ｎｍ３と、該マイクロプログラムに従ってＣＨ７
ｎｍの制御を行うプロセッサ部７ｎｍ１と、前記マイク
ロプログラムが処理を行う上で使用するワークメモリ部
（以下、ＷＭ）７ｎｍ２と、ＣＨＰ７ｎとの通信を処理
するＣＨＰ＿ＩＦ部７ｎｍ４と、記憶制御装置４を介し
て主記憶装置５をアクセスする為のメモリリクエスト部
７ｎｍ５と、ＩＯとのデータ転送を扱うデータ転送部７
ｎｍ６と、ＩＯとのインタフェース処理を行うＩＯ＿Ｉ
Ｆ部７ｎｍ７とから成る。

【００５０】ＣＨ７ｎｍ中のＷＭ７ｎｍ２のフォーマッ
トを図５に示す。ＷＭ７ｎｍ２にはＩＯ情報エリア５１
と、ＣＨＰＩＤエリア５２とが設けられている。

【００５１】ＩＯ情報エリア５１は、ＩＯのデバイスア
ドレス（以下、ＵＡ）単位のエリア５１０，５１１，…
…に分割され、各エリアにはエリア内情報の有効／無効
のフラグ、入出力装置情報（ＳＢＣＨ）、当該ＩＯが接
続されたＳＷ８のポート番号、ＩＯのデバイスアドレス
（ＵＡ）が格納されている。

【００５２】このＩＯ情報エリア５１のＩＯ情報は、Ｉ
Ｏのデバイスアドレス（ＵＡ）とＩＯが接続されている
ＳＷ８のポート番号とにより参照する。すなわち、本実
施例ではＳＷ８のポートは最大６個であるため、「ＩＯ
情報エリアのポインタＩＯＩＮＦＯ＋ポート番号×２５
６×６＋ＵＡ×１６」で当該ＩＯに関するＩＯ情報のア
ドレスを求め、このアドレスによって該当するＩＯのＩ
Ｏ情報を参照する。

【００５３】図６は、主記憶装置５の格納構造を示す図
であり、ＯＳ１を含めたプログラムが使用するユーザエ
リア６１と、ハードウェアが使用するエリア６２〜７０
とに分けられる。

【００５４】本実施例では、ハードウェアポインタＨＰ
ＴＲから上位アドレス側がハードウェアで使用するエリ
アになっている。

【００５５】ハードウェアポインタＨＰＴＲは、パワー
オン時に設定されるものであり、システムに割り当てら
れた入出力情報等により変動する。また、入出力関係に
属する情報は、ハードウェアポインタＨＰＴＲの地点か
ら決められた相対アドレスの位置（図ではＨＰＴＲ＋
ｔ）に格納されるポインタ（ハードウェアＩＯアドレス
ポインタＨＩＯＡ）で示されるエリアから格納される。

【００５６】ハードウェアＩＯアドレスポインタＨＩＯ
Ａの位置には、ディレクトリ情報エリア６２が設けら
れ、ここには各種の情報の相対ポインタ（ＨＩＯＡの値
をＺＥＲＯとしたときのアドレス）ＳＳＢＣＨ，ＳＩＯ
ＴＢＬ，ＳＣＨＰＴＢＬ，ＳＣＨＷ，ＳＢＰＵ，ＳＩＯ
Ｐ，ＳＳＶＰが格納されている。

【００５７】基本処理装置３，各ＣＨＰ７ｎ，各ＣＨ７
ｎｍ〜７ｎ０は、それらのポインタより、必要とする入
出力情報等を更新したり、参照する。

【００５８】相対ポインタＳＳＢＣＨで示されるエリア
６６には、入出力装置情報（ＳＢＣＨ）が格納され、ま
たＳＩＯＴＢＬで示されるエリア６５には入出力テーブ
ルＩＯＴＢＬが格納されている。

【００５９】さらに、ＳＣＨＰＴＢＬで示されるエリア
６４には、チャネルパステーブルＣＨＰＴＢＬが格納さ
れ、またＳＣＨＷでで示されるエリア６７には論理チャ
ネル番号情報ＣＨＷが格納されている。さらに、ＳＢＰ
Ｕで示されるエリア６８は基本処理装置３とＣＨＰ７ｎ
との通信エリアに設定されている。

【００６０】また、ＳＩＯＰで示されるエリア６９はＣ
ＨＰ７ｎとその配下のＣＨ７ｎｍ〜７ｎ０との通信エリ
アに設定されている。なお、この通信エリア６９は、Ｃ
Ｈ単位に分割され、「ＨＩＯＰ＋ＳＩＯＰ＋ＩＯＰ番号
×２５６」で各分割エリアをアクセスするようになって
いる。

【００６１】また、ＳＳＶＰで示されるエリア７０は、
サービスプロセッサ２とＩＯＰ６ｎとの通信エリアに設
定されている。

【００６２】図７は、入出力装置情報エリア６６の詳細
を示したものであり、このエリア６６はＳＢＣＨ番号毎
にさらに再分割され、各ＳＢＣＨ番号に対応した分割エ
リア６６１には当該エリア内の情報の有効／無効を示す
フラグＦＬＧ、ＩＯのデバイスアドレスＵＡ、ＳＢＣＨ
番号、当該ＩＯに接続するチャネルパスを示すパス情報
が格納される。

【００６３】図８は、入出力装置テーブルＩＯＴＢＬの
エリア６５の詳細を示したものであり、このエリア６５
は論理チャネル番号ＣＨＰＩＤ毎のエリア６５１に再分
割され、各分割エリア６５１には、当該エリア内の情報
の有効／無効を示すフラグＦＬＧ、当該ＣＨに接続され
るＩＯのＳＷ８へポート番号およびＳＢＣＨ番が格納さ
れる。また、フラグＦＬＧは、当該エリア内の情報の有
効／無効を示すビットの他に、ポート番号の有効／無効
を示すビットも格納されるようになっている。

【００６４】図９は、チャネルパステーブルＣＨＰＴＢ
Ｌのエリア６４の詳細を示したものであり、このエリア
６４は論理チャネル番号ＣＨＰＩＤを物理チャネル番号
Ｐ＿ＣＨに変換する変換テーブル６４１と、物理チャネ
ル番号Ｐ＿ＣＨを論理チャネル番号ＣＨＰＩＤに変換す
る変換テーブル６４２とから構成されている。

【００６５】変換テーブル６４１は、論理チャネル番号
ＣＨＰＩＤ単位に分割され、各分割エリア６４１１には
図２（ａ）で示したフォ−マットで当該論理チャネル番
号ＣＨＰＩＤに対応する物理チャネル番号Ｐ＿ＣＨが格
納され、「ＨＩＯＡ＋ＳＣＨＰＴＢＬ＋ＣＨＰＩＤ×
２」でアクセスするようになっている。

【００６６】また、変換テーブル６４２は、物理チャネ
ル番号Ｐ＿ＣＨ単位に分割され、各分割エリア６４１２
には図２（ｂ）で示したフォ−マットで当該物理チャネ
ル番号Ｐ＿ＣＨに対応する論理チャネル番号ＣＨＰＩＤ
が格納され、「ＨＩＯＡ＋ＳＣＨＰＴＢＬ＋５１２＋
（ＩＯＰ番号×６４＋ＣＨ番号）×２」でアクセスする
ようになっている。

【００６７】図１０は、論理チャネル番号情報エリア６
７のの詳細を示したものであり、このエリア６７は論理
チャネル番号ＣＨＰＩＤ単位に分割され、各分割エント
リ６７１には当該論理チャネルがオンライン状態になっ
ているか否かを示すフラグＦＬＧ、当該ＣＨの属性を示
すチャネルタイプＣＨＴＹＰ、論理チャネル番号ＣＨＰ
ＩＤ、ＳＷ８の番号ＳＷＮが格納される。また、フラグ
ＦＬＧは、オンライン状態になっているか否かを示すビ
ットＯＮＬＩＮＥの他に、構成定義がなされているか否
かを示すビットＣＯＮＦＩＧも格納されるようになって
いる。

【００６８】次に、以上のように構成された実施例の動
作について説明する。この場合、ＣＨ７ｎ（ｍ−１）が
故障し、ＯＳ１から未使用のチャネルＣＨ７ｎｍにＣＨ
ＰＩＤ＝ｘ−１の割当てを移し、ＣＨ７ｎｍをチャネル
オンラインすることにより、ＣＨ７ｎｍからポート番号
＝ｄ，ｅに接続されるＩＯ９０，９１のアクセスを可能
にする動作について図１１のフローチャートを参照して
説明する。

【００６９】今、図１で示される情報処理システムにお
いて、ＣＨ７ｎ（ｍ−１）が回復不能な障害に至ったも
のとする。すると、図３に示したＣＨ７ｎ（ｍ−１）か
らの故障報告用の信号線３５は“１”になる。

【００７０】ＣＨ７ｎのプロセッサ部７ｎ３は、ＣＨ＿
ＩＦ７ｎ４を介して各ＣＨ７ｎｍ〜７ｎ０の故障報告用
の信号線３５を監視しているが、ＣＨ７ｎ（ｍ−１）か
らの故障報告用の信号線３５が“１”になったことによ
り、この故障したＣＨ７ｎ（ｍ−１）のＩＯＰ６ｎ内の
チャネル番号を（ｍ−１）と認識する。

【００７１】故障したチャネル装置のＩＯＰ６ｎ内のチ
ャネル番号が「ｍ−１」であると判明したことにより、
ＣＨ７ｎのプロセッサ部７ｎ３は故障したチャネル装置
の物理チャネル番号Ｐ＿ＣＨを検出する（ステップ１１
１１）。

【００７２】具体的には、ＣＨＰ７ｎが検知するわけで
あるから、ＩＯＰ番号＝ｎである。

【００７３】従って、故障したＣＨの物理チャネル番号
Ｐ＿ＣＨは「ｎ＿（ｍ−１）」であることを検出する。

【００７４】次に、この「ｎ＿（ｍ−１）」の物理チャ
ネル番号Ｐ＿ＣＨから論理チャネル番号ＣＨＰＩＤを検
出する（ステップ１１１２）。

【００７５】具体的には、主記憶装置５中の「ＨＩＯＡ
＋８」のエリアからチャネルパステーブルＣＨＰＴＢＬ
のポインタＳＣＨＰＴＢＬを求めた後、そのポインタＳ
ＣＨＰＴＢＬから「ＨＩＯＡ＋ＳＣＨＰＴＢＬ」を計算
する。そこで求めたアドレスがチャネルパステーブルＣ
ＨＰＴＢＬ６４のエリアである。

【００７６】チャネルパステーブルＣＨＰＴＢＬ６４に
は図９で示したように、ＣＨＰＩＤ→Ｐ＿ＣＨへの変換
テーブル６４１と、Ｐ＿ＣＨ→ＣＨＰＩＤへの変換テー
ブル６４２の２つのテーブルがある。

【００７７】そこでＣＨＰ７ｎは、Ｐ＿ＣＨ→ＣＨＰＩ
Ｄの変換テーブル６４２から故障したＣＨの物理チャネ
ル番号Ｐ＿ＣＨ＝ｎ＿（ｍ−１）に対応する論理チャネ
ル番号ＣＨＰＩＤを求める。詳しくは、「ＨＩＯＡ＋Ｓ
ＣＨＰＴＢＬ＋５１２＋〔ＩＯＰ番号（＝ｎ）×６４＋
ＣＨ番号（＝ｍ−１）〕×２」の計算を行う。それによ
って求められた値が故障したＣＨ７ｎ（ｍ−１）に対応
するＣＨＰＩＤを格納するエリア６４１２である。

【００７８】そこで、このエリア６４１２から故障した
ＣＨの論理チャネル番号ＣＨＰＩＤ＝ｘ−１を読み出
す。

【００７９】次に、故障したＣＨに関する情報を主記憶
装置５中の論理チャネル番号情報エリア（ＣＨＷ）６７
より求める。そのために、まず、主記憶装置５中の「Ｈ
ＩＯＡ＋１２」のエリアから論理チャネル番号情報エリ
ア（ＣＨＷ）６７のポインタＳＣＨＷを求める。

【００８０】そして、「ＨＩＯＡ＋ＳＣＨＷ＋ＣＨＰＩ
Ｄ×８」により、故障したチャネルパスに関する情報エ
ントリ（ＣＨＷエントリ）６７１の内容を読み込む。

【００８１】ＣＨＷエントリ６７１は、図１０に示した
ように８バイトから構成されており、その中には当該チ
ャネルパスがオンラインになっているかどうかを示すＯ
ＮＬＩＮＥビット６７１１と、当該チャネルパスが構成
定義しているかどうかを示すＣＯＮＦＩＧビット６７１
２と、当該チャネルタイプの属性を示すＣＨＴＹＰ６７
１３と、論理チャネル番号ＣＨＰＩＤ６７１４と、当該
ＣＨが接続するＳＷ８の識別子ＳＷＮ６７１５で構成さ
れている。

【００８２】なお、ＣＨＰＩＤ＝ｘ−１に相当するＣＨ
Ｗエントリ６７１のＳＷＮ６７１５には「Ａ」が格納さ
れる。もし、該ＣＨＷエントリが構成定義をしていない
チャネルならば、サービスプロセッサ２を介してオペレ
ータから接続されているＳＷ識別子を入力しておく。

【００８３】そこで、故障したＣＨ７ｎ（ｍ−１）の論
理チャネル番号ＣＨＰＩＤ＝ｘ−１により、故障したチ
ャネルパスに関する属性情報を読み出す（ステップ１１
１３）。ＣＨＰ７ｎは、そこで得た属性情報をワークメ
モリ部７ｎ６に保持する。

【００８４】次にＣＨＰ７ｎは、故障したＣＨに関する
論理チャネル番号ＣＨＰＩＤを交換できる交代用のＣＨ
を検索する（ステップ１１１４）。

【００８５】この場合の検索条件としては、チャネルパ
スは構成定義されていないこと、故障したチャネルパス
や故障したチャネルパスに接続される入出力装置群と同
じＳＷ８に接続されていること、同じ属性のチャネルで
あることである。この条件を満たすチャネルパスをＣＨ
Ｐ７ｎ配下のチャネルパスの中から検索する。

【００８６】検索方法は、１つ１つの物理チャネル番号
Ｐ＿ＣＨに対応する論理チャネル番号ＣＨＰＩＤを前述
の方法で検索し、その論理チャネル番号ＣＨＰＩＤによ
りそれぞれのチャネルパスに関する情報を論理チャネル
番号情報エリア（ＣＨＷエリア）６７から取得し、先に
取得していた故障していたチャネルルパスに関する情報
と比較して判断する。

【００８７】この結果、もし、交代用のＣＨが見つから
ない場合、基本処理装置３に対して、ＢＰＵ−ＩＦ７ｎ
１を介して、故障したチャネルパスに関する論理チャネ
ル番号ＣＨＰＩＤおよび物理チャネル番号Ｐ＿ＣＨとと
もに、１つのチャネルパスが回復不能な障害に至ったこ
とを通知する。

【００８８】基本処理装置３は、この通知を受けると、
故障通知を受けたＩＯＰ番号を記憶し、他のＣＨＰ群
（図１では示していない）に対して故障したチャネルパ
スに関する論理チャネル番号ＣＨＰＩＤおよび物理チャ
ネル番号Ｐ＿ＣＨともに、動的に割当て可能なチャネル
パスを検索することを指示する。

【００８９】他のＣＨＰ群は、そのようなチャネルパス
を検索を検索できないとき、基本処理装置３にその旨を
応答する。基本処理装置３は、全てのＣＨＰ群から検索
失敗の応答が返信されて来たならば、もはや故障したチ
ャネルパスに関する論理チャネル番号ＣＨＰＩＤの動的
割当てはできないものと判断し、最初に報告のあったＣ
ＨＰ７ｎにその旨の指示を行う。そして、ＣＨＰ７ｎは
従来のチャネルパスの固定障害処理を行う。

【００９０】しかし、ＣＨＰ７ｎ内のＣＨの中で動的割
当て可能な論理チャネル番号ＣＨＰＩＤが見つかった場
合や、基本処理装置３の指示により、動的割当て可能な
チャネルパスが見つかった場合は、当該ＣＨＰ７ｎが論
理チャネル番号ＣＨＰＩＤと物理チャネル番号Ｐ＿ＣＨ
との対応付けを動的に変更する（ステップ１１１５）。

【００９１】この実施例の例では、ＣＨ７ｎｍが動的割
当て可能なチャネルパスとして認識される。ＣＨ７ｎｍ
は、論理チャネル番号ＣＨＰＩＤ＝ｘ，物理チャネル番
号Ｐ＿ＣＨ＝ｎ＿ｍである。

【００９２】そこで、ＣＨＰ７ｎは、論理チャネル番号
ＣＨＰＩＤと物理チャネル番号Ｐ＿ＣＨとの対応付けの
変更を、チャネルパステーブル６４（ＣＨＰＴＢＬ）を
直接に更新することにより行う。

【００９３】詳しくは、ＣＨＰＩＤ→Ｐ＿ＣＨ変換テー
ブル６４１１，Ｐ＿ＣＨ→ＣＨＰＩＤ変換テーブル６４
１２のそれぞれにおいて、故障したチャネルと動的割当
てを行おうとするチャネルパスに対応する論理チャネル
番号ＣＨＰＩＤ＝ｘ，ｘ−１で求められるエントリ６４
１１における物理チャネル番号Ｐ＿ＣＨの変更と、故障
したチャネルと動的割当てを行おうとするチャネルパス
に対応する物理チャネル番号Ｐ＿ＣＨｎ＿ｍ，ｎ＿ｍ−
１で求められるエントリ６４１２における論理チャネル
番号ＣＨＰＩＤの変更とを行う。

【００９４】具体的には、ＣＨＰＩＤ→Ｐ＿ＣＨのチャ
ネルパステーブルＣＨＰＴＢＬ６４のＣＨＰＩＤ＝ｘに
関するエントリには、Ｐ＿ＣＨ＝ｎ＿ｍが格納されてい
たが、それを「ｎ＿ｍ−１」に変更する。同様に、ＣＨ
ＰＩＤ＝ｘ−１に関するエントリにはＰ＿ＣＨ＝ｎ＿ｍ
−１が格納されていたが、それを「ｎ＿ｍ」に変更す
る。

【００９５】また、Ｐ＿ＣＨ→ＣＨＰＩＤのチャネルパ
ステーブルＣＨＰＴＢＬ６４のエントリも変更する。す
なわち、Ｐ＿ＣＨ＝ｎ＿ｍに関するエントリに格納され
るＣＨＰＩＤ＝ｘを「ｘ−１」に変更し、Ｐ＿ＣＨ＝ｎ
＿ｍ−１に関するエントリに格納されるＣＨＰＩＤ＝ｘ
−１を「ｘ」に変更する。

【００９６】以上により、論理チャネル番号ＣＨＰＩＤ
と物理チャネル番号Ｐ＿ＣＨの対応付けが動的に行われ
ることになる。

【００９７】次に、以上のようにして動的割当てを行っ
たチャネルパスはその検索条件からオペレーティングシ
ステム１から未使用であるため、チャネルオンラインと
はなっていない。そこで、ＣＨＰ７ｎはＣＨ７ｎｍに対
して、動作開始用の制御線３４を“１”にし、チャネル
オンライン指示を行う（ステップ１１１６）。これは、
動的割当て可能な物理チャネル番号Ｐ＿ＣＨが既に判明
しているを求めていることから可能である。

【００９８】これにより、ＣＨ７ｎｍは動作を開始す
る。

【００９９】次に、ＣＨＰ７ｎはＣＨＰ７ｎｍに対して
ＣＨ−ＩＦ７ｎ４を用いてＣＨ７ｎｍの論理チャネル番
号ＣＨＰＩＤ＝ｘ−１を指示する。

【０１００】ＣＨＰ７ｎｍは、この論理チャネル番号Ｃ
ＨＰＩＤ＝ｘ−１を受け取ると、その論理チャネル番号
ＣＨＰＩＤ＝ｘ−１をＣＨ７ｎｍ中のワークメモリ部７
ｎｍ２に格納する。そして、その論理チャネル番号ＣＨ
ＰＩＤ＝ｘ−１を用いて、該チャネルパスに接続される
入出力情報を検索し、そこで得た情報をＣＨ７ｎｍ内部
のワークメモリ部７ｎｍ２に取り込む。それらの情報は
ＣＨＰＩＤ＝ｘ−１を用いて、入出力装置テーブル（Ｉ
ＯＴＢＬ）６５と、入出力装置情報（ＳＢＣＨ）とによ
り求められる。

【０１０１】なお、入出力装置情報（ＳＢＣＨ）は、図
８に示した当該論理チャネル番号ＣＨＰＩＤ＝ｘ−１に
関する入出力装置テーブル（ＩＯＴＢＬ）６５のエント
リに含まれるＳＢＣＨ番号６５１２により特定できる。
この入出力装置情報（ＳＢＣＨ）は、ＩＯが接続されて
いるＳＷ８のポート番号６５１１と、ＩＯの装置アドレ
ス（ＵＡ）からアドレッシングされてワークメモリ部７
ｎｍ２の中に格納される。

【０１０２】これによって、故障したＣＨ７ｎ（ｍ−
１）が使用していたＳＷ８のポート番号６５１１は、交
代用のＣＨ７ｎｍに引き継がれる。

【０１０３】このうようにして、ＣＨ７ｎｍは論理チャ
ネル番号ＣＨＰＩＤ＝ｘ−１として、ＩＯ９０，９１と
アクセス可能になる。また、オペレーティングシステム
１も物理チャネル番号Ｐ＿ＣＨ＝ｎ＿ｍ−１が論理チャ
ネル番号ＣＨＰＩＤ＝ｘ−１であったときと区別するこ
となく当該論理チャネル番号ＣＨＰＩＤｘ−１を使用で
きる。

【０１０４】以上のように本実施例においては、ＣＨ７
ｎ（ｍ−１）が故障した場合、故障したＣＨ７ｎ（ｍ−
１）から上位のＣＨＰ７ｎに故障報告を行わせ、上位の
ＣＨＰ７ｎにおいて自分の配下にＯＳ１が使用していな
いＣＨが存在するか否かを検索し、存在した場合、その
ＣＨ（説明例ではＣＨ７ｎｍ）の物理チャネル番号およ
び論理チャネル番号と、故障したＣＨ７ｎ（ｍ−１）の
物理チャネル番号および論理チャネル番号とをハードウ
ェア処理で動的に交換するようにしたため、チャネルパ
スが故障してもオペレータが全く介入せずに正常なチャ
ネルパスを形成することができる。

【０１０５】この結果、システムの信頼性が損なわれる
のを防止し、信頼性を維持することができる。

【０１０６】

【発明の効果】以上のように本発明によれば、１つのチ
ャネルパスが回復不能な障害に至った場合、障害に至っ
たチャネルパスに関する物理チャネル番号とそれに対応
していた論理チャネル番号とを、オペレーティングシス
テムが使用していないチャネルパスに関する物理チャネ
ル番号および論理チャネル番号とにハードウェアがオペ
レータの介入無しで動的に交換するようにしたため、１
つのチャネルパスが回復不能な障害に至ったとしても物
理チャネル番号および論理チャネル番号の変更処理時間
は従来に比べて格段に早くなり、システムの信頼性を損
なうこともなくなる。また、オペレータの介入も必要な
くなり、オペレータの負担も解消されるといった効果が
ある。

【図面の簡単な説明】

【図１】本発明のチャネル処理装置を用いた情報処理シ
ステムの一実施例を示すブロック構成図である。

【図２】物理チャネル番号と論理チャネル番号の構成図
である。

【図３】実施例におけるチャネル処理装置（ＣＨＰ）の
詳細構成を示すブロック図である。

【図４】実施例におけるチャネル装置（ＣＨ）の詳細構
成を示すブロック図である。

【図５】チャネル装置（ＣＨ）内のワークメモリ部（Ｗ
Ｍ）の格納構成図である。

【図６】主記憶装置（ＭＳ）の情報格納構成図である。

【図７】入出力装置情報（ＳＢＣＨ）の情報格納構成図
である。

【図８】入出力装置テーブル（ＩＯＴＢＬ）の情報格納
構成図である。

【図９】チャネルパステーブルの情報格納構成図であ
る。

【図１０】論理チャネル番号（ＣＨＰＩＤ）情報エリア
（ＣＨＷ）の情報格納構成図である。

【図１１】物理チャネル番号および論理チャネル番号の
変更手順を示す概略フローチャートである。

【符号の説明】

１…オペレーテイングシステム（ＯＳ）、２…サービス
プロセッサ（ＳＶＰ）、３…基本処理装置（ＢＰＵ）、
４…記憶制御装置（ＳＣＵ）、５…主記憶装置（Ｍ
Ｓ）、６ｎ…入出力処理装置（ＩＯＰ）、７ｎ…チャネ
ル処理装置（ＣＨＰ）、７ｎ１…ＢＰＵ−ＩＦ部、７ｎ
２…メモリリクエスト部、７ｎ３…プロセッサ部、７ｎ
４…ＣＨ−ＩＦ部、７ｎ５…コントロールストレージ、
７ｎ６…ワークメモリ部、７ｎ７…ＳＶＰ−ＩＦ部、７
ｎｍ…チャネル装置（ＣＨ）、７ｎｍ１…プロセッサ
部、７ｎｍ２…ワークメモリ部（ＷＭ）、７ｎｍ３…コ
ントロールストレージ（ＣＳ）、７ｎｍ４…ＣＨＰ−Ｉ
Ｆ部、７ｎｍ５…メモリリクエスト部、７ｎｍ６…デー
タ転送部、７ｎｍ７…ＩＯ−ＩＦ部、８…スイッチング
機構（ＳＷ）、６４…チャネルパステーブル、６５…入
出力装置テーブル、６６…入出力情報エリア、６７…論
理チャネル番号情報エリア、８１〜８６…スイッチング
機構のポート、９０〜９２…入出力装置（ＩＯ）。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 実装位置に対応した物理チャネル番号が
   割り当てられた複数のチャネル装置と、各チャネル装置
   と個別に所定のプロトコルに従って情報を送受する複数
   の入出力装置と、前記複数のチャネル装置と入出力装置
   との間に接続され、各チャネル装置と各入出力装置との
   間の動的な経路選択を行うスイッチング機構と、中央処
   理装置と各チャネル装置との間のチャネルパスの管理お
   よび制御を行うチャネル処理装置を備えた情報処理シス
   テムのチャネル処理装置であって、 前記中央処理装置が各チャネル装置を選択的に使用する
   ために各チャネル装置別に設定される論理チャネル番号
   と各チャネル装置の前記物理チャネル番号とを対応付け
   て格納する記憶手段と、 障害が発生したチャネル装置を検出する検出手段と、 障害が発生したチャネル装置と交代し得る他のチャネル
   装置を複数のチャネル装置の中から検索する交代チャネ
   ル検索手段と、 前記記憶手段に格納された障害の発生したチャネル装置
   および前記交代チャネル検索手段で検索したチャネル装
   置の物理チャネル番号，論理チャネル番号とを交換する
   チャネル番号交換手段とを備えることをことを特徴とす
   るチャネル処理装置。