JPH0817192B2 - 半導体ｌｓｉ検査装置用プローブヘッドの製造方法 - Google Patents
半導体ｌｓｉ検査装置用プローブヘッドの製造方法Info
- Publication number
- JPH0817192B2 JPH0817192B2 JP63130130A JP13013088A JPH0817192B2 JP H0817192 B2 JPH0817192 B2 JP H0817192B2 JP 63130130 A JP63130130 A JP 63130130A JP 13013088 A JP13013088 A JP 13013088A JP H0817192 B2 JPH0817192 B2 JP H0817192B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- mask pattern
- probe
- pin
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、LSIに代表される半導体装置の検査装置用
プローブヘッドの製造方法に係り、特に高密度多ピン化
に好適なプローブヘッドの製造方法に関する。
プローブヘッドの製造方法に係り、特に高密度多ピン化
に好適なプローブヘッドの製造方法に関する。
半導体LSIの電極パッドに接触して電気信号を検査装
置に伝送するプローブヘッドとして、従来の装置は、例
えばテストプローブを形成するのに、予め準備されたプ
ローブピンを個別にプローブ構造体に設けた貫通孔に挿
入した構造のものである。また、プローブピンの先端部
は、電気的接触特性を向上させるため尖鋭化する必要が
あり、プローブピンをプローブ構造体に固着させた後、
切削、研磨により平坦面を得てエッチングによりその先
端を半球状もしくは円錐状に露出形成されている。な
お、この種の装置として関連するものには例えば特開昭
61−80067号が挙げられる。
置に伝送するプローブヘッドとして、従来の装置は、例
えばテストプローブを形成するのに、予め準備されたプ
ローブピンを個別にプローブ構造体に設けた貫通孔に挿
入した構造のものである。また、プローブピンの先端部
は、電気的接触特性を向上させるため尖鋭化する必要が
あり、プローブピンをプローブ構造体に固着させた後、
切削、研磨により平坦面を得てエッチングによりその先
端を半球状もしくは円錐状に露出形成されている。な
お、この種の装置として関連するものには例えば特開昭
61−80067号が挙げられる。
上記従来技術は、プローブピンの高密度多ピン化の点
について配慮されておらず、プローブピンの組立性やピ
ン先端部位置の高精度化に解決すべき技術上の課題があ
った。つまり、従来技術では貫通開孔を有するプローブ
構造体にプローブピンを個々に挿入して組立てるため、
プローブピンの高密度化、多ピン化に対して高精度な挿
入組立技術が必要となり、一定の限界がある。更に、挿
入したプローブピンの先端部は、特に半導体ウエハの電
極パッド（はんだバンプ）に接触する先端部の場合、ス
プリングレスで、ピン−パッド間の接触抵抗特性を確保
するため一定のエリア（１チップ分）内で、高さ方向及
び横方向の位置を高精度でそろえる必要がある。従来技
術では、プローブピンの先端部をエッチングにより形成
しているが、特に先端部の位置について高精度化の必要
性が配慮されていない。
について配慮されておらず、プローブピンの組立性やピ
ン先端部位置の高精度化に解決すべき技術上の課題があ
った。つまり、従来技術では貫通開孔を有するプローブ
構造体にプローブピンを個々に挿入して組立てるため、
プローブピンの高密度化、多ピン化に対して高精度な挿
入組立技術が必要となり、一定の限界がある。更に、挿
入したプローブピンの先端部は、特に半導体ウエハの電
極パッド（はんだバンプ）に接触する先端部の場合、ス
プリングレスで、ピン−パッド間の接触抵抗特性を確保
するため一定のエリア（１チップ分）内で、高さ方向及
び横方向の位置を高精度でそろえる必要がある。従来技
術では、プローブピンの先端部をエッチングにより形成
しているが、特に先端部の位置について高精度化の必要
性が配慮されていない。
本発明の目的は、上記課題を解決することにあり、プ
ローブヘッド部のピン組立性を向上させると共に、信頼
性の高い高精度ピン立てを実現させるプローブヘッドの
製造方法を提供することにある。
ローブヘッド部のピン組立性を向上させると共に、信頼
性の高い高精度ピン立てを実現させるプローブヘッドの
製造方法を提供することにある。
高密度多ピン化における上記目的は、プローブ用導電
層をウェットエッチング法を用いて選択エッチングし形
成する工程時にマスクを大小二重に成膜し、第２の大な
るマスクで予め粗いピン形状を形成し、次にこれを除去
し、第１の小なるマスクでピン先端部及び基部の寸法を
制御することにより所望のピン形状を得、かつピン先端
部に微小なフラット面が残るようにすることにより、達
成される。
層をウェットエッチング法を用いて選択エッチングし形
成する工程時にマスクを大小二重に成膜し、第２の大な
るマスクで予め粗いピン形状を形成し、次にこれを除去
し、第１の小なるマスクでピン先端部及び基部の寸法を
制御することにより所望のピン形状を得、かつピン先端
部に微小なフラット面が残るようにすることにより、達
成される。
更に本発明の構成を詳細に述べれば、以下のようにな
る。
る。
つまり、本発明は、半導体LSIの電極パッドに接触し
て電気信号を検査装置本体に伝送するプローブヘッドを
製造するに際し、多層配線構造体を内装し、かつ両面に
電極パッドパターンが予め所定間隔で設けられた多層配
線基板を準備する第１の工程と；前記多層配線基板の一
方の面にパッド保護用導電層を被覆形成する第２の工程
と；前記パッド保護用導電層上にピンプローブ形成用導
電層を形成すると共にその表面を平坦化する第３の工程
と；前記プローブ形成用導電層上に前記電極パッドと中
心軸を一致させた第１のマスクパターンを形成する第４
の工程と；前記第１のマスクパターン上に前記第１のマ
スクパターンのドット径よりも大なる第２のマスクパタ
ーンを前記第１のマスクパターンと同心状に形成する第
５の工程と；前記第２のマスクパターンをマスクにして
前記プローブ形成用導電層に第一段階のエッチングを施
し粗いピン形状を形成する第６の工程と；次いで前記第
２のマスクパターンを除去し、第１のマスクパターンを
マスクにして第二段階のエッチングを施し、前記ピン先
端及び基部電極パッド周縁の寸法を制御する第７の工程
と；前記第１のマスクパターンを除去すると共に前記ピ
ン基部をマスクとし自己整合的に前記パッド保護層の露
出部分をエッチング除去する第８の工程と有して成るこ
とを特徴とする半導体LSI検査装置用プローブヘッドの
製造方法から構成される。
て電気信号を検査装置本体に伝送するプローブヘッドを
製造するに際し、多層配線構造体を内装し、かつ両面に
電極パッドパターンが予め所定間隔で設けられた多層配
線基板を準備する第１の工程と；前記多層配線基板の一
方の面にパッド保護用導電層を被覆形成する第２の工程
と；前記パッド保護用導電層上にピンプローブ形成用導
電層を形成すると共にその表面を平坦化する第３の工程
と；前記プローブ形成用導電層上に前記電極パッドと中
心軸を一致させた第１のマスクパターンを形成する第４
の工程と；前記第１のマスクパターン上に前記第１のマ
スクパターンのドット径よりも大なる第２のマスクパタ
ーンを前記第１のマスクパターンと同心状に形成する第
５の工程と；前記第２のマスクパターンをマスクにして
前記プローブ形成用導電層に第一段階のエッチングを施
し粗いピン形状を形成する第６の工程と；次いで前記第
２のマスクパターンを除去し、第１のマスクパターンを
マスクにして第二段階のエッチングを施し、前記ピン先
端及び基部電極パッド周縁の寸法を制御する第７の工程
と；前記第１のマスクパターンを除去すると共に前記ピ
ン基部をマスクとし自己整合的に前記パッド保護層の露
出部分をエッチング除去する第８の工程と有して成るこ
とを特徴とする半導体LSI検査装置用プローブヘッドの
製造方法から構成される。
そして、更に好ましくは、上記第８の工程に引続きピ
ン表面に耐食性金属めっきを施す第９の工程を付加する
ことであり、また、上記第１のマスクパターンと第２の
マスクパターンとは、上記プローブ形成用導電層のエッ
チング液に対し相互に選択性を有するもので構成するこ
とである。
ン表面に耐食性金属めっきを施す第９の工程を付加する
ことであり、また、上記第１のマスクパターンと第２の
マスクパターンとは、上記プローブ形成用導電層のエッ
チング液に対し相互に選択性を有するもので構成するこ
とである。
プローブ用導体層をウェットエッチング法を用いて選
択エッチングし形成する工程時にマスクを二重に成膜
し、第２のマスクでピン形状を形成し、次にこれを除去
し、第１のマスクでピン先端部の寸法を制御することに
よりピン先端部に微小なフラット面が残るようにエッチ
ング工程を制御し、一括形成することにより所望のプロ
ーブヘッドの形状を実現させることができかつ、ピン立
ての組立性及びプローブヘッド部のピン先端部位置精度
を損なうことなく、プローブ径に対するピン先端部の高
さの割合を大幅に向上することができる。
択エッチングし形成する工程時にマスクを二重に成膜
し、第２のマスクでピン形状を形成し、次にこれを除去
し、第１のマスクでピン先端部の寸法を制御することに
よりピン先端部に微小なフラット面が残るようにエッチ
ング工程を制御し、一括形成することにより所望のプロ
ーブヘッドの形状を実現させることができかつ、ピン立
ての組立性及びプローブヘッド部のピン先端部位置精度
を損なうことなく、プローブ径に対するピン先端部の高
さの割合を大幅に向上することができる。
以下、実施例により本発明を具体的に説明する。第１
図は、本発明の一実施例となる多層配線基板１上に多ピ
ンを形成するための製造プロセスを工程順に示したもの
である。
図は、本発明の一実施例となる多層配線基板１上に多ピ
ンを形成するための製造プロセスを工程順に示したもの
である。
第１図（ａ）は、給電層と信号層（入出力）と接地層
とを有する多層配線基板１上にピンプローブ形成用導電
層２を形成した工程後を示す。多層配線基板１は湿式厚
膜セラミック基板であり、両面にタングステン系の電極
パッド部3,4を形成し、これら両面のパッド3,4間は基板
内の配線構造体（図面省略）を介して相互に電気的に接
続されている。電極パッド部３の上にはパッド保護用導
電層５として例えば銅を蒸着する。また電極パッド部４
にはニッケルメッキ６、金メッキ７を施している。パッ
ド保護用導電層５を形成した上にピンプローブ形成用導
電層２を例えば電気メッキやCVD,スパッタリング等の薄
膜形成技術により成長させる。ピンプローブ形成用導電
層２の材質としてこの場合、タングステンを用いた。
とを有する多層配線基板１上にピンプローブ形成用導電
層２を形成した工程後を示す。多層配線基板１は湿式厚
膜セラミック基板であり、両面にタングステン系の電極
パッド部3,4を形成し、これら両面のパッド3,4間は基板
内の配線構造体（図面省略）を介して相互に電気的に接
続されている。電極パッド部３の上にはパッド保護用導
電層５として例えば銅を蒸着する。また電極パッド部４
にはニッケルメッキ６、金メッキ７を施している。パッ
ド保護用導電層５を形成した上にピンプローブ形成用導
電層２を例えば電気メッキやCVD,スパッタリング等の薄
膜形成技術により成長させる。ピンプローブ形成用導電
層２の材質としてこの場合、タングステンを用いた。
第１図（ｂ）はピンプローブ形成用導電層２上に第１
のマスク９を形成した工程後を示す。まず、ピンプロー
ブ形成用導電層２の表面を研磨等により加工し、平滑面
８にした後、マスク９を形成する。マスク９としてはメ
タルマスクでもよいし、感光性レジストをマスクとして
も良い。この場合は、ニッケル（Ni）を用いたものであ
り、平滑面８の上にニッケルを蒸着し、その上に感光性
レジストを塗布し、円形パターンを露光、現像後、不要
な部分を除去し、レジストをマスクとしてニッケル膜を
硝酸系水溶液によりエッチングし、ニッケルのマスク９
が形成される。なおピン立ての条件から通常電極パッド
部３とマスク９の中心軸は一致するように形成される。
この他にも、マスク９に用いるメタルマスクとしては白
金（Pt），パラジウム（Pd），ニッケル−クロム合金等
が用いられる。
のマスク９を形成した工程後を示す。まず、ピンプロー
ブ形成用導電層２の表面を研磨等により加工し、平滑面
８にした後、マスク９を形成する。マスク９としてはメ
タルマスクでもよいし、感光性レジストをマスクとして
も良い。この場合は、ニッケル（Ni）を用いたものであ
り、平滑面８の上にニッケルを蒸着し、その上に感光性
レジストを塗布し、円形パターンを露光、現像後、不要
な部分を除去し、レジストをマスクとしてニッケル膜を
硝酸系水溶液によりエッチングし、ニッケルのマスク９
が形成される。なおピン立ての条件から通常電極パッド
部３とマスク９の中心軸は一致するように形成される。
この他にも、マスク９に用いるメタルマスクとしては白
金（Pt），パラジウム（Pd），ニッケル−クロム合金等
が用いられる。
第１図（ｃ）は第１図（ｂ）で形成した第１のマスク
９の上にそれより口径の大きな同心円状の第２のマスク
10を形成した工程後を示す。マスク９としてニッケルを
用いた場合、マスク10としてはメタルマスクでもよい
し、感光性レジストをマスクとしても良い。この例では
銅をマスク10に用いるため、全面に銅を蒸着し、その上
に感光性レジスト10′を塗布し、所望のパターンを露
光、現像後、不要な部分を除去し、レジストをマスクと
して銅膜を過硫酸アンモニウム系水溶液によりエッチン
グし、銅のマスク10が形成される。なお、この場合もマ
スク９と同様にピン立ての条件から通常電極パッド部３
とマスク10の中心軸は一致するように形成される。ま
た、マスク10としてメタルマスクを用いた場合、マスク
10の上に残っているレジストは除去してもしなくても構
わない。ここで重要なのは、第１のマスク９と第２のマ
スク10とは後のエッチング工程において、選択性を有す
ることである。つまり、マスク10を除去してマスク９を
再現させる必要があるため、選択性が必要となる。
９の上にそれより口径の大きな同心円状の第２のマスク
10を形成した工程後を示す。マスク９としてニッケルを
用いた場合、マスク10としてはメタルマスクでもよい
し、感光性レジストをマスクとしても良い。この例では
銅をマスク10に用いるため、全面に銅を蒸着し、その上
に感光性レジスト10′を塗布し、所望のパターンを露
光、現像後、不要な部分を除去し、レジストをマスクと
して銅膜を過硫酸アンモニウム系水溶液によりエッチン
グし、銅のマスク10が形成される。なお、この場合もマ
スク９と同様にピン立ての条件から通常電極パッド部３
とマスク10の中心軸は一致するように形成される。ま
た、マスク10としてメタルマスクを用いた場合、マスク
10の上に残っているレジストは除去してもしなくても構
わない。ここで重要なのは、第１のマスク９と第２のマ
スク10とは後のエッチング工程において、選択性を有す
ることである。つまり、マスク10を除去してマスク９を
再現させる必要があるため、選択性が必要となる。
第１図（ｄ）は第一段階のピンプローブ形成用導電層
のエッチング工程終了後を示す。例えばタングステンを
プロービングヘッド形成材料２として用い、マスク10と
して銅を用いた場合、マスク10を形成した面から、KOH
とK3Fe（CN）６の混合系水溶液を用いた電解エッチング
等を行う。この電解エッチングの条件を制御することに
より、アンダーカット（サイドエッジ、側面腐食ともい
う）を積極的に利用し、所望の形状となる様にプロービ
ングヘッド形成材料２を電極パッド部３近傍を残して除
去する。この時、パッド保護用導電層５の一部が露出す
るがエッチング液によりエッチングされない材料、この
場合は例えば銅を用いることにより、電極パッド部３を
エッチングから保護することができる。この結果、パッ
ド保護用導電層５の上に第一段階エッチング面11がマス
ク10を残した状態で形成される。
のエッチング工程終了後を示す。例えばタングステンを
プロービングヘッド形成材料２として用い、マスク10と
して銅を用いた場合、マスク10を形成した面から、KOH
とK3Fe（CN）６の混合系水溶液を用いた電解エッチング
等を行う。この電解エッチングの条件を制御することに
より、アンダーカット（サイドエッジ、側面腐食ともい
う）を積極的に利用し、所望の形状となる様にプロービ
ングヘッド形成材料２を電極パッド部３近傍を残して除
去する。この時、パッド保護用導電層５の一部が露出す
るがエッチング液によりエッチングされない材料、この
場合は例えば銅を用いることにより、電極パッド部３を
エッチングから保護することができる。この結果、パッ
ド保護用導電層５の上に第一段階エッチング面11がマス
ク10を残した状態で形成される。
なお、上記第一段階のピンプローブ形成用導体層２の
エッチング工程においては、下地のパッド保護用導電層
５の一部が露出する深さ迄エッチングしたが、必ずしも
露出させる必要はない。粗いピン加工のためのエッチン
グであるから、露出させずに残っていてもかまわない。
エッチング工程においては、下地のパッド保護用導電層
５の一部が露出する深さ迄エッチングしたが、必ずしも
露出させる必要はない。粗いピン加工のためのエッチン
グであるから、露出させずに残っていてもかまわない。
第１図（ｅ）は第２のマスク10の除去工程後を示す。
マスク10として銅を用いた場合、過硫酸アンモニウム系
水溶液を用い除去する。この時、マスク10の上にレジス
トが残っている場合は、まずレジストを除去してからマ
スク10を除去する。
マスク10として銅を用いた場合、過硫酸アンモニウム系
水溶液を用い除去する。この時、マスク10の上にレジス
トが残っている場合は、まずレジストを除去してからマ
スク10を除去する。
第１図（ｆ）は第二段階のエッチング工程終了後を示
す。第１図（ｄ）の第一段階のエッチング工程と同様に
第１のマスク９を形成した面から、KOHとK3Fe（CN）６
の混合系水溶液を用いた電解エッチング等を行う。この
電解エッチングの条件を制御することにより、アンダー
カットを積極的に利用し、所望の形状となる様にプロー
ビングヘッド形成材料２を電極パッド部３近傍を残して
除去する。この結果、パッド保護用導電層５の上に先端
部に微小なフラット面13を有する第二段階エッチング面
12が第１のマスク９を残した状態で形成される。
す。第１図（ｄ）の第一段階のエッチング工程と同様に
第１のマスク９を形成した面から、KOHとK3Fe（CN）６
の混合系水溶液を用いた電解エッチング等を行う。この
電解エッチングの条件を制御することにより、アンダー
カットを積極的に利用し、所望の形状となる様にプロー
ビングヘッド形成材料２を電極パッド部３近傍を残して
除去する。この結果、パッド保護用導電層５の上に先端
部に微小なフラット面13を有する第二段階エッチング面
12が第１のマスク９を残した状態で形成される。
第１図（ｇ）は第１のマスク９とパッド保護用導電層
５の露出部分を除去した工程後を示す。マスク９として
ニッケルを使用した場合、硝酸系水溶液により除去する
ことができる。そして、パッド保護用導電層５として銅
を使用した場合、過硫酸アンモニウム系水溶液により除
去することができる。つまり、パッド保護用導電層５の
露出部分の除去は、プローブピン14の基部がマスクとな
って自己整合的にエッチング除去される。これにより、
ピン14が電気的に分離される。この後にピン14の表面に
金やロジュームのメッキ皮膜を形成することにより、電
気的な接触特性を安定にし、かつ向上させることができ
る。また、マスク９と10の構成材料として銅を用い、更
にマスク９の表面にクロムを蒸着やメッキ等の手段によ
りマスク９と10の分離層として形成してもよい。なおピ
ン14の材質としてほかの物質でもかまわない。例えば銅
や銅合金（例えば銅−ニッケル基合金）を使用する場
合、パッド保護用導電層５とマスク９としてクロムを用
い、マスク10として銀（Ag）やチタン（Ti）等を用い
る。その他にも、マスク９と10としてモリブデン（M
o），チタン（Ti），タンタル（Ta），ニオブ（Nb），
マグネシウム（Mg），珪素（Si），酸化珪素（SiO2），
窒化珪素（Si3N4）等を用いてもよい。さらにピン14の
材質としてはモリブデン（Mo），チタン（Ti），クロム
（Cr），タンタル（Ta），ニオブ（Nb），ニッケル（N
i），銅−ベリリウム（Be）基合金及び表面を銅よりも
硬質の金属でメッキした銅基材等でもよい。
５の露出部分を除去した工程後を示す。マスク９として
ニッケルを使用した場合、硝酸系水溶液により除去する
ことができる。そして、パッド保護用導電層５として銅
を使用した場合、過硫酸アンモニウム系水溶液により除
去することができる。つまり、パッド保護用導電層５の
露出部分の除去は、プローブピン14の基部がマスクとな
って自己整合的にエッチング除去される。これにより、
ピン14が電気的に分離される。この後にピン14の表面に
金やロジュームのメッキ皮膜を形成することにより、電
気的な接触特性を安定にし、かつ向上させることができ
る。また、マスク９と10の構成材料として銅を用い、更
にマスク９の表面にクロムを蒸着やメッキ等の手段によ
りマスク９と10の分離層として形成してもよい。なおピ
ン14の材質としてほかの物質でもかまわない。例えば銅
や銅合金（例えば銅−ニッケル基合金）を使用する場
合、パッド保護用導電層５とマスク９としてクロムを用
い、マスク10として銀（Ag）やチタン（Ti）等を用い
る。その他にも、マスク９と10としてモリブデン（M
o），チタン（Ti），タンタル（Ta），ニオブ（Nb），
マグネシウム（Mg），珪素（Si），酸化珪素（SiO2），
窒化珪素（Si3N4）等を用いてもよい。さらにピン14の
材質としてはモリブデン（Mo），チタン（Ti），クロム
（Cr），タンタル（Ta），ニオブ（Nb），ニッケル（N
i），銅−ベリリウム（Be）基合金及び表面を銅よりも
硬質の金属でメッキした銅基材等でもよい。
本発明によれば、プローブ用導体層をウェットエッチ
ング法を用いて選択エッチングし形成する工程時にマス
クを大、小二重に成膜し、第２の大なるマスクでピン形
状を形成し、次にこれを除去し、第１の小なるマスクで
ピン先端部の寸法を制御することによりピン形状の制御
を行い、かつピン先端部に微小なフラット面が残るよう
にエッチング工程を制御し、一括形成することにより所
望のプローブヘッドの形状を実現させることができ、か
つ、ピン立ての組立性及びプローブヘッド部のピン先端
部位置精度を損なうことなく、プローブ径に対するピン
先端部の高さの割合を大幅に向上させることもできる。
ング法を用いて選択エッチングし形成する工程時にマス
クを大、小二重に成膜し、第２の大なるマスクでピン形
状を形成し、次にこれを除去し、第１の小なるマスクで
ピン先端部の寸法を制御することによりピン形状の制御
を行い、かつピン先端部に微小なフラット面が残るよう
にエッチング工程を制御し、一括形成することにより所
望のプローブヘッドの形状を実現させることができ、か
つ、ピン立ての組立性及びプローブヘッド部のピン先端
部位置精度を損なうことなく、プローブ径に対するピン
先端部の高さの割合を大幅に向上させることもできる。
第１図は本発明の一実施例の多ピンのプローブ基板を形
成する製造プロセスを示す断面図である。 図において、 １……多層配線基板 ２……ピンプローブ形成用導電層 ３……電極パッド部、４……電極パッド部 ５……パッド保護用導電層 ６……ニッケルめっき、７……金めっき ８……平滑面、９……第１のマスク 10……第２のマスク 11……第一段階エッチング面 12……第二段階エッチング面 13……フラット面、14……ピン
成する製造プロセスを示す断面図である。 図において、 １……多層配線基板 ２……ピンプローブ形成用導電層 ３……電極パッド部、４……電極パッド部 ５……パッド保護用導電層 ６……ニッケルめっき、７……金めっき ８……平滑面、９……第１のマスク 10……第２のマスク 11……第一段階エッチング面 12……第二段階エッチング面 13……フラット面、14……ピン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 春日部 進 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 藤田 毅 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (56)参考文献 特開 昭54−148484（ＪＰ，Ａ)
Claims (5)
- 【請求項１】半導体LSIの電極パッドに接触して電気
信号を検査装置本体に伝送するプローブヘッドを製造す
るに際し、多層配線構造体を内装し、かつ両面に電極パ
ッドパターンが予め所定間隔で設けられた多層配線基板
を準備する第１の工程と； 前記多層配線基板の一方の面にパッド保護用導電層を
被覆形成する第２の工程と； 前記パッド保護用導電層上にピンプローブ形成用導電
層を形成すると共にその表面を平坦化する第３の工程
と； 前記プローブ形成用導電層上に前記電極パッドと中心
軸を一致させた第１のマスクパターンを形成する第４の
工程と； 前記第１のマスクパターン上に前記第１のマスクパタ
ーンのドット径よりも大なる第２のマスクパターンを前
記第１のマスクパターンと同心状に形成する第５の工程
と； 前記第２のマスクパターンをマスクにして前記プロー
ブ形成用導電層に第一段階のエッチングを施し粗いピン
形状を形成する第６の工程と； 次いで前記第２のマスクパターンを除去し、第１のマ
スクパターンをマスクにして第二段階のエッチングを施
し、前記ピン先端及び基部電極パッド周縁の寸法を制御
する第７の工程と； 前記第１のマスクパターンを除去すると共に前記ピン
基部をマスクとし自己整合的に前記パッド保護層の露出
部分をエッチング除去する第８の工程とを有して成るこ
とを特徴とする半導体LSI検査装置用プローブヘッドの
製造方法。 - 【請求項２】上記第８の工程に引続きピン表面に耐食性
金属めっきを施す第９の工程を付加したことを特徴とす
る請求項１記載の半導体LSI検査装置用プローブヘッド
の製造方法。 - 【請求項３】上記第１のマスクパターンと第２のマスク
パターンとは、上記プローブ形成用導電層のエッチング
液に対し相互に選択性を有するもので構成して成ること
を特徴とする請求項１記載の半導体LSI検査装置用プロ
ーブヘッドの製造方法。 - 【請求項４】上記第１のマスクパターンをメタルマスク
で構成して成ることを特徴とする請求項１乃至３いずれ
か一つに記載の半導体LSI検査装置用プローブヘッドの
製造方法。 - 【請求項５】上記第２のマスクパターンをメタルマスク
で構成して成ることを特徴とする請求項１乃至３いずれ
か一つに記載の半導体LSI検査装置用プローブヘッドの
製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63130130A JPH0817192B2 (ja) | 1988-05-30 | 1988-05-30 | 半導体ｌｓｉ検査装置用プローブヘッドの製造方法 |
| US07/358,252 US4952272A (en) | 1988-05-30 | 1989-05-30 | Method of manufacturing probing head for testing equipment of semi-conductor large scale integrated circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63130130A JPH0817192B2 (ja) | 1988-05-30 | 1988-05-30 | 半導体ｌｓｉ検査装置用プローブヘッドの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01300532A JPH01300532A (ja) | 1989-12-05 |
| JPH0817192B2 true JPH0817192B2 (ja) | 1996-02-21 |
Family
ID=15026670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63130130A Expired - Lifetime JPH0817192B2 (ja) | 1988-05-30 | 1988-05-30 | 半導体ｌｓｉ検査装置用プローブヘッドの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4952272A (ja) |
| JP (1) | JPH0817192B2 (ja) |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5640762A (en) | 1988-09-30 | 1997-06-24 | Micron Technology, Inc. | Method and apparatus for manufacturing known good semiconductor die |
| US5634267A (en) * | 1991-06-04 | 1997-06-03 | Micron Technology, Inc. | Method and apparatus for manufacturing known good semiconductor die |
| US4963225A (en) * | 1989-10-20 | 1990-10-16 | Tektronix, Inc. | Method of fabricating a contact device |
| JP2928592B2 (ja) * | 1990-06-20 | 1999-08-03 | 株式会社日立製作所 | 半導体ｌｓｉ検査装置用プローブヘッドの製造方法および検査装置 |
| US5585282A (en) * | 1991-06-04 | 1996-12-17 | Micron Technology, Inc. | Process for forming a raised portion on a projecting contact for electrical testing of a semiconductor |
| US5495179A (en) * | 1991-06-04 | 1996-02-27 | Micron Technology, Inc. | Carrier having interchangeable substrate used for testing of semiconductor dies |
| US6340894B1 (en) | 1991-06-04 | 2002-01-22 | Micron Technology, Inc. | Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect |
| US6828812B2 (en) * | 1991-06-04 | 2004-12-07 | Micron Technology, Inc. | Test apparatus for testing semiconductor dice including substrate with penetration limiting contacts for making electrical connections |
| US5559444A (en) * | 1991-06-04 | 1996-09-24 | Micron Technology, Inc. | Method and apparatus for testing unpackaged semiconductor dice |
| US5578934A (en) * | 1991-06-04 | 1996-11-26 | Micron Technology, Inc. | Method and apparatus for testing unpackaged semiconductor dice |
| US6219908B1 (en) * | 1991-06-04 | 2001-04-24 | Micron Technology, Inc. | Method and apparatus for manufacturing known good semiconductor die |
| US5541525A (en) * | 1991-06-04 | 1996-07-30 | Micron Technology, Inc. | Carrier for testing an unpackaged semiconductor die |
| US5686317A (en) * | 1991-06-04 | 1997-11-11 | Micron Technology, Inc. | Method for forming an interconnect having a penetration limited contact structure for establishing a temporary electrical connection with a semiconductor die |
| US5487999A (en) * | 1991-06-04 | 1996-01-30 | Micron Technology, Inc. | Method for fabricating a penetration limited contact having a rough textured surface |
| JPH07105420B2 (ja) * | 1991-08-26 | 1995-11-13 | ヒューズ・エアクラフト・カンパニー | 成形された接点をもった電気接続 |
| US5478779A (en) * | 1994-03-07 | 1995-12-26 | Micron Technology, Inc. | Electrically conductive projections and semiconductor processing method of forming same |
| US5483741A (en) * | 1993-09-03 | 1996-01-16 | Micron Technology, Inc. | Method for fabricating a self limiting silicon based interconnect for testing bare semiconductor dice |
| US5419807A (en) * | 1993-09-03 | 1995-05-30 | Micron Technology, Inc. | Method of providing electrical interconnect between two layers within a silicon substrate, semiconductor apparatus, and method of forming apparatus for testing semiconductor circuitry for operability |
| US6414506B2 (en) | 1993-09-03 | 2002-07-02 | Micron Technology, Inc. | Interconnect for testing semiconductor dice having raised bond pads |
| US5326428A (en) | 1993-09-03 | 1994-07-05 | Micron Semiconductor, Inc. | Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability |
| US5592736A (en) * | 1993-09-03 | 1997-01-14 | Micron Technology, Inc. | Fabricating an interconnect for testing unpackaged semiconductor dice having raised bond pads |
| US5457879A (en) * | 1994-01-04 | 1995-10-17 | Motorola, Inc. | Method of shaping inter-substrate plug and receptacles interconnects |
| JP2008185596A (ja) * | 1994-02-21 | 2008-08-14 | Renesas Technology Corp | 接続装置 |
| US6296740B1 (en) * | 1995-04-24 | 2001-10-02 | Si Diamond Technology, Inc. | Pretreatment process for a surface texturing process |
| US5766446A (en) * | 1996-03-05 | 1998-06-16 | Candescent Technologies Corporation | Electrochemical removal of material, particularly excess emitter material in electron-emitting device |
| US5893967A (en) * | 1996-03-05 | 1999-04-13 | Candescent Technologies Corporation | Impedance-assisted electrochemical removal of material, particularly excess emitter material in electron-emitting device |
| US6027632A (en) * | 1996-03-05 | 2000-02-22 | Candescent Technologies Corporation | Multi-step removal of excess emitter material in fabricating electron-emitting device |
| US6798224B1 (en) * | 1997-02-11 | 2004-09-28 | Micron Technology, Inc. | Method for testing semiconductor wafers |
| US6060891A (en) | 1997-02-11 | 2000-05-09 | Micron Technology, Inc. | Probe card for semiconductor wafers and method and system for testing wafers |
| FR2762140B1 (fr) * | 1997-04-10 | 2000-01-14 | Mesatronic | Procede de fabrication d'une carte a pointes de contact multiple pour le test des puces semiconductrices |
| US6120674A (en) * | 1997-06-30 | 2000-09-19 | Candescent Technologies Corporation | Electrochemical removal of material in electron-emitting device |
| US6103095A (en) * | 1998-02-27 | 2000-08-15 | Candescent Technologies Corporation | Non-hazardous wet etching method |
| US6103613A (en) * | 1998-03-02 | 2000-08-15 | Micron Technology, Inc. | Method for fabricating semiconductor components with high aspect ratio features |
| JP3553791B2 (ja) * | 1998-04-03 | 2004-08-11 | 株式会社ルネサステクノロジ | 接続装置およびその製造方法、検査装置並びに半導体素子の製造方法 |
| JP2001044251A (ja) * | 1999-07-26 | 2001-02-16 | Nec Corp | 半導体装置の製造方法および半導体装置 |
| US6892452B2 (en) * | 2000-04-28 | 2005-05-17 | Ddk Ltd. | Method of forming a projection electrode |
| TW504785B (en) * | 2001-09-04 | 2002-10-01 | Powerchip Semiconductor Corp | Probe cleaning method of probe card |
| TW583395B (en) * | 2002-03-13 | 2004-04-11 | Scs Hightech Inc | Method for producing micro probe tips |
| US7265565B2 (en) | 2003-02-04 | 2007-09-04 | Microfabrica Inc. | Cantilever microprobes for contacting electronic components and methods for making such probes |
| US20060051948A1 (en) * | 2003-02-04 | 2006-03-09 | Microfabrica Inc. | Microprobe tips and methods for making |
| US20080157793A1 (en) * | 2003-02-04 | 2008-07-03 | Microfabrica Inc. | Vertical Microprobes for Contacting Electronic Components and Method for Making Such Probes |
| US20080211524A1 (en) * | 2003-02-04 | 2008-09-04 | Microfabrica Inc. | Electrochemically Fabricated Microprobes |
| US10416192B2 (en) | 2003-02-04 | 2019-09-17 | Microfabrica Inc. | Cantilever microprobes for contacting electronic components |
| US8828520B2 (en) * | 2008-07-01 | 2014-09-09 | Alcatel Lucent | Micro-posts having improved uniformity and a method of manufacture thereof |
| US20100090339A1 (en) * | 2008-09-12 | 2010-04-15 | Kumar Ananda H | Structures and Methods for Wafer Packages, and Probes |
| TWI371998B (en) * | 2009-11-03 | 2012-09-01 | Nan Ya Printed Circuit Board | Printed circuit board structure and method for manufacturing the same |
| KR20130072546A (ko) * | 2011-12-22 | 2013-07-02 | 삼성전기주식회사 | 프로브 핀, 프로브 핀을 이용한 프로브 카드 및 그 제조방법 |
| US11973301B2 (en) | 2018-09-26 | 2024-04-30 | Microfabrica Inc. | Probes having improved mechanical and/or electrical properties for making contact between electronic circuit elements and methods for making |
| US11262383B1 (en) | 2018-09-26 | 2022-03-01 | Microfabrica Inc. | Probes having improved mechanical and/or electrical properties for making contact between electronic circuit elements and methods for making |
| US12078657B2 (en) | 2019-12-31 | 2024-09-03 | Microfabrica Inc. | Compliant pin probes with extension springs, methods for making, and methods for using |
| US12181493B2 (en) | 2018-10-26 | 2024-12-31 | Microfabrica Inc. | Compliant probes including dual independently operable probe contact elements including at least one flat extension spring, methods for making, and methods for using |
| US12000865B2 (en) | 2019-02-14 | 2024-06-04 | Microfabrica Inc. | Multi-beam vertical probes with independent arms formed of a high conductivity metal for enhancing current carrying capacity and methods for making such probes |
| US11867721B1 (en) | 2019-12-31 | 2024-01-09 | Microfabrica Inc. | Probes with multiple springs, methods for making, and methods for using |
| US11761982B1 (en) | 2019-12-31 | 2023-09-19 | Microfabrica Inc. | Probes with planar unbiased spring elements for electronic component contact and methods for making such probes |
| US12196782B2 (en) | 2019-12-31 | 2025-01-14 | Microfabrica Inc. | Probes with planar unbiased spring elements for electronic component contact, methods for making such probes, and methods for using such probes |
| US12196781B2 (en) | 2019-12-31 | 2025-01-14 | Microfabrica Inc. | Probes with planar unbiased spring elements for electronic component contact, methods for making such probes, and methods for using such probes |
| US11774467B1 (en) | 2020-09-01 | 2023-10-03 | Microfabrica Inc. | Method of in situ modulation of structural material properties and/or template shape |
| US12146898B2 (en) | 2020-10-02 | 2024-11-19 | Microfabrica Inc. | Multi-beam probes with decoupled structural and current carrying beams and methods of making |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148484A (en) * | 1978-05-15 | 1979-11-20 | Nec Corp | Manufacture of semiconductor wafer test device |
| US4585991A (en) * | 1982-06-03 | 1986-04-29 | Texas Instruments Incorporated | Solid state multiprobe testing apparatus |
-
1988
- 1988-05-30 JP JP63130130A patent/JPH0817192B2/ja not_active Expired - Lifetime
-
1989
- 1989-05-30 US US07/358,252 patent/US4952272A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01300532A (ja) | 1989-12-05 |
| US4952272A (en) | 1990-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0817192B2 (ja) | 半導体ｌｓｉ検査装置用プローブヘッドの製造方法 | |
| US6560861B2 (en) | Microspring with conductive coating deposited on tip after release | |
| US6400166B2 (en) | Micro probe and method of fabricating same | |
| DE69908638T2 (de) | Lithographische kontaktstrukturen | |
| US6684499B2 (en) | Method for fabricating a spring structure | |
| US6184053B1 (en) | Method of making microelectronic spring contact elements | |
| US6658728B2 (en) | Method for fabricating a spring structure on a substrate | |
| US8723322B2 (en) | Method of metal sputtering for integrated circuit metal routing | |
| US7293996B2 (en) | Transmission-line spring structure | |
| JP3099754B2 (ja) | プローブカードの製造方法 | |
| JP2749566B2 (ja) | 半導体ｌｓｉ検査装置用プローブヘッド及びその製造方法 | |
| JP3171093B2 (ja) | リードフレームの製造方法と半導体装置の製造方法 | |
| WO2003081725B1 (en) | A miniaturized contact spring | |
| JPH0640106B2 (ja) | 半導体ｌｓｉ検査装置用プローブヘッド及びその製造方法 | |
| JP2590251B2 (ja) | 半導体ｌｓｉ検査装置用プローブヘッドの製造方法および検査装置 | |
| JP3648527B2 (ja) | プローブカードの製造方法 | |
| US7005360B2 (en) | Method for fabricating a microelectronic circuit including applying metal over and thickening the integrated coil to increase conductivity | |
| JPH0718910B2 (ja) | 半導体ｌｓｉ検査装置用プローブヘッドの製造方法 | |
| US10290313B2 (en) | Disk drive head suspension structures having improved gold-dielectric joint reliability | |
| JP3116469B2 (ja) | バンプ型電極の形成方法及び半導体装置の製造方法 | |
| JPH0810246B2 (ja) | 半導体ｌｓｉ検査装置用プローブヘッドの製造方法 | |
| JP3156874B2 (ja) | 回路測定用端子およびその製造方法 | |
| JPS628030B2 (ja) | ||
| JPS61100950A (ja) | 半導体素子の製造方法 | |
| JPH04142745A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |