JPH08172184A - 高電圧ｍｏｓトランジスタ - Google Patents

高電圧ｍｏｓトランジスタ

Info

Publication number
JPH08172184A
JPH08172184A JP7196950A JP19695095A JPH08172184A JP H08172184 A JPH08172184 A JP H08172184A JP 7196950 A JP7196950 A JP 7196950A JP 19695095 A JP19695095 A JP 19695095A JP H08172184 A JPH08172184 A JP H08172184A
Authority
JP
Japan
Prior art keywords
region
substrate
island
drain region
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7196950A
Other languages
English (en)
Other versions
JP2804460B2 (ja
Inventor
Klas H Eklund
エイチ．エクルンド クラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Integrations Inc
Original Assignee
Power Integrations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=21919482&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH08172184(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Power Integrations Inc filed Critical Power Integrations Inc
Publication of JPH08172184A publication Critical patent/JPH08172184A/ja
Application granted granted Critical
Publication of JP2804460B2 publication Critical patent/JP2804460B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/857—Complementary IGFETs, e.g. CMOS comprising an N-type well but not a P-type well
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H10D30/615—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel comprising a MOS gate electrode and at least one non-MOS gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/314—Channel regions of field-effect devices of FETs of IGFETs having vertical doping variations 

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 高性能高電圧ＭＯＳトランジスタを提供す
る。 【構成】 高電圧ＭＯＳトランジスタ（１０）のドレイ
ン接点（１６）の下において、島状のドレイン領域（２
４）が基板（１１）内に形成されている。延長ドレイン
領域（２６）が基板の頂上に形成され、かつ、ゲート
（１７）の下からドレイン領域までおよび同様な距離だ
けこのドレイン領域の反対側に延長している。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に、高電圧ＭＯＳ
（酸化金属半導体）電界効果トランジスタ、特に、ｎ−
チャネル導電形又はｐ−チャネル導電形の離散デバイス
又は集積デバイスのいずれとしても製作されることので
きるトランジスタ、同一チップ上において低電圧制御論
理素子と容易に組み合わされることのできる集積デバイ
ス、さらに、同一チップ上において相補的に反対導電形
のデバイスと組み合わされることのできるデバイスに関
する。
【０００２】
【従来の技術】自己分離技術は、高電圧ＭＯＳデバイ
ス、特に同一チップ上において低電圧制御論理素子と組
み合わされる集積高電圧デバイスの製作に使用される。
軽くドープされた延長ドレイン領域が使用されるので、
電圧はオフセットゲートによって維持される。このよう
なデバイスは、片側接合ゲート形電界効果（ＪＦＥＴ）
トランジスタと直列接続された絶縁ゲート形電界効果
（ＩＧＦＥＴ）トランジスタ又はＭＯＳ電界効果（ＭＯ
ＳＦＥＴ）トランジスタであると考えられる。反対導電
形を持った二つのこのような高電圧デバイスは同一チッ
プ上において相補対として使用されることができ、この
場合このデバイスはｐ形基板内のｎ−井戸に埋設されて
いる延長ｐ形ドレインを有する。
【０００３】
【発明が解決しようとする問題点】このような高電圧デ
バイスの電圧可能出力は、その基板のドーピング、延長
ドレイン領域の長さ、及び同領域内の電荷の正味数によ
って決定される。最適性能に対しては、この電荷の正味
数は、約１×１０１２／ｃｍ２であるべきである。この
ようなデバイスは１００から２００Ｖの範囲にある表示
装置駆動回路の製作に使用されるが、しかしこれらのデ
バイスの電流可能出力は悪い。その主たる利点は、低電
圧論理素子が同一チップ上に容易に組み合わされること
ができるということにある。これらのデバイスにとっ
て、全体的な良さの指数は、積Ｒｏｎ×Ａ（ここに、Ｒ
ｏｎは線形領域内のオン−抵抗、またＡはそのデバイス
によって占められる面積である）によって決定される。
２５０から３００Ｖの電圧範囲にあるｎ−チャネル形デ
バイスに対しては、Ｒｏｎ×Ａは典型的には、１０から
１５Ωｍｍ２である。これと同じ電圧範囲にある離散縦
構造二重拡散ＭＯＳ（Ｄ−ＭＯＳ）デバイスは３Ωｍｍ
２の良さの指数を有するが、しかし同一のチップ上にお
いて低電圧制御論理素子と組み合わされるのは遙かに困
難である。したがって、このような高電圧デバイスの応
用は、表示装置駆動回路のような、１００ｍＡ未満の電
流の大きさに制限される。このような駆動回路であって
も、高電圧デバイスの面積効率の悪さのために割高にな
る。
【０００４】
【問題を解決するための手段】本発明の目的は、高性能
高電圧ＭＯＳトランジスタを提供することにある。本発
明の他の目的は、５ボルト論理素子と両立性の高電圧Ｍ
ＯＳトランジスタを提供することにある。本発明のさら
に他の目的は、２．０Ωｍｍ２の良さの指数、Ｒｏｎ×
Ａを持つ３００ボルトｎ−チャネル形バイスを提供する
ことにある。
【０００５】要約すると、本発明は、高電圧ＭＯＳトラ
ンジスタを形成するために同一チップ上に直列に接続さ
れた絶縁ゲート形又はＭＯＳ電界効果（ＩＧＦＥＴ又は
ＭＯＳＦＥＴ）トランジスタと両側接合ゲート形電界効
果（ＪＦＥＴ）トランジスタを含む。本発明の好適実施
例においては、反対導電形を有するこのような高電圧Ｍ
ＯＳトランジスタの相補対が同一チップ上に配設され
る。
【０００６】本発明の利点は、５ボルト論理素子と両立
性の、及びｎ−チャネルの場合は、２．０Ωｍｍ２の良
さの指数、Ｒｏｎ×Ａを持つ電圧可能出力３００Ｖの高
性能高電圧ＭＯＳトランジスタを含む。本発明のこれら
及び他の目的と利点は、付図を参照して行われる本発明
の好適実施例についての次の説明によって、当業者にと
って紛れもなく明らかになるはずである。
【０００７】
【実施例】図１を参照すると、全体的に番号１０で指示
されたｎ−チャネル高電圧ＭＯＳトランジスタが二酸化
ケイ素層１２によって被覆されたｐ形基板１１上に形成
されている。金属ソース接点１４及び金属ドレイン接点
１６は、二酸化ケイ素層を通し基板へ延びている。多結
晶シリコンゲート１７は、このゲートが基板から僅かに
オフセットしかつこれから絶縁されるように二酸化ケイ
素層の極めて薄い場所においてソース接点とドレイン接
点との間に配置されている。多結晶シリコンゲートはゲ
ート電極であり、絶縁層１８はこのゲートと二酸化ケイ
素層を被覆している。
【０００８】ソース接点１４の下において、ｐ＋形材料
の島状のソース領域（ｐｏｃｋｅｔ）１９及びＮ＋形材
料の島状のソース領域２１が、ｐ−形基板１１内に拡散
されている。このようにソース接点１４下にｐ形および
ｎ形双方の島状領域を含むことは、問題を生じがちなバ
イポーラトランジスタの機能を防止するためであり、こ
れによりバイポーラトランジスタのエミッタを短絡する
クランプを形成する。ソース領域２１は、ソース接点の
下からゲート１７へ延長している。このゲートの下に、
しきい電圧を調節するｐ形材料のしきい電圧打ち込み層
２２と突抜け降服電圧を回避するｐ形材料の突抜け打込
み層２３がある。ドレイン接点１６の下において、ｎ＋
形材料の島状のドレイン領域２４が、基板内に拡散され
ている。ｎ形材料の延長ドレイン領域２６はｐ形基板の
頂上に拡散又はイオン打込みによって形成され、かつゲ
ート１７の下からドレイン領域２４までこのドレイン領
域の反対側と同様な距離だけ延長している。ｐ−形材料
の頂上層２７は延長ドレイン領域の中継部分を被覆する
ために延長ドレイン領域の場合と同じマスク窓を通して
イオン打込みによって作られ、一方延長ドレイン領域の
端部分は被覆されないで二酸化ケイ素層１２に接触して
いる。この頂上層は、基板に接続されるか又は浮遊した
ままにされる。
【０００９】ゲート１７は、電界効果によって、ｐ形材
料を通って延長ドレイン領域２６内のｎ形材料へこのゲ
ートの下を横方向に流れる電流を制御する。さらに、こ
の延長ドレイン領域を流れる電流は、基板１１及び頂上
層２７によって制御され、基板と頂上層はその間の延長
ドレイン領域をピンチオフする電界効果を与えるゲート
として働く。したがって、トランジスタ１０は、両側接
合ゲート形電界効果（ＪＦＥＴ）トランジスタと直列接
続される絶縁ゲート形又はＭＯＳ電界効果（ＩＧＦＥＴ
又はＭＯＳＦＥＴ）トランジスタと考えられる。表示さ
れている絶縁ゲート形電界効果トランジスタは従来のＭ
ＯＳ形であるけれども、これは横構造二重拡散ＭＯＳ
（Ｄ−ＭＯＳ）形又はデイプリーションＭＯＳ形でもよ
いことは云うまでもない。
【００１０】延長ドレイン領域２６の上に頂上層２７を
付加しかつこの頂上層を基板１１に接続することによっ
て、この延長ドレイン領域内の電荷の正味数を１×１０
１２／ｃｍ２から２×１０１２／ｃｍ２、すなわち約２
倍に増加することができる。これは、トランジスタ１０
のオン−抵抗を極端に低減する。この延長ドレイン領域
のピンチオフ電圧を、典型的には、約４０Ｖから１０Ｖ
未満に低減することができる。したがって、従来の短チ
ャネル、酸化物薄膜ゲートＭＯＳトランジスタを二重拡
散ＭＯＳ（Ｄ−ＭＯＳ）トランジスタの代わりに直列接
続トランジスタとして使用することができる。この結
果、次のような利点が得られる。第一に、従来のＭＯＳ
トランジスタのしきい電圧は、典型的に、Ｄ−ＭＯＳデ
バイスのそれよりも遥かに低く（Ｄ−ＭＯＳデバイスの
場合の２から４Ｖに比べて０．７Ｖ）、したがって５ボ
ルト論理素子と直接に両立性である。Ｄ−ＭＯＳデバイ
スは、そのゲート駆動用に１０から１５Ｖの追加電源を
通常必要とする。第二に、従来のＭＯＳトランジスタ
は、低いオン−抵抗を有し、したがって、さらに全オン
−抵抗を低減する。
【００１１】ｐ形頂上層２７は１μｍ以下の深さを持つ
ように極めて浅く製作されることができるので、この層
のドーピング濃度は５×１０１６から１×１０１７／ｃ
ｍ３の範囲に入るであろう。１０１６／ｃｍ３より高い
ドーピング濃度においては、移動度が低下し始め、移動
度の低下は降服に対する臨界電界を上昇するであろう、
したがって、固定した幾何学的寸法形状に対し高い降服
電圧を与えるであろう。この頂上層内の電荷の数は、約
１×１０１２／ｃｍ２でありかつ一次近似まではその深
さに無関係である。
【００１２】上記の特徴の複合利点の結果、トランジス
タ１０の場合、３００Ｖの電圧可能出力、これと共に約
２．０Ωｍｍ２の良さの指数、Ｒｏｎ×Ａを得る。現在
使用されている集積ＭＯＳトランジスタは約１０から１
５Ωｍｍ２の良さの指数を有し、一方同じような電圧範
囲において市場の最良の離散縦構造Ｄ−ＭＯＳは３から
４Ωｍｍ２の良さの指数を有する。
【００１３】図２を参照すると、ｐ−チャネル形高電圧
ＭＯＳトランジスタが、全体的に参照番号３０によって
指示されている。このトランジスタに対する基板の層、
すなわち、二酸化ケイ素層、及び絶縁層は、トランジス
タ１０に対して上に述べたものと類似しているので、こ
れらには、前の場合と同様の参照番号が与えられてい
る。ｐ形基板１１は、二酸化ケイ素層１２及び絶縁層１
８によって被覆されている。金属ソース接点３１及び金
属ドレイン接点３２は、この絶縁層と二酸化ケイ素層を
通し基板内に埋設されたｎ−井戸３３へ延びている。電
極である多結晶シリコンゲート３４は、このゲートが基
板から僅かにオフセットしかつｎ−井戸から絶縁される
ように、二酸化ケイ素層の極めて薄い場所においてソー
ス接点とドレイン接点との間に配置されている。このゲ
ートとこの二酸化ケイ素層は、絶縁層１８によって被覆
されている。
【００１４】ｎ＋形材料の島状のソース領域３５及びｐ
＋形材料の島状のソース領域３６が、金属ソース接点３
１の下に配設されている。ソース領域３６は、ゲート３
４まで延びている。ｐ＋材料の延長ドレイン領域３７
は、ｎ−井戸内に形成されかつこのゲートの下からドレ
イン接点３２の下に配置されている島状のドレイン領域
３８まで延びており、かつ延長ドレイン領域はドレイン
接点の反対側へ同様の距離だけ連続している。ｎ形材料
の頂上層３９は、この延長ドレイン領域の中継部分を被
覆するために延長ドレイン領域の場合と同じマスク窓を
通してイオン打込みによって作られる。この延長ドレイ
ン領域の端部分は、被覆されないで二酸化ケイ素層１２
と接触している。この頂上層は、ｎ−井戸に接続される
か又は浮遊したままにされる。
【００１５】ゲート３４は、電界効果によって、ｎ形材
料通して延長ドレイン領域３７内のｐ形材料へこのゲー
トの下を横方向に流れる電流を制御する。さらに、この
延長ドレイン領域を流れる電流は、ｎ−井戸３３及び頂
上層３９によって制御され、この井戸と頂上層はその間
の延長ドレイン領域をピンチオフする電界効果を与える
ゲートとして働く。したがって、トランジスタ３０は、
両側接合ゲート形電界効果（ＪＦＥＴ）トランジスタと
直列接続される絶縁ゲート形又はＭＯＳ電界効果（ＩＧ
ＦＥＴ又はＭＯＳＦＥＴ）トランジスタと考えられる。
この延長ドレイン領域の下のｎ−井戸は、ｐ＋形ドレイ
ン領域３８とｎ−井戸との間に降服が起こる前に空乏さ
せられなければならない。
【００１６】図３を参照すると、図１に示されたものと
類似のｎ−チャネルトランジスタ１０、及び図２に示さ
れものと類似のｐ−チャネルトランジスタ３０が同じ基
板１１上において相補対としてかつ互いに絶縁されて表
示されている。各トランジスタの詳細については、図１
及び図２を参照して先に説明されているので、さらに説
明することは必要ないと考えられる。
【０００７】図４を参照すると、低電圧相補形ＭＯＳ
（Ｃ−ＭＯＳ）作成デバイス４３，４４を、図３に示さ
れた高電圧ＭＯＳトランジスタ１０及び３０のように同
一のＰ形基板１１上に組み合わすことができる。これら
の低電圧デバイスは、低電圧論理及びアナログ機能に高
電圧デバイスを制御させることを可能にする。デバイス
４３は、ソース接点４６、ドレイン接点４７及び多結晶
シリコンゲート４８を有するｎ−チャネル形である。ｐ
＋形島状のソース領域４９及びＮ＋形島状のソース領域
５１が、ソース接点の下のｐ−形基板内に配設されてい
る。ｎ＋形ソース領域５１はゲートの下へ延びている。
ｎ＋形島状のドレイン領域５２が、ドレイン接点の下に
配設されている。ゲート４８は、基板から二酸化ケイ素
層１２によって絶縁されているが、しかしこのゲートは
ソース領域５１とドレイン領域５２との間を基板を通し
て流れる電流を制御する。このゲートは、絶縁層１８に
よって被覆されている。ｎ−井戸５３は、低電圧、ｐ−
チャネルデバイス４４に適合するためにこの基板内に配
設されている。このデバイスは、ソース接点５４、ドレ
イン接点５６及び多結晶シリコンゲート５７を含む。ｎ
＋形島状のソース領域５８及びｐ＋形島状のソース領域
５５がソース接点下のｎ−井戸内に配設されまたｐ＋形
島状のドレイン領域６１がドレイン接点下のｎ−井戸内
に配設されている。ゲート５７は、このｎ−井戸から絶
縁されかつソース領域５９とドレイン領域６１との間に
おいてこの井戸の上に延びている。
【００１８】注意すべきことは、用語「基板」はマイク
ロ回路がその上で製作される物理的材料を指すというこ
とである。もしトランジスタがｎ又はｐ形材料の井戸上
において製作されこの井戸が反対導電形の第一基板内に
あるならば、その井戸材料は第二基板であると考えられ
る。同様に、もしトランジスタがこれを単に支持しかつ
絶縁するエピタキシャル層又はエピタキシャル島状領域
上において製作されるならば、これらのエピタキシャル
層又はエピタキシャル島状領域は第二基板と考えられ
る。エピタキシャル島状領域は、反対導電形の拡散領域
によってエピタキシャル層の残りの部分から絶縁された
一つの導電形のエピタキシャル層の部分である。相補形
トランジスタが同一チップ上に形成されるとき、一つの
相補形トランジスタが埋設される井戸は他のトランジス
タに対する延長ドレイン領域として同じ拡散によって形
成される。
【００１９】図５は、ソース接点６４及びドレイン接点
６６を有する対称ｎ−チャネル形デバイス６３を示す。
多結晶シリコンゲート６７は基板６８から二酸化ケイ素
層６９によって絶縁されかつこのゲートは絶縁層７０に
よって被覆される。ｎ形延長ソース領域７１が、ソース
接点とｎ形島状のソース領域７２との下に配設されてい
る。ｐ形材の頂上層７３は、延長ソース領域の中継部分
を覆って配置され、一方この延長ソース領域の端部分は
その上の二酸化ケイ素層に接触している。このドレイン
接点の下にｎ＋形島状ドレイン領域７４とｎ形延長ドレ
イン領域７６がある。ｐ形材料の頂上層７３は延長ドレ
イン領域の中継部分を覆って配置されかつこの延長ドレ
イン領域の端部分は二酸化シリコン層と接触している。
ｐ形材料の打込み領域７８が、しきい電圧を維持するた
めに延長ソース領域と延長ドレイン領域との間において
ゲート６７の下に配設される。突抜け電圧を維持するた
めに同様の打込み領域７９が、打込み領域７８の下に配
設されている。この対称チャネル形デバイスは、延長ソ
ース領域と延長ドレイン領域の両方を有するから、その
ソースはそのドレインと同じ高電位を維持することがで
きる。対称ｐ−チャネル形デバイスも、これと反対導電
形材料を使用して同じような仕方で作製される。
【００２０】
【発明の効果】以上の説明から、高電圧ＭＯＳトランジ
スタが提供されることが判ったであろう。このトランジ
スタは、同一チップ上に容易に集積されることのできる
５ボルト論理素子と両立性である。このトランジスタ
は、ｎ−チャネルの場合３００Ｖ電圧可能出力を有し、
かつ約２．０Ωｍｍ２の良さの指数、Ｒｏｎ×Ａを有す
る。このトランジスタは、同一チップ上において直列に
接続された絶縁ゲート形電界効果トランジスタと両側接
合ゲート形電界効果トランジスタとによって形成され
る。これらのトランジスタは、ｎ−チャネル又はｐ−チ
ャネル導電形の離散デバイス又は集積デバイスのいずれ
としても製作されることができる。この集積デバイス
は、同一チップ上において低電圧制御論理素子と容易に
組み合わされることができる。さらに、反対導電形のデ
バイスどうしが同一チップ上において相補的に組み合わ
されることができる。
【００２１】本発明は、好適実施例を使って説明された
けれども、この開示は限定的に解釈されるべきではな
い。本発明の各種の代替および変更は当業者にとって紛
れもなく明白である。したがって、前掲の特許請求の範
囲は、本発明の真の精神と範囲に含まれるあらゆる代替
及び範囲に及ぶものと解釈されることを意図するもので
ある。
【図面の簡単な説明】
【図１】本発明の実施例のｎ−チャネル形高電圧ＭＯＳ
トランジスタの構造図。
【図２】本発明の実施例のｐ−チャネル形高電圧ＭＯＳ
トランジスタの構造図。
【図３】同一チップ上において相補対を形成する図１及
び図２に示されたトランジスタの構造図。
【図４】図３に示された高電圧ＭＯＳトランジスタの相
補対と同一チップ上において組み合わされることのでき
る相補形ＭＯＳ作成デバイスの構造図。
【図５】本発明の実施例の、ソース領域とドレイン領域
が類似の対称高電圧ｎ−チャネル形デバイスの構造図。
【符号の説明】
１０ 高電圧ＭＯＳトランジスタ １１ ｐ形基板 １２ 二酸化ケイ素層 １４ ソース接点 １６ ドレイン接点 １７ 多結晶シリコンゲート １９，２１ ソース領域 ２２，２３ 打込み層 ２４ ドレイン領域 ２６ 延長ドレイン領域 ２７ 頂上層 ３０ 高電圧ＭＯＳトランジスタ ３１ ソース接点 ３２ ドレイン接点 ３３ ｎ−井戸 ３４ 多結晶シリコンゲート ３５，３６ ソース領域 ３７ 延長ドレイン領域 ３８ ドレイン領域 ３９ 頂上層 ４３，４４ 低電圧相補形ＭＯＳ作成デバイス ４６，５４ ソース接点 ４７，５６ ドレイン接点 ４８，５７ 多結晶シリコンゲート ４９，５１，５８，５９ ソース領域 ５２，６１ ドレイン領域 ５３ ｎ−井戸 ６３ 対称ｎ−チャネル形デバイス ６４ ソース接点 ６６ ドレイン接点 ６８ ｐ形基板 ６７ 多結晶シリコンゲート ６９ 二酸化ケイ素層 ７１ 延長ソース領域 ７２ ソース領域 ７３，７７ 頂上層 ７４ ドレイン領域 ７６ 延長ドレイン領域 ７８，７９ 打込み領域

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 表面を有する第１導電形の半導体基板
    と、 前記第１の導電形の第１の部分と第２の導電形の第２の
    部分とを有する半導体材料の第１の島状領域であって、
    前記第２の導電形を有する半導体材料の第２の島状領域
    とは横方向に間隔を置いて配設され、かつ、前記基板内
    の前記基板表面に接する該第１の島状領域と、 前記第１の島状領域に接続されたソース接点と、 前記第２の島状領域に接続されたドレイン接点と、 前記ドレイン接点および前記第２の島状領域のブロック
    から前記基板表面に接する位置まで反対２方向にそれぞ
    れ横に延びて、接合ゲート形電界効果トランジスタ（Ｊ
    ＦＥＴ）用のチャネルを形成する、前記第２の導電形の
    延長ドレイン領域と、 前記ドレインおよび前記第２の島状領域のブロックと前
    記基板表面に接する位置との間の前記延長ドレイン領域
    の中間部分の頂上面に設けられ、前記基板とともに接続
    されて前記ＪＦＥＴ用のゲート電極を形成する前記第１
    の導電形を有する材料の表面接触頂上層であって、該頂
    上層と前記基板とには、前記延長ドレイン領域を流れる
    いかなる電流にも電界効果の影響を与える逆バイアス電
    圧が印加され、 前記基板表面上で、少なくとも前記ソース接点および前
    記第１の島状領域のブロックと前記延長ドレイン領域の
    最も基板表面に隣接した位置との間の部分を被覆する絶
    縁層と、 前記絶縁層上のゲート電極であって、前記絶縁層下の前
    記ソース接点および前記第１の島状領域のブロックと前
    記延長ドレイン領域の前記最も基板表面に隣接した位置
    との間で横に配設されたＭＯＳ電界効果トランジスタ
    （ＭＯＳＦＥＴ）用のチャネルを形成する領域から絶縁
    され、前記ＭＯＳＦＥＴチャネルを通って前記絶縁層下
    を流れる電流を電界効果により制御する該ゲート電極と
    を組み合わせてなるトランジスタ。
JP7196950A 1987-04-24 1995-06-28 高電圧ｍｏｓトランジスタ Expired - Lifetime JP2804460B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US041994 1987-04-24
US07/041,994 US4811075A (en) 1987-04-24 1987-04-24 High voltage MOS transistors

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP63100015A Division JP2529717B2 (ja) 1987-04-24 1988-04-22 高電圧ｍｏｓトランジスタ

Publications (2)

Publication Number Publication Date
JPH08172184A true JPH08172184A (ja) 1996-07-02
JP2804460B2 JP2804460B2 (ja) 1998-09-24

Family

ID=21919482

Family Applications (2)

Application Number Title Priority Date Filing Date
JP63100015A Expired - Lifetime JP2529717B2 (ja) 1987-04-24 1988-04-22 高電圧ｍｏｓトランジスタ
JP7196950A Expired - Lifetime JP2804460B2 (ja) 1987-04-24 1995-06-28 高電圧ｍｏｓトランジスタ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP63100015A Expired - Lifetime JP2529717B2 (ja) 1987-04-24 1988-04-22 高電圧ｍｏｓトランジスタ

Country Status (4)

Country Link
US (1) US4811075A (ja)
EP (1) EP0295391B1 (ja)
JP (2) JP2529717B2 (ja)
DE (1) DE3861707D1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043534A (en) * 1997-11-05 2000-03-28 Matsushita Electronics Corporation High voltage semiconductor device
JP2008098624A (ja) * 2006-09-15 2008-04-24 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010016041A (ja) * 2008-07-01 2010-01-21 Sharp Corp 半導体装置
JP2014504008A (ja) * 2010-12-16 2014-02-13 シーエスエムシー テクノロジーズ エフエイビー１ シーオー．， エルティーディー Ｃｍｏｓ素子及びその製造方法
JP2023176955A (ja) * 2022-06-01 2023-12-13 新電元工業株式会社 半導体装置、および電源装置

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264719A (en) * 1986-01-07 1993-11-23 Harris Corporation High voltage lateral semiconductor device
JPS6480070A (en) * 1987-09-21 1989-03-24 Mitsubishi Electric Corp Semiconductor integrated circuit
US5047820A (en) * 1988-09-14 1991-09-10 Micrel, Inc. Semi self-aligned high voltage P channel FET
EP0468630A3 (en) * 1990-07-27 1993-02-03 Actel Corporation Method of increasing the breakdown voltage of a mos transistor without changing the fabrication process
JPH04107871A (ja) * 1990-08-27 1992-04-09 Matsushita Electron Corp 半導体装置およびそれを用いたイグナイタ装置
JPH04107874A (ja) * 1990-08-27 1992-04-09 Matsushita Electron Corp 半導体装置の製造方法
US5072268A (en) * 1991-03-12 1991-12-10 Power Integrations, Inc. MOS gated bipolar transistor
JPH05299649A (ja) * 1991-03-19 1993-11-12 Nec Corp 半導体装置
US5146298A (en) * 1991-08-16 1992-09-08 Eklund Klas H Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor
US5258636A (en) * 1991-12-12 1993-11-02 Power Integrations, Inc. Narrow radius tips for high voltage semiconductor devices with interdigitated source and drain electrodes
US5304836A (en) * 1992-05-04 1994-04-19 Xerox Corporation High voltage field effect transistor having a small ratio of channel width to channel length and method of manufacture
US5294824A (en) * 1992-07-31 1994-03-15 Motorola, Inc. High voltage transistor having reduced on-resistance
JP3158738B2 (ja) * 1992-08-17 2001-04-23 富士電機株式会社 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路
US5282107A (en) * 1992-09-01 1994-01-25 Power Integrations, Inc. Power MOSFET safe operating area current limiting device
US5274259A (en) * 1993-02-01 1993-12-28 Power Integrations, Inc. High voltage transistor
US5313082A (en) * 1993-02-16 1994-05-17 Power Integrations, Inc. High voltage MOS transistor with a low on-resistance
US5477175A (en) * 1993-10-25 1995-12-19 Motorola Off-line bootstrap startup circuit
JPH07297409A (ja) * 1994-03-02 1995-11-10 Toyota Motor Corp 電界効果型半導体装置
US5479033A (en) * 1994-05-27 1995-12-26 Sandia Corporation Complementary junction heterostructure field-effect transistor
JP3228093B2 (ja) * 1995-06-28 2001-11-12 富士電機株式会社 高耐圧ｉｃ
JP2755247B2 (ja) * 1996-02-28 1998-05-20 日本電気株式会社 半導体装置
US6168983B1 (en) 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US6207994B1 (en) 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6639277B2 (en) 1996-11-05 2003-10-28 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
JP3142057B2 (ja) 1997-11-13 2001-03-07 日本電気株式会社 半導体装置とその製造方法、及び駆動装置
DE19828191C1 (de) 1998-06-24 1999-07-29 Siemens Ag Lateral-Hochspannungstransistor
US6534829B2 (en) 1998-06-25 2003-03-18 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
KR20000014215A (ko) 1998-08-18 2000-03-06 김덕중 높은 신뢰도의 횡형 디모스 트랜지스터 및 그제조방법
US6084277A (en) * 1999-02-18 2000-07-04 Power Integrations, Inc. Lateral power MOSFET with improved gate design
DE19918028A1 (de) * 1999-04-21 2000-11-02 Siemens Ag Halbleiter-Bauelement
JP2001094094A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
JP4534303B2 (ja) * 2000-04-27 2010-09-01 富士電機システムズ株式会社 横型超接合半導体素子
US6259618B1 (en) * 2000-05-03 2001-07-10 Analog And Power Electronics Corp. Power chip set for a switching mode power supply having a device for providing a drive signal to a control unit upon startup
US6525390B2 (en) 2000-05-18 2003-02-25 Fuji Electric Co., Ltd. MIS semiconductor device with low on resistance and high breakdown voltage
US6509220B2 (en) 2000-11-27 2003-01-21 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US6768171B2 (en) 2000-11-27 2004-07-27 Power Integrations, Inc. High-voltage transistor with JFET conduction channels
US6424007B1 (en) * 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
US6617652B2 (en) 2001-03-22 2003-09-09 Matsushita Electric Industrial Co., Ltd. High breakdown voltage semiconductor device
KR100535062B1 (ko) * 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
US20030001216A1 (en) 2001-06-27 2003-01-02 Motorola, Inc. Semiconductor component and method of manufacturing
EP1421612B1 (de) * 2001-08-17 2009-04-22 IHP GmbH-Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik LDMOS-Transistor und dessen Herstellungsverfahren
DE10140628A1 (de) * 2001-08-17 2003-03-06 Ihp Gmbh DMOS-Transistor
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US7786533B2 (en) 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6865093B2 (en) 2003-05-27 2005-03-08 Power Integrations, Inc. Electronic circuit control element with tap element
US6867640B2 (en) 2003-07-01 2005-03-15 Ami Semiconductor, Inc. Double-sided extended drain field effect transistor, and integrated overvoltage and reverse voltage protection circuit that uses the same
US7049669B2 (en) * 2003-09-15 2006-05-23 Infineon Technologies Ag LDMOS transistor
US6989567B2 (en) * 2003-10-03 2006-01-24 Infineon Technologies North America Corp. LDMOS transistor
US6943069B2 (en) * 2003-10-14 2005-09-13 Semiconductor Components Industries, L.L.C. Power system inhibit method and device and structure therefor
US6903421B1 (en) 2004-01-16 2005-06-07 System General Corp. Isolated high-voltage LDMOS transistor having a split well structure
US7221034B2 (en) * 2004-02-27 2007-05-22 Infineon Technologies Ag Semiconductor structure including vias
US7119399B2 (en) * 2004-02-27 2006-10-10 Infineon Technologies Ag LDMOS transistor
US7002398B2 (en) * 2004-07-08 2006-02-21 Power Integrations, Inc. Method and apparatus for controlling a circuit with a high voltage sense device
US20080291973A1 (en) * 2004-11-16 2008-11-27 Acco Integrated Ultra-Wideband (Uwb) Pulse Generator
US7365402B2 (en) * 2005-01-06 2008-04-29 Infineon Technologies Ag LDMOS transistor
WO2007042850A1 (en) 2005-10-12 2007-04-19 Acco Insulated gate field-effet transistor having a dummy gate
TW200814320A (en) * 2006-09-15 2008-03-16 Sanyo Electric Co Semiconductor device and method for making same
JP2008124421A (ja) * 2006-10-17 2008-05-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7468536B2 (en) 2007-02-16 2008-12-23 Power Integrations, Inc. Gate metal routing for transistor with checkerboarded layout
US8653583B2 (en) * 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7859037B2 (en) * 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US7595523B2 (en) 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7626233B2 (en) * 2007-04-23 2009-12-01 Infineon Technologies Ag LDMOS device
KR20100096088A (ko) 2007-10-16 2010-09-01 엑스테라 커뮤니케이션즈 엘티디. 위상 시프트 변조 고속 시그널링
US9240402B2 (en) 2008-02-13 2016-01-19 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US7969243B2 (en) * 2009-04-22 2011-06-28 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US7863645B2 (en) * 2008-02-13 2011-01-04 ACCO Semiconductor Inc. High breakdown voltage double-gate semiconductor device
US8928410B2 (en) 2008-02-13 2015-01-06 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
SE533026C2 (sv) 2008-04-04 2010-06-08 Klas-Haakan Eklund Fälteffekttransistor med isolerad gate seriekopplad med en JFET
JP2009259972A (ja) * 2008-04-15 2009-11-05 Panasonic Corp 半導体装置、及び該半導体装置を用いたエネルギー伝達装置
JP2009260119A (ja) * 2008-04-18 2009-11-05 Panasonic Corp 半導体装置、及び該半導体装置を用いたエネルギー伝達装置
JP2010016180A (ja) * 2008-07-03 2010-01-21 Panasonic Corp 半導体装置
US7851857B2 (en) * 2008-07-30 2010-12-14 Freescale Semiconductor, Inc. Dual current path LDMOSFET with graded PBL for ultra high voltage smart power applications
US7808415B1 (en) * 2009-03-25 2010-10-05 Acco Semiconductor, Inc. Sigma-delta modulator including truncation and applications thereof
US7952431B2 (en) * 2009-08-28 2011-05-31 Acco Semiconductor, Inc. Linearization circuits and methods for power amplification
US9627524B2 (en) * 2010-03-02 2017-04-18 Richtek Technology Corporation, R.O.C. High voltage metal oxide semiconductor device and method for making same
US8532584B2 (en) 2010-04-30 2013-09-10 Acco Semiconductor, Inc. RF switches
US8867245B1 (en) 2010-09-27 2014-10-21 Champion Microelectronic Corporation Switching power supply having high-power integrated circuit and monolithic integrated circuit therefor
US9660053B2 (en) 2013-07-12 2017-05-23 Power Integrations, Inc. High-voltage field-effect transistor having multiple implanted layers
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US9570547B2 (en) 2014-12-09 2017-02-14 General Electronics Applications, Inc. Monolithic DMOS transistor in junction isolated process
US10135357B1 (en) 2017-09-07 2018-11-20 Power Integrations, Inc. Threshold detection with tap
SE542311C2 (en) * 2018-03-16 2020-04-07 Klas Haakan Eklund Med Firma K Eklund Innovation A semiconductor device comprising a low voltage insulated gate field effect transistor connected in series with a high voltage field effect transistor
US11031480B2 (en) 2019-09-13 2021-06-08 K. Eklund Innovation Semiconductor device, comprising an insulated gate field effect transistor connected in series with a field effect transistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS509388A (ja) * 1973-05-22 1975-01-30

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3370409D1 (en) * 1982-12-21 1987-04-23 Philips Nv Lateral dmos transistor devices suitable for sourcefollower applications
US4626879A (en) * 1982-12-21 1986-12-02 North American Philips Corporation Lateral double-diffused MOS transistor devices suitable for source-follower applications
FR2571178B1 (fr) * 1984-09-28 1986-11-21 Thomson Csf Structure de circuit integre comportant des transistors cmos a tenue en tension elevee, et son procede de fabrication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS509388A (ja) * 1973-05-22 1975-01-30

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043534A (en) * 1997-11-05 2000-03-28 Matsushita Electronics Corporation High voltage semiconductor device
JP2008098624A (ja) * 2006-09-15 2008-04-24 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010016041A (ja) * 2008-07-01 2010-01-21 Sharp Corp 半導体装置
JP2014504008A (ja) * 2010-12-16 2014-02-13 シーエスエムシー テクノロジーズ エフエイビー１ シーオー．， エルティーディー Ｃｍｏｓ素子及びその製造方法
JP2023176955A (ja) * 2022-06-01 2023-12-13 新電元工業株式会社 半導体装置、および電源装置

Also Published As

Publication number Publication date
EP0295391B1 (en) 1991-01-30
DE3861707D1 (de) 1991-03-07
JP2529717B2 (ja) 1996-09-04
US4811075A (en) 1989-03-07
EP0295391A1 (en) 1988-12-21
JPS63314869A (ja) 1988-12-22
JP2804460B2 (ja) 1998-09-24

Similar Documents

Publication Publication Date Title
JP2529717B2 (ja) 高電圧ｍｏｓトランジスタ
EP0612110B2 (en) High voltage MOS transistor with extended drain
KR100321540B1 (ko) 매립된다이오드가있는래터럴반도체-온-절연체반도체디바이스
US5558313A (en) Trench field effect transistor with reduced punch-through susceptibility and low RDSon
KR100652449B1 (ko) 횡형 박막 실리콘-온-절연체 ｊｆｅｔ 디바이스
US5146298A (en) Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor
US5274259A (en) High voltage transistor
CN100576538C (zh) 双向晶体管及其方法
JP3971062B2 (ja) 高耐圧半導体装置
US7655515B2 (en) Lateral DMOS structure with lateral extension structure for reduced charge trapping in gate oxide
US5710451A (en) High-voltage lateral MOSFET SOI device having a semiconductor linkup region
KR100381845B1 (ko) 트렌치-게이트형파워mosfet
EP0562271A1 (en) High voltage structure with oxide isolated source and resurf drift region in bulk silicon
KR20010090598A (ko) 드레인 확장 영역을 갖는 횡형 박막 실리콘 온절연체(ｓｏｉ) ｐｍｏｓ 디바이스
US9871135B2 (en) Semiconductor device and method of making
US4609929A (en) Conductivity-enhanced combined lateral MOS/bipolar transistor
JP3218267B2 (ja) 半導体装置
JP3509896B2 (ja) 半導体装置
JPH11163336A (ja) 半導体装置
JPH1145998A (ja) 絶縁ゲート型半導体装置
JP2007520873A (ja) トレンチｍｏｓ構造
US4916500A (en) MOS field effect transistor device with buried channel
JPH07135307A (ja) 半導体装置
Sun et al. 1200V SOI N-Channel LDMOS Adopting Partial Separation by Implantation of Oxygen
JP2554234B2 (ja) 半導体デバイス

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10