JPH08172201A - 薄膜の製造方法および薄膜トランジスタ - Google Patents
薄膜の製造方法および薄膜トランジスタInfo
- Publication number
- JPH08172201A JPH08172201A JP6316591A JP31659194A JPH08172201A JP H08172201 A JPH08172201 A JP H08172201A JP 6316591 A JP6316591 A JP 6316591A JP 31659194 A JP31659194 A JP 31659194A JP H08172201 A JPH08172201 A JP H08172201A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- amorphous
- fluorine
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 特性変化を起こしにくい薄膜トランジスタを
提供する。 【構成】 透光性ガラス基板１上に弗化非晶質シリコン
２を形成する。次に、それをレーザ・アニールにより結
晶化して多結晶シリコンである活性半導体層４を形成
し、島状に加工する。その上に、ゲート絶縁層５として
二酸化シリコンを形成する。次に、ゲート電極６を形成
する。そして、ゲート電極６をマスクとして半導体薄膜
の一部の領域に不純物を導入して、ソース領域７および
ドレイン領域８を形成する。その上に、層間絶縁層９を
形成した後、コンタクトホールおよび、ソース電極１０
とドレイン電極１１を形成して薄膜トランジスタが完成
する。
提供する。 【構成】 透光性ガラス基板１上に弗化非晶質シリコン
２を形成する。次に、それをレーザ・アニールにより結
晶化して多結晶シリコンである活性半導体層４を形成
し、島状に加工する。その上に、ゲート絶縁層５として
二酸化シリコンを形成する。次に、ゲート電極６を形成
する。そして、ゲート電極６をマスクとして半導体薄膜
の一部の領域に不純物を導入して、ソース領域７および
ドレイン領域８を形成する。その上に、層間絶縁層９を
形成した後、コンタクトホールおよび、ソース電極１０
とドレイン電極１１を形成して薄膜トランジスタが完成
する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置等に応用さ
れる薄膜の製造方法、およびこの製造方法を用いた液晶
表示装置やイメージセンサ等に応用される薄膜トランジ
スタに関するものである。
れる薄膜の製造方法、およびこの製造方法を用いた液晶
表示装置やイメージセンサ等に応用される薄膜トランジ
スタに関するものである。
【０００２】
【従来の技術】近年、家庭用ビデオカメラのビューファ
インダーやノート型パソコンなどに液晶表示装置が搭載
されているが、これらの液晶表示装置のなかでも高画質
表示が可能なアクティブマトリックス型液晶表示装置が
特に注目されている。このアクティブマトリックス型液
晶表示装置には、画素電極のスイッチング素子として、
薄膜トランジスタ（Thin Film Transistor:以下、ＴＦＴ
と略記する）がよく用いられている。
インダーやノート型パソコンなどに液晶表示装置が搭載
されているが、これらの液晶表示装置のなかでも高画質
表示が可能なアクティブマトリックス型液晶表示装置が
特に注目されている。このアクティブマトリックス型液
晶表示装置には、画素電極のスイッチング素子として、
薄膜トランジスタ（Thin Film Transistor:以下、ＴＦＴ
と略記する）がよく用いられている。
【０００３】このようなＴＦＴの例が、アクティブ・マ
トリックス・リキッド・クリスタル・ディスプレイズ’
９３シンポジウム・プロシーディングスの第２頁から第
５頁（ACTIVE MATRIX LIQUID CRYSTAL DISPLAYS '93 SY
MPOSIUM PROCEEDINGS,p.2-5）に記載されている。以下
に、その一例として図３に示したＴＦＴの製造方法につ
いて説明する。まず、結晶シリコン基板１２上に二酸化
シリコン１３を製膜する。その上に減圧ＣＶＤ法により
非晶質シリコンを製膜した後、６００℃の熱アニールに
より結晶化して多結晶シリコンの活性半導体層４を形成
し、島状に加工する。その上に、ゲート絶縁層５を製膜
する。次に、ゲート電極６を形成した後、ゲート電極６
をマスクとしてイオン注入法により不純物を導入しソ−
ス領域７およびドレイン領域８を形成する。そして、層
間絶縁層９を製膜した後、コンタクトホール、ソース電
極１０、ドレイン電極１１を形成してＴＦＴが完成す
る。
トリックス・リキッド・クリスタル・ディスプレイズ’
９３シンポジウム・プロシーディングスの第２頁から第
５頁（ACTIVE MATRIX LIQUID CRYSTAL DISPLAYS '93 SY
MPOSIUM PROCEEDINGS,p.2-5）に記載されている。以下
に、その一例として図３に示したＴＦＴの製造方法につ
いて説明する。まず、結晶シリコン基板１２上に二酸化
シリコン１３を製膜する。その上に減圧ＣＶＤ法により
非晶質シリコンを製膜した後、６００℃の熱アニールに
より結晶化して多結晶シリコンの活性半導体層４を形成
し、島状に加工する。その上に、ゲート絶縁層５を製膜
する。次に、ゲート電極６を形成した後、ゲート電極６
をマスクとしてイオン注入法により不純物を導入しソ−
ス領域７およびドレイン領域８を形成する。そして、層
間絶縁層９を製膜した後、コンタクトホール、ソース電
極１０、ドレイン電極１１を形成してＴＦＴが完成す
る。
【０００４】
【発明が解決しようとする課題】従来の製造方法では、
活性半導体層の欠陥を減少させるために、水素を添加す
ることによってシリコンの未結合手を終端する手法を用
いていた。しかし、ＴＦＴの作製工程による熱ストレス
や、ＴＦＴの動作による発熱や印加電界などの影響によ
り、活性半導体層において水素離脱などが起こり、欠陥
が増加して特性が変化することがあった。したがって、
熱ストレスや電界ストレスなどによる特性変化の小さい
ＴＦＴを製造する方法が求められていた。
活性半導体層の欠陥を減少させるために、水素を添加す
ることによってシリコンの未結合手を終端する手法を用
いていた。しかし、ＴＦＴの作製工程による熱ストレス
や、ＴＦＴの動作による発熱や印加電界などの影響によ
り、活性半導体層において水素離脱などが起こり、欠陥
が増加して特性が変化することがあった。したがって、
熱ストレスや電界ストレスなどによる特性変化の小さい
ＴＦＴを製造する方法が求められていた。
【０００５】本発明は、特性変化を起こしにくい非単結
晶の結晶性シリコン薄膜を形成し、それを活性半導体層
とした特性変化を起こしにくい薄膜トランジスタを提供
することを目的としている。
晶の結晶性シリコン薄膜を形成し、それを活性半導体層
とした特性変化を起こしにくい薄膜トランジスタを提供
することを目的としている。
【０００６】
【課題を解決するための手段】弗素を含んだ非晶質シリ
コン薄膜を結晶化して非単結晶の結晶性シリコン薄膜を
形成し、それを活性半導体層として薄膜トランジスタを
作製する。
コン薄膜を結晶化して非単結晶の結晶性シリコン薄膜を
形成し、それを活性半導体層として薄膜トランジスタを
作製する。
【０００７】
【作用】弗素を含んだ非晶質シリコン薄膜を結晶化して
非単結晶の結晶性シリコン薄膜を形成することによっ
て、以下の作用がある。それは、シリコンと弗素の結合
は強いために、熱ストレスなどによる弗素の離脱が起こ
りにくく、このように作製した非単結晶の結晶性シリコ
ン薄膜は、特性の変化が起りにくいということである。
従って、弗素を含んだ非晶質シリコン薄膜を結晶化して
非単結晶の結晶性シリコン薄膜を形成し、それを活性半
導体層とすることによって、特性変化の起りにくい薄膜
トランジスタを提供することができる。
非単結晶の結晶性シリコン薄膜を形成することによっ
て、以下の作用がある。それは、シリコンと弗素の結合
は強いために、熱ストレスなどによる弗素の離脱が起こ
りにくく、このように作製した非単結晶の結晶性シリコ
ン薄膜は、特性の変化が起りにくいということである。
従って、弗素を含んだ非晶質シリコン薄膜を結晶化して
非単結晶の結晶性シリコン薄膜を形成し、それを活性半
導体層とすることによって、特性変化の起りにくい薄膜
トランジスタを提供することができる。
【０００８】
【実施例】以下、本発明の実施例について述べる。
【０００９】（実施例１）図１（ａ）〜（ｄ）は本発明
によるトップゲート型ＴＦＴの製造工程の一例の断面図
である。以下に、この図を用いて第１の実施例を説明す
る。まず、透光性ガラス基板１上に、活性半導体層４の
前駆体として、例えばプラズマＣＶＤ法により膜厚１０
０ｎｍの弗化非晶質シリコン２を製膜し（図（ａ））、
フォトリソグラフィーおよびエッチングを用いて島状に
加工する。次に、例えば波長３０８ｎｍのＸｅＣｌレー
ザを照射し、結晶化させて活性半導体層４としてたとえ
ば弗化多結晶シリコンを形成する（図１（ｂ））。その
上に、ゲート絶縁層５として例えば常圧ＣＶＤ法により
膜厚１００ｎｍの二酸化シリコンを形成する。さらに、
ゲート電極６として膜厚２００ｎｍのクロムをスパッタ
法により製膜し、フォトリソグラフィーおよびエッチン
グを用いて加工する。次に、ゲート電極６をマスクとし
て、例えばイオン注入法によドナーとなる燐を不純物と
して導入して、ソース領域７およびドレイン領域８を形
成する（図１（ｃ））。その上に、層間絶縁層９として
例えば常圧ＣＶＤ法により膜厚３００ｎｍの二酸化シリ
コンを形成した後、フォトリソグラフィーおよびエッチ
ングによってコンタクトホールを形成する。さらに、ソ
ース電極１０およびドレイン電極１１を例えば膜厚７０
０ｎｍのチタンを製膜し、加工してＴＦＴが完成する
（図１（ｄ））。
によるトップゲート型ＴＦＴの製造工程の一例の断面図
である。以下に、この図を用いて第１の実施例を説明す
る。まず、透光性ガラス基板１上に、活性半導体層４の
前駆体として、例えばプラズマＣＶＤ法により膜厚１０
０ｎｍの弗化非晶質シリコン２を製膜し（図（ａ））、
フォトリソグラフィーおよびエッチングを用いて島状に
加工する。次に、例えば波長３０８ｎｍのＸｅＣｌレー
ザを照射し、結晶化させて活性半導体層４としてたとえ
ば弗化多結晶シリコンを形成する（図１（ｂ））。その
上に、ゲート絶縁層５として例えば常圧ＣＶＤ法により
膜厚１００ｎｍの二酸化シリコンを形成する。さらに、
ゲート電極６として膜厚２００ｎｍのクロムをスパッタ
法により製膜し、フォトリソグラフィーおよびエッチン
グを用いて加工する。次に、ゲート電極６をマスクとし
て、例えばイオン注入法によドナーとなる燐を不純物と
して導入して、ソース領域７およびドレイン領域８を形
成する（図１（ｃ））。その上に、層間絶縁層９として
例えば常圧ＣＶＤ法により膜厚３００ｎｍの二酸化シリ
コンを形成した後、フォトリソグラフィーおよびエッチ
ングによってコンタクトホールを形成する。さらに、ソ
ース電極１０およびドレイン電極１１を例えば膜厚７０
０ｎｍのチタンを製膜し、加工してＴＦＴが完成する
（図１（ｄ））。
【００１０】この第１の実施例により作製したトップゲ
ート型ＴＦＴには、次の効果がある。それは、活性半導
体層の欠陥であるシリコンの未結合手が、シリコンとの
結合力の強い弗素で終端されているために弗素が離脱し
にくく、特性変化が起りにくい薄膜トランジスタを形成
することができる。
ート型ＴＦＴには、次の効果がある。それは、活性半導
体層の欠陥であるシリコンの未結合手が、シリコンとの
結合力の強い弗素で終端されているために弗素が離脱し
にくく、特性変化が起りにくい薄膜トランジスタを形成
することができる。
【００１１】（実施例２）図２（ａ）〜（ｅ）は本発明
によるトップゲート型ＴＦＴの製造工程の一例の断面図
である。以下に、この図を用いて第１の実施例を説明す
る。まず、透光性ガラス基板１上に、活性半導体層４の
前駆体として、例えばプラズマＣＶＤ法により膜厚１０
０ｎｍの弗化多結晶シリコン３を製膜する（図２
（ａ））。そして、弗化多結晶シリコン３にシリコンお
よび弗素をイオン注入法により導入して非晶質化させた
後（図２（ｂ））、フォトリソグラフィーおよびエッチ
ングを用いて島状に加工する。次に、例えば波長３０８
ｎｍのＸｅＣｌレーザを照射し（図２（ｃ））、結晶化
させて活性半導体層４としてたとえば弗化多結晶シリコ
ンを形成する。その上に、ゲート絶縁層５として例えば
常圧ＣＶＤ法により膜厚１００ｎｍの二酸化シリコンを
形成する。さらに、ゲート電極６として膜厚２００ｎｍ
のクロムをスパッタ法により製膜し、フォトリソグラフ
ィーおよびエッチングを用いて加工する。次に、ゲート
電極６をマスクとして、例えばイオン注入法によドナー
となる燐を不純物として導入して、ソース領域７および
ドレイン領域８を形成する（図２（ｄ））。その上に、
層間絶縁層９として例えば常圧ＣＶＤ法により膜厚３０
０ｎｍの二酸化シリコンを形成した後、フォトリソグラ
フィーおよびエッチングによってコンタクトホールを形
成する。さらに、ソース電極１０およびドレイン電極１
１を例えば膜厚７００ｎｍのチタンを製膜し、加工して
ＴＦＴが完成する（図２（ｅ））。
によるトップゲート型ＴＦＴの製造工程の一例の断面図
である。以下に、この図を用いて第１の実施例を説明す
る。まず、透光性ガラス基板１上に、活性半導体層４の
前駆体として、例えばプラズマＣＶＤ法により膜厚１０
０ｎｍの弗化多結晶シリコン３を製膜する（図２
（ａ））。そして、弗化多結晶シリコン３にシリコンお
よび弗素をイオン注入法により導入して非晶質化させた
後（図２（ｂ））、フォトリソグラフィーおよびエッチ
ングを用いて島状に加工する。次に、例えば波長３０８
ｎｍのＸｅＣｌレーザを照射し（図２（ｃ））、結晶化
させて活性半導体層４としてたとえば弗化多結晶シリコ
ンを形成する。その上に、ゲート絶縁層５として例えば
常圧ＣＶＤ法により膜厚１００ｎｍの二酸化シリコンを
形成する。さらに、ゲート電極６として膜厚２００ｎｍ
のクロムをスパッタ法により製膜し、フォトリソグラフ
ィーおよびエッチングを用いて加工する。次に、ゲート
電極６をマスクとして、例えばイオン注入法によドナー
となる燐を不純物として導入して、ソース領域７および
ドレイン領域８を形成する（図２（ｄ））。その上に、
層間絶縁層９として例えば常圧ＣＶＤ法により膜厚３０
０ｎｍの二酸化シリコンを形成した後、フォトリソグラ
フィーおよびエッチングによってコンタクトホールを形
成する。さらに、ソース電極１０およびドレイン電極１
１を例えば膜厚７００ｎｍのチタンを製膜し、加工して
ＴＦＴが完成する（図２（ｅ））。
【００１２】この第２の実施例により作製したトップゲ
ート型ＴＦＴには、次の効果がある。それは、活性半導
体層の欠陥であるシリコンの未結合手が、シリコンとの
結合力の強い弗素で終端されているために弗素が離脱し
にくく、特性変化が起りにくい薄膜トランジスタを形成
することができる。
ート型ＴＦＴには、次の効果がある。それは、活性半導
体層の欠陥であるシリコンの未結合手が、シリコンとの
結合力の強い弗素で終端されているために弗素が離脱し
にくく、特性変化が起りにくい薄膜トランジスタを形成
することができる。
【００１３】第２の実施例では活性半導体層の前駆体と
して、弗化多結晶シリコンを用いたが、これは弗化非晶
質シリコン、弗化微結晶シリコンや、または弗素を含ま
ない非晶質シリコン、微結晶シリコン、多結晶シリコン
などでもよい。
して、弗化多結晶シリコンを用いたが、これは弗化非晶
質シリコン、弗化微結晶シリコンや、または弗素を含ま
ない非晶質シリコン、微結晶シリコン、多結晶シリコン
などでもよい。
【００１４】第２の実施例では活性半導体層の前駆体を
非晶質化するためにイオン注入法によりシリコンおよび
弗素を導入したが、これは高周波放電により分解生成し
たシリコンおよび弗素を含むイオンを質量分離せずに加
速して導入する方法を用いてもよい。また、活性半導体
層の前駆体が弗素を含んでいる場合には、前駆体を非晶
質化するのに少なくともシリコンを導入すればよい。
非晶質化するためにイオン注入法によりシリコンおよび
弗素を導入したが、これは高周波放電により分解生成し
たシリコンおよび弗素を含むイオンを質量分離せずに加
速して導入する方法を用いてもよい。また、活性半導体
層の前駆体が弗素を含んでいる場合には、前駆体を非晶
質化するのに少なくともシリコンを導入すればよい。
【００１５】第１および第２の実施例では活性半導体層
の前駆体の製膜方法としてプラズマＣＶＤ法を用いた
が、減圧ＣＶＤ法、スパッタ法、真空蒸着法や光ＣＶＤ
法など所定の前駆体を形成できるものなら何でもよい。
の前駆体の製膜方法としてプラズマＣＶＤ法を用いた
が、減圧ＣＶＤ法、スパッタ法、真空蒸着法や光ＣＶＤ
法など所定の前駆体を形成できるものなら何でもよい。
【００１６】第１および第２の実施例では活性半導体層
の前駆体を結晶化するためにＸｅＣｌレーザを照射した
が、前駆体を結晶化できる方法ならば何でもよくＡｒイ
オンレーザの照射や炉による熱アニールなどでもよい。
の前駆体を結晶化するためにＸｅＣｌレーザを照射した
が、前駆体を結晶化できる方法ならば何でもよくＡｒイ
オンレーザの照射や炉による熱アニールなどでもよい。
【００１７】第１および第２の実施例では活性半導体層
として弗化多結晶シリコンを用いたが、これは弗素を含
む非単結晶の結晶性シリコンならば何でもよく弗化微結
晶シリコンなどでもよい。
として弗化多結晶シリコンを用いたが、これは弗素を含
む非単結晶の結晶性シリコンならば何でもよく弗化微結
晶シリコンなどでもよい。
【００１８】第１および第２の実施例では活性半導体層
として多結晶シリコンを用いたが、結晶化した後に多結
晶シリコンの粒界のエネルギー障壁をさらに低くするた
めに弗素を含むプラズマの照射や弗素の注入をすると一
層良い。
として多結晶シリコンを用いたが、結晶化した後に多結
晶シリコンの粒界のエネルギー障壁をさらに低くするた
めに弗素を含むプラズマの照射や弗素の注入をすると一
層良い。
【００１９】第１および第２の実施例ではゲート絶縁層
として常圧ＣＶＤ法により４２０℃で形成した二酸化シ
リコンを用いたが、これはゲート絶縁層として働くもの
なら何でもよく、例えば減圧ＣＶＤ法、プラズマＣＶＤ
法、スパッタ法、またはＥＣＲ−ＣＶＤ法などの製膜手
法を用いて形成した窒化シリコンや酸化タンタルなどで
もよい。
として常圧ＣＶＤ法により４２０℃で形成した二酸化シ
リコンを用いたが、これはゲート絶縁層として働くもの
なら何でもよく、例えば減圧ＣＶＤ法、プラズマＣＶＤ
法、スパッタ法、またはＥＣＲ−ＣＶＤ法などの製膜手
法を用いて形成した窒化シリコンや酸化タンタルなどで
もよい。
【００２０】第１および第２の実施例ではゲート電極と
してクロムを用いたが、これは電極として働くものなら
何でもよく、たとえばチタン、タンタル、モリブデン、
アルミニウムなどの金属や不純物を大量にドープした多
結晶シリコンやＩＴＯ等の透明導電層等でもよい。
してクロムを用いたが、これは電極として働くものなら
何でもよく、たとえばチタン、タンタル、モリブデン、
アルミニウムなどの金属や不純物を大量にドープした多
結晶シリコンやＩＴＯ等の透明導電層等でもよい。
【００２１】第１および第２の実施例ではソース電極お
よびドレイン電極としてチタンを用いたが、これは電極
として働くものなら何でもよく、たとえばクロム、タン
タル、モリブデン、アルミニウムなどの金属や不純物を
大量にドープした多結晶シリコンやＩＴＯ等の透明導電
層等でもよい。
よびドレイン電極としてチタンを用いたが、これは電極
として働くものなら何でもよく、たとえばクロム、タン
タル、モリブデン、アルミニウムなどの金属や不純物を
大量にドープした多結晶シリコンやＩＴＯ等の透明導電
層等でもよい。
【００２２】第１および第２の実施例では層間絶縁層と
して常圧ＣＶＤ法により形成した二酸化シリコンを用い
たが、これは絶縁層として働くものなら何でもよく、例
えば減圧ＣＶＤ法、プラズマＣＶＤ法、スパッタ法、ま
たはＥＣＲ−ＣＶＤ法などの製膜手法を用いて形成した
窒化シリコンや酸化タンタルなどでもよい。
して常圧ＣＶＤ法により形成した二酸化シリコンを用い
たが、これは絶縁層として働くものなら何でもよく、例
えば減圧ＣＶＤ法、プラズマＣＶＤ法、スパッタ法、ま
たはＥＣＲ−ＣＶＤ法などの製膜手法を用いて形成した
窒化シリコンや酸化タンタルなどでもよい。
【００２３】第１および第２の実施例ではソース・ドレ
イン領域を形成する不純物として燐を用いたが、これは
ｎチャネルのＴＦＴを作製する場合には砒素などドナー
として働くものならなんでもよく、ｐチャネルのＴＦＴ
を作製する場合にはアルミニウムやほう素などアクセプ
ターとして働くものならば何でもよい。
イン領域を形成する不純物として燐を用いたが、これは
ｎチャネルのＴＦＴを作製する場合には砒素などドナー
として働くものならなんでもよく、ｐチャネルのＴＦＴ
を作製する場合にはアルミニウムやほう素などアクセプ
ターとして働くものならば何でもよい。
【００２４】第１および第２の実施例では不純物を添加
する方法として、イオン注入法用いたが、これは不純物
を添加できる方法ならば何でもよく、高周波放電により
分解生成した不純物を含むイオンを質量分離せずに加速
して導入する方法やプラズマドーピング法などでもよ
い。
する方法として、イオン注入法用いたが、これは不純物
を添加できる方法ならば何でもよく、高周波放電により
分解生成した不純物を含むイオンを質量分離せずに加速
して導入する方法やプラズマドーピング法などでもよ
い。
【００２５】第１および第２の実施例では透光性ガラス
基板を用いたが、これは表面が絶縁性のものならば何で
もよく、表面に二酸化シリコンを形成した結晶シリコン
基板や金属板などでもよい。
基板を用いたが、これは表面が絶縁性のものならば何で
もよく、表面に二酸化シリコンを形成した結晶シリコン
基板や金属板などでもよい。
【００２６】第１および第２の実施例ではトップゲート
型ＴＦＴの製造工程の一例を示したが、ボトムゲート型
や縦型のＴＦＴなどでもよい。
型ＴＦＴの製造工程の一例を示したが、ボトムゲート型
や縦型のＴＦＴなどでもよい。
【００２７】
【発明の効果】以上説明したように、本発明によれば弗
素を含んだ非晶質シリコン薄膜を結晶化して非単結晶の
結晶性シリコン薄膜を形成することによって、以下の効
果が得られる。それは、シリコンと弗素の結合は強いた
めに、熱ストレスなどによる弗素の離脱が起こりにく
く、このように作製した非単結晶の結晶性シリコン薄膜
は特性の変化が起りにくい。また、それを活性半導体層
に用いることによって特性変化の起りにくい薄膜トラン
ジスタを提供することができる。
素を含んだ非晶質シリコン薄膜を結晶化して非単結晶の
結晶性シリコン薄膜を形成することによって、以下の効
果が得られる。それは、シリコンと弗素の結合は強いた
めに、熱ストレスなどによる弗素の離脱が起こりにく
く、このように作製した非単結晶の結晶性シリコン薄膜
は特性の変化が起りにくい。また、それを活性半導体層
に用いることによって特性変化の起りにくい薄膜トラン
ジスタを提供することができる。
【図１】（ａ）〜（ｄ）は本発明によるトップゲート型
ＴＦＴの製造工程の断面図
ＴＦＴの製造工程の断面図
【図２】（ａ）〜（ｅ）は本発明によるトップゲート型
ＴＦＴの製造工程の断面図
ＴＦＴの製造工程の断面図
【図３】従来の薄膜トランジスタの断面図
１ 透光性ガラス基板 ２ 弗化非晶質シリコン ３ 弗化多結晶シリコン ４ 活性半導体層 ５ ゲート絶縁層 ６ ゲート電極 ７ ソース領域 ８ ドレイン領域 ９ 層間絶縁層 １０ ソース電極 １１ ドレイン電極 １２ 結晶シリコン基板 １３ 二酸化シリコン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ｒ (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (14)
- 【請求項１】少なくとも弗素を含んだ非晶質シリコン薄
膜を形成した後、前記非晶質シリコン薄膜を結晶化させ
ることによって、０．０１ａｔｏｍｉｃ％以上２０ａｔ
ｏｍｉｃ％以下の弗素を含んだ非単結晶の結晶性シリコ
ン薄膜を形成することを特徴とする薄膜の製造方法。 - 【請求項２】非晶質シリコン薄膜が、プラズマＣＶＤ
法、減圧ＣＶＤ法、またはスパッタリング法により直接
堆積されることを特徴とする請求項１記載の薄膜の製造
方法。 - 【請求項３】非晶質シリコン薄膜が、弗素を含んだ多結
晶シリコン薄膜、微結晶シリコン薄膜、または非晶質シ
リコン薄膜を、少なくともシリコンを含むイオンを電界
で加速して導入して非晶質化することにより形成される
ことを特徴とする請求項１記載の薄膜の製造方法。 - 【請求項４】非晶質シリコン薄膜が、多結晶シリコン薄
膜、微結晶シリコン薄膜、または非晶質シリコン薄膜
を、少なくともシリコンおよび弗素を含むイオンを電界
で加速して導入して非晶質化することにより形成される
ことを特徴とする請求項１記載の薄膜の製造方法。 - 【請求項５】薄膜の非晶質化が、少なくとも導入すべき
元素を含むイオンを高周波放電プラズマにより生成し、
前記イオンを質量分離をせずに電界により加速して前記
薄膜に導入することによりなされることを特徴とする請
求項３または４に記載の薄膜の製造方法。 - 【請求項６】結晶化を、レーザ光線の照射、または熱ア
ニールにより行うことを特徴とする請求項１〜５のいず
れか１項に記載の薄膜の製造方法。 - 【請求項７】非単結晶の結晶性シリコン薄膜が、多結晶
シリコン薄膜、または微結晶シリコン薄膜であることを
特徴とする請求項１〜６のいずれか１項に記載の薄膜の
製造方法。 - 【請求項８】少なくとも弗素を含んだ非晶質シリコン薄
膜を形成した後、前記非晶質シリコン薄膜を結晶化させ
ることにより形成した０．０１ａｔｏｍｉｃ％以上２０
ａｔｏｍｉｃ％以下の弗素を含んだ非単結晶の結晶性シ
リコン薄膜を活性半導体層として用いることを特徴とす
る薄膜トランジスタ。 - 【請求項９】非晶質シリコン薄膜が、プラズマＣＶＤ
法、減圧ＣＶＤ法、またはスパッタリング法により直接
堆積されたことを特徴とする請求項８記載の薄膜トラン
ジスタ。 - 【請求項１０】非晶質シリコン薄膜が、弗素を含んだ多
結晶シリコン薄膜、微結晶シリコン薄膜、または非晶質
シリコン薄膜を、少なくともシリコンを含むイオンを電
界で加速して導入して非晶質化することにより形成され
たことを特徴とする請求項８記載の薄膜トランジスタ。 - 【請求項１１】非晶質シリコン薄膜が、多結晶シリコン
薄膜、微結晶シリコン薄膜、または非晶質シリコン薄膜
を、少なくともシリコンおよび弗素を含むイオンを電界
で加速して導入して非晶質化することにより形成された
ことを特徴とする請求項８記載の薄膜トランジスタ。 - 【請求項１２】薄膜の非晶質化が、少なくとも導入すべ
き元素を含むイオンを高周波放電プラズマにより生成
し、前記イオンを質量分離をせずに電界により加速して
前記薄膜に導入することによりなされたことを特徴とす
る請求項１０または１１記載の薄膜トランジスタ。 - 【請求項１３】結晶化を、レーザ光線の照射、または熱
アニールにより行うことを特徴とする請求項８〜１２の
いずれか１項に記載の薄膜トランジスタ。 - 【請求項１４】非単結晶の結晶性シリコン薄膜が、多結
晶シリコン薄膜、または微結晶シリコン薄膜であること
を特徴とする請求項８〜１３のいずれか１項に記載の薄
膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6316591A JPH08172201A (ja) | 1994-12-20 | 1994-12-20 | 薄膜の製造方法および薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6316591A JPH08172201A (ja) | 1994-12-20 | 1994-12-20 | 薄膜の製造方法および薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08172201A true JPH08172201A (ja) | 1996-07-02 |
Family
ID=18078792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6316591A Pending JPH08172201A (ja) | 1994-12-20 | 1994-12-20 | 薄膜の製造方法および薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08172201A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024946A (ja) * | 2004-07-08 | 2006-01-26 | Samsung Electronics Co Ltd | 多結晶シリコンの製造方法及びそれを利用する半導体素子の製造方法 |
-
1994
- 1994-12-20 JP JP6316591A patent/JPH08172201A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024946A (ja) * | 2004-07-08 | 2006-01-26 | Samsung Electronics Co Ltd | 多結晶シリコンの製造方法及びそれを利用する半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6118151A (en) | Thin film semiconductor device, method for fabricating the same and semiconductor device | |
| JP3325992B2 (ja) | 半導体装置の作製方法 | |
| JPH06275807A (ja) | 半導体回路およびその作製方法 | |
| US5834827A (en) | Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2003168690A (ja) | トランジスタ及びトランジスタの製造方法 | |
| JP2003149677A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08172201A (ja) | 薄膜の製造方法および薄膜トランジスタ | |
| KR100317636B1 (ko) | 박막트랜지스터의 반도체층 및 그 제조방법 | |
| JPH0828509B2 (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| KR100452444B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| JP4123410B2 (ja) | 半導体素子の製造方法 | |
| JP2751420B2 (ja) | 半導体装置の製造方法 | |
| JP3094542B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP3701549B2 (ja) | 半導体装置 | |
| JP2001135822A (ja) | 薄膜トランジスタとその製造方法および液晶表示装置 | |
| JPH11284191A (ja) | 縦型薄膜トランジスタおよびその製造方法 | |
| JP3331642B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3467571B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09223800A (ja) | 薄膜の製造方法および薄膜トランジスタの製造方法 | |
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| JPH07321106A (ja) | 酸化シリコン薄膜の改質方法および薄膜トランジスタの製造方法 |