JPH08172464A - キャリア位相制御回路 - Google Patents

キャリア位相制御回路

Info

Publication number
JPH08172464A
JPH08172464A JP6317332A JP31733294A JPH08172464A JP H08172464 A JPH08172464 A JP H08172464A JP 6317332 A JP6317332 A JP 6317332A JP 31733294 A JP31733294 A JP 31733294A JP H08172464 A JPH08172464 A JP H08172464A
Authority
JP
Japan
Prior art keywords
signal
unit
output
frequency offset
predictor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6317332A
Other languages
English (en)
Inventor
Takashi Kako
尚 加來
Noboru Kawada
昇 川田
Hideo Miyazawa
秀夫 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6317332A priority Critical patent/JPH08172464A/ja
Priority to US08/553,990 priority patent/US5757865A/en
Priority to GB9524433A priority patent/GB2296637B/en
Publication of JPH08172464A publication Critical patent/JPH08172464A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/003—Correction of carrier offset at baseband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0055—Closed loops single phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【目的】 本発明は、電話又は専用回線を使用してデー
タ伝送する際に用いられるモデム等の伝送装置における
受信部に用いられる、キャリア位相制御回路に関し、位
相切片変動を除去することにより、通信速度が例えば２
８．８ｋｂｐｓのような超高速モデムに適用した場合
に、通信エラーの発生を抑制し、モデムの特性を飛躍的
に向上させることができるようにすることを目的とす
る。 【構成】 伝送装置の受信側に設けられ、自動等化器２
と信号判定部３との間に介装されるキャリア位相制御回
路１Ａにおいて、自動等化器２からの出力に基づいて、
伝送信号の周波数のずれを予測して除去する周波数オフ
セット除去部４と、周波数オフセット除去部４からの出
力に基づいて、伝送信号の位相切片変動を予測して除去
し、その出力を信号判定部３へ入力する位相切片変動除
去部５とをそなえるように構成する。

Description

【発明の詳細な説明】
【０００１】（目次） 産業上の利用分野 従来の技術（図１５） 発明が解決しようとする課題 課題を解決するための手段（図１〜図３） 作用（図１〜図３） 実施例 ・本発明の一実施例の説明（図４〜図１４） ・その他 発明の効果
【０００２】
【産業上の利用分野】本発明は、電話又は専用回線を使
用してデータ伝送する際に用いられるモデム等の伝送装
置における受信部に用いられる、キャリア位相制御回路
に関する。
【０００３】
【従来の技術】従来より、データを伝送する際に使用す
るモデム（変復調装置）として、各種の伝送速度に対応
したものが提供されている。一般的には、勧告Ｖ．２９
で示される通信速度が９６００ｂｉｔ／ｓｅｃ（９．６
ｋｂｐｓ）に対応するモデムや、１４．４ｋｂｐｓの通
信速度のモデムが広く実用化されているが、近年の通信
速度の高速化という要求に応えるべく、２８．８ｋｂｐ
ｓという超高速モデムの開発，研究も活発に行なわれて
いる。
【０００４】ところで、モデムから伝送信号を送信する
際においては、所要のアイパターン（位相平面上でのデ
ータ点配置パターン）を持つ信号点を発生させて、デー
タを変調して送信するとともに、受信信号を復調してデ
ータを再生することが行なわれる。また、上述したよう
な２８．８ｋｂｐｓの高速な通信速度を持つモデムで
は、通信速度が９．６ｋｂｐｓ又は１４．４ｋｂｐｓの
一般的なモデムと比較すると、アイパターン上の信号点
数が非常に多くなるので、周波数オフセットや位相切片
変動等の回線劣化要因の影響が大きい。
【０００５】また、一般的な９．６ｋｂｐｓ，１４．４
ｋｂｐｓモデムでは、キャリア位相制御回路において、
予測制御を行なうことにより周波数オフセットを除去し
ている一方、位相切片変動は無視できる程小さい劣化要
因であったため、特に位相切片変動の除去のための制御
は行なう必要がなかった。ここで、位相切片変動は、周
波数オフセットを除去した信号に、周波数オフセットの
周波数及びその整数倍（例えば２倍）の周波数で重畳す
る劣化要因をいい、振幅依存性及び位相依存性を有して
いる。具体的には、この位相切片変動は、図１５におけ
る信号点Ａ１，信号点Ａ２に示すように、信号点が信号
点近傍の小さな円軌道上を回転する現象をいう。
【０００６】
【発明が解決しようとする課題】しかしながら、上述の
２８．８ｋｂｐｓの高速な通信速度を有するモデムにお
いては、信号点の増加に伴って、各信号点間の距離も小
さくなるので、例えば図１５における信号点Ａ１と信号
点Ａ２のように、信号点が重なって通信エラーとなる場
合がある。
【０００７】即ち、２８．８ｋｂｐｓモデムにおいて
は、一般的な９．６ｋｂｐｓ，１４．４ｋｂｐｓモデム
では問題にならなかった信号点の位相切片変動が、通信
エラーを引き起こすほどに影響を与えるため、この位相
切片変動の劣化をキャンセルしなければならないという
課題がある。本発明は、このような課題に鑑み創案され
たもので、位相切片変動を除去することにより、通信速
度が例えば２８．８ｋｂｐｓのような超高速モデムに適
用した場合に、通信エラーの発生を抑制し、モデムの特
性を飛躍的に向上させることができるようにした、キャ
リア位相制御回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】図１は第１の発明の原理
ブロック図であり、この図１において、１Ａはキャリア
位相制御回路であり、このキャリア位相制御回路１Ａ
は、伝送装置の受信側に設けられ、自動等化器２と信号
判定部３との間に介装されるものであり、周波数オフセ
ット予測部４と位相切片変動除去部５とをそなえてい
る。
【０００９】ここで、周波数オフセット予測部４は、自
動等化器２からの出力に基づいて、伝送信号の周波数の
ずれを予測して除去するものであり、位相切片変動除去
部５は、周波数オフセット予測部４からの出力に基づい
て、伝送信号の位相切片変動を予測して除去し、その出
力を信号判定部３へ入力するものである（請求項１）。
【００１０】また、図２は第２の発明の原理ブロック図
であり、この図２において、１Ｂはキャリア位相制御回
路であり、このキャリア位相制御回路１Ｂは、伝送装置
の受信側に設けられており、周波数オフセット除去部
４，位相切片変動除去部５及び信号判定誤差検出部６を
そなえている。ここで、周波数オフセット除去部４は、
自動等化器２からの出力に基づいて伝送信号の周波数の
ずれを予測する周波数オフセット予測部４Ａ及び周波数
オフセット予測部４Ａの出力と自動等化器２からの出力
とを乗算する乗算器４Ｂを有している。
【００１１】また、位相切片変動除去部５は、信号判定
誤差検出部６で得られた信号判定誤差情報と周波数オフ
セット除去部４における周波数オフセット予測部４Ａか
らの出力とに基づいて伝送信号の位相切片変動を予測す
る位相切片変動予測部５Ａ及び位相切片変動予測部５Ａ
の出力と乗算器４Ｂの出力とを加算して信号判定部３へ
入力する加算器５Ｂを有している（請求項２）。
【００１２】この場合においては、位相切片変動予測部
５Ａが、信号判定誤差検出部６で得られた信号判定誤差
情報と周波数オフセット予測部４Ａからの出力との相関
を演算する相関演算部と、相関演算部の出力を更新する
更新部と、更新部の出力と周波数オフセット予測部４Ａ
からの出力とを乗算する乗算部とをそなえることができ
る（請求項３）。
【００１３】さらに、位相切片変動予測部５Ａが、信号
判定誤差検出部６で得られた信号判定誤差情報と周波数
オフセット予測部４Ａからの出力とに基づいて、伝送信
号の位相切片変動を予測する第１の予測器と、信号判定
誤差検出部６で得られた信号判定誤差情報と周波数オフ
セット予測部４Ａからの出力を整数倍した信号とに基づ
いて、伝送信号の位相切片変動を予測する第２の予測器
と、第１の予測器の出力と第２の予測器の出力とを加算
する加算器とをそなえて構成することもできる（請求項
４）。
【００１４】この場合においては、第１の予測器が、信
号判定誤差検出部６で得られた信号判定誤差情報と周波
数オフセット予測部４Ａからの出力との相関を演算する
相関演算部と、相関演算部の出力を更新する更新部と、
更新部の出力と周波数オフセット予測部４Ａからの出力
とを乗算する乗算部とをそなえて構成されるとともに、
第２の予測器が、信号判定誤差検出部６で得られた信号
判定誤差情報と周波数オフセット予測部４Ａからの出力
を整数倍した信号との相関を演算する相関演算部と、相
関演算部の出力を更新する更新部と、更新部の出力と周
波数オフセット予測部４Ａからの出力とを乗算する乗算
部とをそなえて構成されることもできる（請求項５）。
【００１５】また、信号判定部３が、入力信号に対応す
る疑似参照信号を出力する硬判定部として構成されると
ともに、信号判定誤差検出部６が、硬判定部の入出力情
報から信号判定誤差を検出すべく構成されることができ
（請求項６）、この場合においては、位相切片変動予測
部５Ａが、信号判定誤差検出部６で得られた信号判定誤
差情報と周波数オフセット予測部４Ａからの出力とに基
づいて、伝送信号の位相切片変動を予測する第１の予測
器と、信号判定誤差検出部６で得られた信号判定誤差情
報と周波数オフセット予測部４Ａからの出力を整数倍し
た信号とに基づいて、伝送信号の位相切片変動を予測す
る第２の予測器と、第１の予測器の出力と第２の予測器
の出力とを加算する加算器とをそなえて構成することも
できる（請求項７）。
【００１６】また、信号判定部３を、入力信号に対応す
る疑似参照信号を出力する硬判定部と、硬判定部からの
疑似参照信号及び硬判定入力信号を受けて誤り訂正を施
す軟判定部とをそなえて構成され、且つ、信号判定誤差
検出部６が、硬判定部への入力情報と軟判定部からの出
力情報とから信号判定誤差を検出すべく構成することが
でき（請求項８）、この場合においては、位相切片変動
予測部５Ａを、信号判定誤差検出部６で得られた信号判
定誤差情報と周波数オフセット予測部４Ａからの出力と
に基づいて、伝送信号の位相切片変動を予測する第１の
予測器と、信号判定誤差検出部６で得られた信号判定誤
差情報と周波数オフセット予測部４Ａからの出力を整数
倍した信号とに基づいて、伝送信号の位相切片変動を予
測する第２の予測器と、第１の予測器の出力と第２の予
測器の出力とを加算する加算器とをそなえて構成しても
よい（請求項９）。
【００１７】また、信号判定部３を、入力信号に対応す
る疑似参照信号を出力する硬判定部として構成し、且
つ、該信号判定誤差検出部が、該硬判定部の入出力情報
からベクトル平面上の所定位置に正規化された信号判定
誤差を検出すべく構成することができ（請求項１０）、
この場合においては、位相切片変動予測部５Ａを、信号
判定誤差検出部６で得られた正規化信号判定誤差情報と
周波数オフセット予測部４Ａからの出力とに基づいて伝
送信号の位相切片変動を予測する第１の予測器と、信号
判定誤差検出部６で得られた正規化信号判定誤差情報と
周波数オフセット予測部４Ａからの出力を整数倍した信
号とに基づいて伝送信号の位相切片変動を予測する第２
の予測器と、第１の予測器の出力と第２の予測器の出力
とを加算する加算器とをそなえて構成してもよい（請求
項１１）。
【００１８】また、信号判定部３を、入力信号に対応す
る疑似参照信号を出力する硬判定部と、硬判定部からの
疑似参照信号及び硬判定入力信号を受けて誤り訂正を施
す軟判定部とをそなえて構成し、信号判定誤差検出部６
を、硬判定部への入力情報と軟判定部からの出力情報と
からベクトル平面上の所定位置に正規化された信号判定
誤差を検出すべく構成することができ（請求項１２）、
この場合においては、位相切片変動予測部５Ａが、信号
判定誤差検出部６で得られた正規化信号判定誤差情報と
周波数オフセット予測部４Ａからの出力とに基づいて、
伝送信号の位相切片変動を予測する第１の予測器と、信
号判定誤差検出部６で得られた正規化信号判定誤差情報
と周波数オフセット予測部４Ａからの出力を整数倍した
信号とに基づいて、伝送信号の位相切片変動を予測する
第２の予測器と、第１の予測器の出力と第２の予測器の
出力とを加算する加算器とをそなえて構成されることが
できる（請求項１３）。
【００１９】また、信号判定部が、乗算器４Ｂの出力と
位相切片変動除去部５Ａの出力とを加算して信号判定部
３へ入力する加算器５Ｂからの信号に対応する疑似参照
信号を出力する硬判定部として構成されるとともに、硬
判定部への入力信号と硬判定部からの疑似参照信号とに
基づいて硬判定部への入力信号をベクトル平面上の所定
位置に正規化する正規化部が設けられて、且つ、周波数
オフセット除去部４が、正規化部からの出力に基づい
て、伝送信号の周波数のずれを予測して除去すべく構成
されることもできる（請求項１４）。
【００２０】図３は第３の発明の原理ブロック図であ
り、この図３において、１Ｃはキャリア位相制御回路で
あり、このキャリア位相制御回路１Ｃは、伝送装置の受
信側に設けられ、自動等化器２と、入力信号に対応する
疑似参照信号を出力する硬判定部３Ａと硬判定部３Ａか
らの疑似参照信号及び硬判定入力信号を受けて誤り訂正
を施す軟判定部３Ｂとを有する信号判定部３との間に介
装されるものである。
【００２１】ここで、７は正規化部であり、この正規化
部７は、硬判定部３Ａへの入力信号と硬判定部３Ａから
の疑似参照信号とに基づいて硬判定部３Ａへの入力信号
をベクトル平面上の所定位置に正規化するものである。
また、４は周波数オフセット除去部であり、この周波数
オフセット除去部４は、正規化部７からの出力に基づい
て、伝送信号の周波数のずれを予測して除去するもので
あり、周波数オフセット予測部４Ａ及び乗算器４Ｂをそ
なえている。
【００２２】ここで、周波数オフセット予測部４Ａは正
規化部７からの出力に基づいて、伝送信号の周波数のず
れを予測するものであり、乗算器４Ｂは周波数オフセッ
ト予測部４Ａの出力と自動等化器２からの出力とを乗算
して伝送信号の周波数のずれを除去するものである。さ
らに、６Ａは硬判定部３Ａへの入出力情報からベクトル
平面上の所定位置に正規化された信号判定誤差を検出す
る第１信号判定誤差検出部、６Ｂは硬判定部３Ａへの入
力情報と軟判定部３Ｂからの出力情報とからベクトル平
面上の所定位置に正規化された信号判定誤差を検出する
第２信号判定誤差検出部、６Ｃは第１信号判定誤差検出
部６Ａ又は第２信号判定誤差検出部６Ｂからの正規化信
号判定誤差情報を選択的に出力するセレクタである。
【００２３】また、５は位相切片変動除去部であり、こ
の位相切片変動除去部５は、セレクタ６Ｃで選択的に出
力された正規化信号判定誤差情報と周波数オフセット予
測部４Ａからの出力とに基づいて、伝送信号の位相切片
変動を予測して除去するものであり、位相切片変動予測
部５Ａ及び加算器５Ｂをそなえている。ここで、位相切
片変動予測部５Ａは、セレクタ６Ｃで選択的に出力され
た正規化信号判定誤差情報と周波数オフセット予測部４
Ａからの出力とに基づいて、伝送信号の位相切片変動を
予測するものであり、加算器５Ｂは、位相切片変動予測
部５Ａの出力と乗算器４Ｂの出力とを加算して、位相切
片変動を除去した信号を硬判定部３Ａへ入力するもので
ある。
【００２４】また、６Ｄはセレクタ制御部であり、この
セレクタ制御部６Ｄは、信号の引込み時は第１信号判定
誤差検出部６Ａからの正規化信号判定誤差情報をセレク
タ６Ｃで選択させ、信号の引込み後の定常時は第２信号
判定誤差検出部６Ｂからの正規化信号判定誤差情報をセ
レクタ６Ｃで選択させるよう、セレクタ６Ｃを制御する
ものである（請求項１５）。
【００２５】
【作用】上述の第１の発明のキャリア位相制御回路で
は、図１に示すように、周波数オフセット予測部４Ａに
おいて、自動等化器２からの出力に基づき伝送信号の周
波数のずれを予測して除去し、位相切片変動除去部５に
おいて、周波数オフセット予測部４Ａからの出力に基づ
いて伝送信号の位相切片変動を予測して除去しその出力
を信号判定部３へ入力することにより、自動等化器２か
らの信号について周波数オフセット及び位相切片変動を
除去することができる（請求項１）。
【００２６】また、上述の第２の発明のキャリア位相制
御回路では、図２に示すように、周波数オフセット除去
部４において自動等化器２からの出力に基づいて伝送信
号の周波数のずれを予測し除去する。即ち、周波数オフ
セット除去部４の周波数オフセット予測部４Ａでは自動
等化器２からの出力に基づき伝送信号の周波数のずれを
予測し、乗算器４Ｂにおいて周波数オフセット予測部４
Ａの出力と自動等化器２からの出力とを乗算することに
より、伝送信号の周波数のずれを予測し除去する。
【００２７】また、位相切片変動除去部５の位相切片変
動予測部５Ａでは、信号判定誤差検出部６で得られた信
号判定誤差情報と周波数オフセット除去部４における周
波数オフセット予測部４Ａからの出力とに基づいて伝送
信号の位相切片変動を予測し、加算部５Ｂでは位相切片
変動予測部５Ａの出力と乗算器４Ｂの出力とを加算する
ことにより、位相切片変動を除去した信号を位相判定部
３へ入力する（請求項２）。
【００２８】さらに、位相切片変動予測部５Ａの相関演
算部では、信号判定誤差検出部６で得られた信号判定誤
差情報と周波数オフセット予測部４Ａからの出力との相
関を演算し、更新部では相関演算部の出力を更新し、乗
算部では更新部の出力と周波数オフセット予測部４Ａか
らの出力とを乗算することにより、伝送信号の位相切片
変動を予測することができる（請求項３）。
【００２９】また、位相切片変動予測部５Ａの第１の予
測器においては、信号判定誤差検出部６で得られた信号
判定誤差情報と周波数オフセット予測部４Ａからの出力
とに基づいて、伝送信号の位相切片変動を予測するとと
もに、第２の予測器において、信号判定誤差検出部６で
得られた信号判定誤差情報と周波数オフセット予測部４
Ａからの出力を整数倍した信号とに基づいて、伝送信号
の位相切片変動を予測し、加算器において第１の予測器
の出力と第２の予測器の出力とを加算することにより、
伝送信号の位相切片変動を予測することができる（請求
項４）。
【００３０】この場合においては、第１の予測器の相関
演算部において信号判定誤差検出部６で得られた信号判
定誤差情報と周波数オフセット予測部４Ａからの出力と
の相関を演算し、更新部では相関演算部の出力を更新
し、乗算部において更新部の出力と周波数オフセット予
測部４Ａからの出力とを乗算するとともに、第２の予測
器の相関演算部では信号判定誤差検出部６で得られた信
号判定誤差情報と周波数オフセット予測部４Ａからの出
力を整数倍した信号との相関を演算し、更新部において
相関演算部の出力を更新し、乗算部では更新部の出力と
周波数オフセット予測部４Ａからの出力とを乗算するこ
ともできる（請求項５）。
【００３１】また、信号判定部３としての硬判定部で
は、入力信号に対応する疑似参照信号を出力し、信号判
定誤差検出部６では、硬判定部の入出力情報から信号判
定誤差を検出することができ（請求項６）、この場合に
おいては、位相切片変動予測部５Ａの第１の予測器にお
いて、信号判定誤差検出部６で得られた信号判定誤差情
報と周波数オフセット予測部４Ａからの出力とに基づい
て、伝送信号の位相切片変動を予測するとともに、第２
の予測器において、信号判定誤差検出部６で得られた信
号判定誤差情報と周波数オフセット予測部４Ａからの出
力を整数倍した信号とに基づいて、伝送信号の位相切片
変動を予測し、加算器において、第１の予測器の出力と
第２の予測器の出力とを加算することができる（請求項
７）。
【００３２】また、信号判定部３としてのの硬判定部で
は入力信号に対応する疑似参照信号を出力し、軟判定部
では硬判定部からの疑似参照信号及び硬判定入力信号を
受けて誤り訂正を施す。さらに、信号判定誤差検出部６
では硬判定部への入力情報と軟判定部からの出力情報と
から信号判定誤差を検出することができ（請求項８）、
この場合においては、位相切片変動予測部５Ａの第１の
予測器では、信号判定誤差検出部６で得られた信号判定
誤差情報と周波数オフセット予測部４Ａからの出力とに
基づいて、伝送信号の位相切片変動を予測し、第２の予
測器では、信号判定誤差検出部６で得られた信号判定誤
差情報と周波数オフセット予測部４Ａからの出力を整数
倍した信号とに基づいて、伝送信号の位相切片変動を予
測し、加算器では、第１の予測器の出力と第２の予測器
の出力とを加算する（請求項９）。
【００３３】また、信号判定部３としての硬判定部では
入力信号に対応する疑似参照信号を出力し、且つ、信号
判定誤差検出部では硬判定部の入出力情報からベクトル
平面上の所定位置に正規化された信号判定誤差を検出す
ることができ（請求項１０）、この場合においては、位
相切片変動予測部５Ａの第１の予測器では、信号判定誤
差検出部６で得られた正規化信号判定誤差情報と周波数
オフセット予測部４Ａからの出力とに基づいて伝送信号
の位相切片変動を予測するとともに、第２の予測器で
は、信号判定誤差検出部６で得られた正規化信号判定誤
差情報と周波数オフセット予測部４Ａからの出力を整数
倍した信号とに基づいて伝送信号の位相切片変動を予測
し、加算器では、第１の予測器の出力と第２の予測器の
出力とを加算する（請求項１１）。
【００３４】また、信号判定部３としての硬判定部で
は、入力信号に対応する疑似参照信号を出力し、軟判定
部では硬判定部からの疑似参照信号及び硬判定入力信号
を受けて誤り訂正を施し、信号判定誤差検出部６を、硬
判定部への入力情報と軟判定部からの出力情報とからベ
クトル平面上の所定位置に正規化された信号判定誤差を
検出すべく構成することができ（請求項１２）、この場
合においては、位相切片変動予測部５Ａの第１の予測器
では、信号判定誤差検出部６で得られた正規化信号判定
誤差情報と周波数オフセット予測部４Ａからの出力とに
基づいて伝送信号の位相切片変動を予測し、第２の予測
器では、信号判定誤差検出部６で得られた正規化信号判
定誤差情報と周波数オフセット予測部４Ａからの出力を
整数倍した信号とに基づいて伝送信号の位相切片変動を
予測し、加算器では、第１の予測器の出力と第２の予測
器の出力とを加算する（請求項１３）。
【００３５】また、信号判定部としての硬判定部では、
乗算器４Ｂの出力と位相切片変動除去部５Ａの出力とを
加算して信号判定部３へ入力する加算器５Ｂからの信号
に対応する疑似参照信号を出力し、正規化部では、硬判
定部への入力信号と硬判定部からの疑似参照信号とに基
づいて硬判定部への入力信号をベクトル平面上の所定位
置に正規化し、且つ、周波数オフセット除去部４では、
正規化部からの出力に基づいて、伝送信号の周波数のず
れを予測して除去する（請求項１４）。
【００３６】また、上述の第３の発明のキャリア位相制
御回路では、図３に示すように、正規化部７において、
硬判定部３Ａへの入力信号と硬判定部３Ａからの疑似参
照信号とに基づいて硬判定部３Ａへの入力信号をベクト
ル平面上の所定位置に正規化する。また、周波数オフセ
ット除去部４は、正規化部７からの出力に基づいて、伝
送信号の周波数のずれを予測して除去する。即ち、周波
数オフセット除去部４の周波数オフセット予測部４Ａで
は正規化部７からの出力に基づいて、伝送信号の周波数
のずれを予測し、乗算器４Ｂでは周波数オフセット予測
部４Ａの出力と自動等化器２からの出力とを乗算して伝
送信号の周波数のずれを除去する。
【００３７】さらに、第１信号判定誤差検出部６Ａでは
硬判定部３Ａへの入出力情報からベクトル平面上の所定
位置に正規化された信号判定誤差を検出し、第２信号判
定誤差検出部６Ｂでは硬判定部３Ａへの入力情報と軟判
定部３Ｂからの出力情報とからベクトル平面上の所定位
置に正規化された信号判定誤差を検出し、セレクタ６Ｃ
では第１信号判定誤差検出部６Ａ又は第２信号判定誤差
検出部６Ｂからの正規化信号判定誤差情報を選択的に出
力する。
【００３８】また、位相切片変動除去部５は、セレクタ
６Ｃで選択的に出力された正規化信号判定誤差情報と周
波数オフセット予測部４Ａからの出力とに基づいて、伝
送信号の位相切片変動を予測して除去する。即ち、位相
切片変動除去部５の位相切片変動予測部５Ａでは、セレ
クタ６Ｃで選択的に出力された正規化信号判定誤差情報
と周波数オフセット予測部４Ａからの出力とに基づい
て、伝送信号の位相切片変動を予測し、加算器５Ｂで
は、位相切片変動予測部５Ａの出力と乗算器４Ｂの出力
とを加算して、位相切片変動を除去した信号を硬判定部
３Ａへ入力する。
【００３９】また、セレクタ制御部６Ｄではセレクタ６
Ｃを制御することにより、信号の引込み時は第１信号判
定誤差検出部６Ａからの正規化信号判定誤差情報をセレ
クタ６Ｃで選択させ、信号の引込み後の定常時は第２信
号判定誤差検出部６Ｂからの正規化信号判定誤差情報を
セレクタ６Ｃで選択させる（請求項１５）。
【００４０】
【実施例】以下、図面を参照して本発明の実施例を説明
する。 （ａ）本発明の一実施例の説明 さて、図４は本発明が適用されるオンラインシステムの
ブロック図であるが、この図４に示すオンラインシステ
ムでは、ホスト（コンピュータ）１０に通信制御装置
（ＣＣＰ）（図示せず）を介しモデム１２が接続されて
おり、更にこのモデム１２には、アナログ回線（専用回
線）１４を介して他の場所に設置されたモデム１２′が
接続されている。そして、モデム１２′に、ワークステ
ーションとしての端末１６Ａ〜１６Ｃが接続されてい
る。
【００４１】ここで、モデム１２，１２′は、伝送速度
が例えば２８．８ｋｂｐｓという超高速モデムとして構
成され、例えば３つのメインデータのためのメインチャ
ネルと、ネットワーク監視用セカンダリデータのための
セカンダリチャネルとを時分割処理し更に変調処理を施
して、非ナイキスト伝送方式で送信するとともに、受信
信号を復調して各データ（メインデータ，セカンダリデ
ータ）を再生するものである。また、モデム１２，１
２′は、データを送信する前に、所望のトレーニングパ
ターンを有するトレーニングデータを送信し、このトレ
ーニングデータを使用して、受信部の初期化処理を施す
ことができるようにもなっている。
【００４２】そして、親局としてのモデム１２は、上記
のような機能を発揮するために、図６に示すように、変
調機能付き送信部２０及び復調機能付き受信部２２をそ
なえ、送信部２０の出力側に、図示しない送信用ローパ
スフィルタや送信増幅器が設けられるとともに、受信部
２２の入力側に、図示しない受信増幅器や受信用ローパ
スフィルタが設けられている。
【００４３】また、送信部２０や受信部２２は、図５に
示すように、マイクロプロセッサユニット（ＭＰＵ）２
４やデジタルシグナルプロセッサ（ＤＳＰ）２６，Ｄ／
Ａ変換器２８，Ａ／Ｄ変換器２９をそなえて構成されて
いる。なお、送信部２０や受信部２２を構成するＭＰＵ
２４やＤＳＰ２６は、その容量や処理能力によって、適
宜複数個設けられる。
【００４４】さらに、このモデム１２の要部を詳細に説
明する。すなわち、図６に示すように、まず、このモデ
ム１２の送信部２０は、シリアル／パラレル変換器（Ｓ
／Ｐ変換器）３０，スクランブラ（ＳＣＲ）３２Ａ，３
２Ｂ，和分演算部３４Ａ，３４Ｂ，トレリスコード変調
部（ＴＣＭ）３６，信号点発生部３８Ａ，３８Ｂ，フレ
ーム回転部４０，ロールオフフィルタ（ＲＯＦ）４２，
変調部４４，固定等化部（ＥＱＬ）４６，アテネータ
（ＡＴＴ）４８，制御部としてのシーケンサ（ＳＥＱ）
５０等をそなえている。
【００４５】ここで、シリアル／パラレル変換器３０は
メインチャネルデータＳＤｍをシリアル／パラレル変換
するもので、スクランブラ３２Ａ，３２Ｂは信号（メイ
ンチャネルデータＳＤｍやセカンダリデータＳＤｓ，プ
リエンファシスデータ）をランダム化するものである。
また、和分演算部３４Ａはスクランブラ３２Ａの出力に
ついて和分演算を施すものであり、和分演算部３４Ｂは
スクランブラ３２Ｂの出力について和分演算を施すもの
であり、更にこの和分演算部３４Ｂはトレーニング時に
使用するグレー／ナチュラル変換機能も有しているが、
このように和分演算部３４Ａ，３４Ｂにおいて両データ
についてそれぞれ和分演算を施すのは送信データを前後
の相対差データとして送信するためである。また、トレ
リスコード変調部３６は誤り訂正するための処理を施す
ものである。
【００４６】信号点発生部３８Ａ，３８Ｂは、メインデ
ータＳＤｍ及びセカンダリデータＳＤｓについて所望の
信号点を発生させるもので、初期化時には、シーケンサ
５０からの制御信号を受けて、トレーニングデータを生
成する。フレーム回転部４０は同期外れの場合に引き込
み直すためにフレームを回転させるもので、ロールオフ
フィルタ４２は、デジタル出力について所定周波数範囲
の信号だけを通過させるもので、ローパスフィルタの機
能を有する。
【００４７】変調部４４は、ロールオフフィルタ４２の
出力について変調処理を施すもので、そのキャリア周波
数は例えば１８５０Ｈｚに設定される。固定等化部４６
は遅延や回線上の振幅成分等を等化するもので、アテネ
ータ４８は固定等化部４６の出力についてレベル調整を
行なうものである。また、制御部としてのシーケンサ５
０は、送信部２０の各機能部３０〜４８の制御を行なう
ものであるが、初期化時には、信号点発生部３８Ａ，３
８Ｂに、所定のトレーニングデータを生成させるような
制御も行なう。
【００４８】なお、送信部２０におけるスクランブラ３
２Ａ，３２Ｂ，和分演算部３４Ａ，３４Ｂ，トレリスコ
ード変調部３６，信号点発生部３８Ａ，３８Ｂ，フレー
ム回転部４０，シーケンサ５０は、ＭＰＵ２４がその機
能を有し、ロールオフフィルタ４２，変調部４４，固定
等化部４６，アテネータ４８は、ＤＳＰ２６がその機能
を有する。
【００４９】また、このモデム１２の受信部２２は、固
定等化器５２，復調部５４，ロールオフフィルタ（帯域
分離フィルタ）５６，自動利得制御部（ＡＧＣ）５８，
自動等化部（ＥＱＬ）６０，キャリア位相補正部（ＣＡ
ＰＣ）６２，硬判定部６４Ａ，フレーム逆回転部６６，
軟判定部６４Ｂ，信号点判定部６８Ａ，６８Ｂ，差分演
算部７０Ａ，７０Ｂ，デスクランブラ７２Ａ，７２Ｂを
そなえるとともに、キャリア検出部（ＣＤ）８０，トレ
ーニングデータ検出部（ＴＲＧ）８２，インパルス再生
部８４，インパルス検出部８４Ａ，タイミング抽出部８
６，タイミングロック部８８及び制御部としてのシーケ
ンサ９０等をそなえている。
【００５０】ここで、固定等化器５２は遅延や回線上の
振幅成分等を等化するもので、復調部５４はＡ／Ｄ変換
器２９でデジタル変換された受信信号に復調処理を施す
もので、ロールオフフィルタ５６は、復調部５４からの
デジタル出力について所定周波数範囲の信号だけを通過
させるもので、デシメーションフィルタが使用される。
【００５１】自動利得制御部５８は、ロールオフフィル
タ５６によって帯域制限された復調信号のレベルが所定
の参照値となるようにループゲインを調整して後段の自
動等化部６０へ入力する受信レベル自動調整手段を構成
するもので、後段の自動等化部６０を正確に動作させる
ために必要なものである。自動等化部（自動等化器）６
０は、回線の伝送歪み等を補正するために等化処理を施
すものであり、キャリア位相制御回路としてのキャリア
位相補正部（キャリア位相制御部）６２は、後述するよ
うに、自動等化部６０の出力から周波数オフセットや位
相ジッタあるいは位相切片変動を予測しこれらを除去
（あるいは抑制）してキャリア位相を補正するものであ
る。
【００５２】硬判定部６４Ａは入力信号に対応する疑似
参照信号を出力するもので、軟判定部６４Ｂは硬判定部
６４Ａからの疑似参照信号及び硬判定入力信号を受けて
ビタビ復号等を施して誤り訂正を施すもので、これらの
硬判定部６４Ａ，軟判定部６４Ｂは前置の信号判定部６
４として機能する。フレーム逆回転部６６は同期外れを
保護するために設けられるもので、信号点判定部６８Ａ
はメインデータについての信号点を判定するもので、信
号点判定部６８Ｂは、通常時にはセカンダリデータにつ
いての信号点を判定する一方、トレーニング時にはフレ
ーム逆回転部６６の出力（軟判定部６４Ｂでの判定は行
なっていないセカンダリデータ）について４値を判定す
るものである。
【００５３】差分演算部７０Ａは信号点判定部６８Ａか
らの出力について差分演算を施すものであり、差分演算
部７０Ｂは信号点判定部６８Ｂからの出力について差分
演算を施すものであり、更に加えて、この差分演算部７
０Ｂはトレーニング時に使用するナチュラル／グレー変
換機能も有しているが、これらの差分演算部７０Ａ，７
０Ｂは、送信相対差データを元に戻す機能を有する。
【００５４】デスクランブラ７２Ａ，７２Ｂはスクラン
ブラ３２Ａ，３２Ｂでランダム処理された信号を元に戻
して、メインデータＲＤｍ，セカンダリデータＲＤｓと
して出力するものである。キャリア検出部８０は、キャ
リアを検出してデータが受信されたかどうかを検出する
もので、このキャリア検出部８０の出力はシーケンサ９
０へ供給されるようになっている。
【００５５】トレーニングデータ検出部８２は、トレー
ニングデータを検出してトレーニングの始まりを検出す
るもので、やはりこのトレーニングデータ検出部８２の
出力もシーケンサ９０へ供給されるようになっている。
インパルス再生部８４は、トレーニングデータからイン
パルスを再生するものであり、インパルス検出部８４Ａ
は、インパルス再生部８４で再生されたインパルスを検
出するもので、このインパルス検出部８４Ａの出力もシ
ーケンサ９０へ供給されるようになっている。
【００５６】タイミング再生部８６は、自動利得制御部
５８の出力から信号タイミングを抽出して、信号タイミ
ングがどこにあるのかを判定するもので、タイミングロ
ック部８８はタイミング再生部８６からの出力をＰＬＬ
回路を用いてロックするものである。また、制御部とし
てのシーケンサ９０は、受信部２２の各機能部５２〜８
８の制御を行なうものである。
【００５７】なお、図４のセカンダリデータ送受信系に
おいて、鎖線で示すラインはトレーニング時のものを示
す。また、送信部２２における固定等化器５２，復調部
５４，ロールオフフィルタ５６，自動利得制御部５８，
自動等化部６０，キャリア位相制御部６２，硬判定部６
４Ａ，フレーム逆回転部６６，軟判定部６４Ｂ，キャリ
ア検出部８０，トレーニングデータ検出部８２，インパ
ルス再生部８４，インパルス検出部８４Ａ，タイミング
抽出部８６，タイミングロック部８８は、ＤＳＰ２６が
その機能を有し、送信部２２における信号点判定部６８
Ａ，６８Ｂ，差分演算部７０Ａ，７０Ｂ，デスクランブ
ラ７２Ａ，７２Ｂは、ＭＰＵ２４がその機能を有する。
【００５８】なお、子局としてのモデム１２′の構成
も、親局としてのモデム１２の構成と同じであるので、
その構成についての説明は省略する。次に、上述のキャ
リア位相制御部６２について詳述する。図７はキャリア
位相制御部（キャリア位相制御回路）６２を示すブロッ
ク図であり、この図７に示すキャリア位相制御部６２
は、伝送装置としてのモデムの受信側に設けられ、自動
等化部６０と、入力信号に対応する疑似参照信号を出力
する硬判定部６４Ａ及び硬判定部６４Ａからの疑似参照
信号及び硬判定入力信号を受けて誤り訂正を施す軟判定
部６４Ｂとを有する前置の信号判定部６４との間に介装
されるものである。
【００５９】また、このキャリア位相制御部６２は、後
述するように、信号の引込み時又は引込み後の定常時に
応じて、それぞれ、図８又は図９に示すブロック図のよ
うに構成されるようになっている。なお、図１０及び図
１２は上述の信号の引込み時及び引込み後の定常時にお
けるキャリア位相制御部６２の詳細な回路構成を示す図
である。
【００６０】なお、この図１０及び図１２において、
“＋”の符号で示すものは加算部、“×”の符号で示す
ものは乗算部、“Ｔ”の符号で示すものは遅延部、
“＋”と“ＲＮ”の符号で示すものは丸め処理部、
“Ｒ”の符号で示すものは複素数における実数部の演算
部、“Ｉ”の符号で示すものは複素数における虚数部の
演算部である。
【００６１】ここで、７は正規化部であり、この正規化
部７は、硬判定部６４Ａへの入力信号と硬判定部６４Ａ
からの疑似参照信号とに基づいて硬判定部６４Ａへの入
力信号をベクトル平面上の所定位置に正規化するもので
あり、詳細には、図１１に示すように、正規化ベクトル
発生部１０１及び乗算部１０２をそなえている。また、
４は周波数オフセット除去部であり、この周波数オフセ
ット除去部４は、正規化部７からの出力に基づいて、伝
送信号の周波数のずれを予測して除去するものであり、
周波数オフセット予測部４Ａ及び乗算器４Ｂをそなえて
いる。
【００６２】ここで、周波数オフセット予測部４Ａは正
規化部７からの出力に基づいて、伝送信号の周波数のず
れを予測するものであり、詳細には、図１０又は図１２
に示すように、トレーニング時に得られた周波数オフセ
ット量を演算する第１積分回路４Ａ−１，逆数演算を行
なって振幅の正規化を行なう正規化部４Ａ−２及び伝送
信号の位相を逆回転させる第２積分回路４Ａ−３をそな
えている。
【００６３】また、乗算部９１では自動等化部６０から
の信号についてレベル調整を行ない、丸め処理部９２で
は乗算部９１でレベル調整の行なわれた信号について丸
め処理を施す。乗算器４Ｂは周波数オフセット予測部４
Ａの出力と自動等化部６０からの出力としての丸め処理
部９２からの信号とを乗算して伝送信号の周波数のずれ
（オフセット）を除去するものであり、丸め処理部９３
では、乗算部４Ｂで周波数のずれを除去された信号につ
いて丸め処理を施す。
【００６４】これにより、この周波数オフセット予測部
４Ａにおいては、伝送信号のずれ（ｅjwt ）を、式
（１）に示すように表すことができる。 ｅjwt ＝ＺＺＲ＋ jＺＺＩ ・・・（１） さらに、図７において、６Ａは硬判定部６４Ａへの入出
力情報からベクトル平面上の所定位置に正規化された信
号判定誤差を検出する第１信号判定誤差検出部である。
【００６５】この第１信号判定誤差検出部６Ａは、詳細
には、図８又は図１０に示すように、正規化部６Ａ−
１，加算部１０３及び丸め処理部１０４（図８では図示
せず）をそなえている。なお、正規化部６Ａ−１は、詳
細には図１１に示すように、正規化ベクトル発生部１０
１及び乗算部１０２をそなえている。従って、図１０，
図１１に示すように、正規化ベクトル発生部１０１では
硬判定後の信号から正規化ベクトル（ＮＯＲＨ）を発生
し、乗算部１０２では正規化ベクトル発生部１０１から
の正規化ベクトルと硬判定前の信号とを乗算し、加算部
１０３では乗算された信号をＸ軸上（0.0625＋j0）に正
規化し、丸め処理部１０４では正規化された信号に丸め
処理を施す。これにより、この第１信号判定誤差検出部
６Ａにおいては、以下に示す式（２）のようにしてＥＲ
ＲＨ（エラー）が算出されるようになっている。
【００６６】 ERRH＝Ref −NORH・（キャンセル出力），(Ref=0.0625+j0) ・・・（２） また、６Ｂは硬判定部６４Ａへの入力情報と軟判定部６
４Ｂからの出力情報とからベクトル平面上の所定位置に
正規化された信号判定誤差を検出する第２信号判定誤差
検出部である。この第２信号判定誤差検出部６Ｂは、詳
細には、図９又は図１２に示すように、正規化部６Ｂ−
１，遅延部６Ｂ−２，加算部１０３及び丸め処理部１０
４（図９では図示せず）をそなえている。なお、正規化
部６Ｂ−１は、詳細には図１３に示すように、正規化ベ
クトル発生部１０１及び乗算部１０２をそなえている。
【００６７】従って、図１２，図１３に示すように、正
規化ベクトル発生部１０１では軟判定後の信号から正規
化ベクトル（ＮＯＲＶ）を発生し、乗算部１０２では正
規化ベクトル発生部１０１からの正規化ベクトルと硬判
定前の信号とを乗算する。なお、この硬判定前の信号
は、タイミング調整のため、乗算器１０２に入力する前
段において遅延部６Ｂ−２にて遅延されている。
【００６８】その後、加算部１０３では、乗算部１０２
にて乗算された信号をＸ軸上（0.0625＋j0）に正規化
し、丸め処理部１０４では正規化された信号に丸め処理
を施す。これにより、この第２信号判定誤差検出部６Ｂ
においては、以下に示す式（３）のようにしてＥＲＲＶ
（エラー）が算出されるようになっている。 ERRV＝Ref −NORV・（キャンセル出力），(Ref=0.0625+j0) ・・・（３） また、図７において、６Ｃはセレクタであり、このセレ
クタ６Ｃは第１信号判定誤差検出部６Ａ又は第２信号判
定誤差検出部６Ｂからの正規化信号判定誤差情報を選択
的に出力するものである。
【００６９】さらに、６Ｄはセレクタ制御部であり、こ
のセレクタ制御部６Ｄは、信号の引込み時は第１信号判
定誤差検出部６Ａからの正規化信号判定誤差情報をセレ
クタ６Ｃで選択させ、信号の引込み後の定常時は第２信
号判定誤差検出部６Ｂからの正規化信号判定誤差情報を
セレクタ６Ｃで選択させるよう、セレクタ６Ｃを制御す
るものである。
【００７０】ここで、信号の引込み時には信号が不安定
であるため、軟判定部６４Ｂからの誤り訂正の施された
信号から検出された精度の低い信号判定誤差情報を用い
ずに、誤り訂正の施される前の信号から検出された信号
判定誤差情報を用いている。即ち、信号の引込み時にお
いては、セレクタ制御部６Ｄの制御により、第１信号判
定誤差検出部６Ａからの正規化信号判定誤差情報を選択
することにより、キャリア位相制御部６２は図８又は図
１０に示すように構成される。
【００７１】一方、信号の引込み後の定常時は、信号が
安定しているので、セレクタ制御部６Ｄの制御により、
第２信号判定誤差検出部６Ｂからの精度の高い正規化信
号判定誤差情報を選択することにより、キャリア位相制
御部６２は図９又は図１２に示すように構成される。ま
た、５は位相切片変動除去部であり、この位相切片変動
除去部５は、セレクタ６Ｃで選択的に出力された正規化
信号判定誤差情報と周波数オフセット予測部４Ａからの
出力とに基づいて、伝送信号の位相切片変動を予測して
除去するものであり、位相切片変動予測部５Ａ及び加算
器５Ｂをそなえている。
【００７２】ここで、位相切片変動予測部５Ａは、セレ
クタ６Ｃで選択的に出力された正規化信号判定誤差情報
と周波数オフセット予測部４Ａからの出力とに基づい
て、伝送信号の位相切片変動を予測するものであり、第
１の予測器５ＡＡ，第２の予測器５ＡＢ及び加算器５Ａ
Ｃをそなえている。また、第１の予測器５ＡＡは、相関
演算部５ＡＡ−１，更新部５ＡＡ−２，乗算部５ＡＡ−
３をそなえており、第２の予測器５ＡＢは、相関演算部
５ＡＢ−１，更新部５ＡＢ−２及び乗算部５ＡＢ−３を
そなえているが、後述するように、信号の引込み時と引
込み後の定常時とにより、相関演算部５ＡＡ−１，５Ａ
Ｂ−１のみが詳細には異なる構成を有している。
【００７３】ここで、図１０に示す信号の引込み時の第
１の予測器５ＡＡの相関演算部５ＡＡ−１は、第１信号
判定誤差検出部６Ａで得られた正規化信号判定誤差情報
（ＥＲＲＨ）と周波数オフセット予測部４Ａからの出力
（ｅjwt ）との相関を演算するものであり、乗算器９５
Ａ，丸め処理部９５Ｂ及び乗算器９５Ｃをそなえて構成
されている。
【００７４】即ち、乗算器９５Ａにおいては、式（４）
に示すような周波数オフセット予測部４Ａからの出力の
共役複素数が求められ、求められた共役複素数は丸め処
理部９５Ｂにて丸め処理が施され、乗算器９５Ｃにて時
定数(APCT)が乗算される。 ｅ-jwt＝( ｅjwt ) * ・・・（４） また、図１０又は図１２に示す更新部５ＡＡ−２は、相
関演算部５ＡＡ−１の出力を更新するものであり、加算
器９４Ａ，９４Ｂ及び遅延部９４Ｃをそなえている。即
ち、これら加算器９４Ａ，９４Ｂ及び遅延部９４Ｃによ
り、式（５）に示すように更新が行なわれるようになっ
ている。
【００７５】 APJ n+1 ＝APJ n ＋APCT・ｅ-jwt・E (APJ，E はベクトル，E;ERRH or ERRV) ・・・（５） さらに、乗算部５ＡＡ−３は、更新部５ＡＡ−２の出力
と周波数オフセット予測部部４Ａからの出力（ｅjwt )
とを乗算するものである。また、乗算部５ＡＡ−３にお
いての乗算結果は、丸め処理部９６にて丸め処理が施さ
れ、レベル調整部９７にてレベル調整が行なわれる。
【００７６】さらに、第２の予測器５ＡＢは、前述の第
１の予測器５ＡＡに比して、乗算器９８及び丸め処理部
９９をそなえ、周波数オフセット予測部４Ａからの出力
を２倍した信号を用いて伝送信号の位相切片変動を予測
している点が異なり、その他の詳細な構成については、
前述の第１の予測器５ＡＡと同様である。また、信号の
引込み後の定常時の第１の予測器５ＡＡ及び第２の予測
器５ＡＢにおいては、図１２に示すように、相関演算部
５ＡＡ−１，５ＡＢ−１は、前述の信号の引込み時にお
けるものに比して、第２信号判定誤差検出部６Ｂの遅延
部６Ｂ−２と同様の機能を有する遅延部９５Ｄをそなえ
ている点が異なる。
【００７７】即ち、この相関演算部５ＡＡ−１，５ＡＢ
−１は、第２信号判定誤差検出部６Ｂで得られた信号判
定誤差情報（ＥＲＲＶ）と周波数オフセット予測部４Ａ
からの出力（ｅjwt ）について遅延されたものとの相関
を演算するようになっている。なお、第１信号判定誤差
検出部６Ａ，第２信号判定誤差検出部６Ｂからの信号判
定誤差情報を正規化された信号とすることにより、上述
の位相切片変動予測部５Ａにおいての演算は簡素化され
ている。
【００７８】加算器５ＡＣは、第１の予測器５ＡＡの出
力と第２の予測器５ＡＢの出力とを加算して、位相切片
変動予測部５Ａの出力として高精度な位相切片変動の予
測値を出力するものである。乗算部１０５では、この加
算器５ＡＣからの加算結果と伝送信号の周波数のオフセ
ットを除去された信号とを乗算することにより、オフセ
ット除去後の信号点に応じた位相切片変動除去信号を生
成し、丸め処理部１０６では、乗算部１０５で生成され
た位相切片変動除去信号に丸め処理を施す。
【００７９】また、加算部５Ｂは、位相切片変動予測部
５Ａの出力と乗算器４Ｂの出力とを加算して、位相切片
変動を除去した信号を硬判定部６４Ａへ入力するもので
ある。これにより、自動等化部６０から出力された信号
は、キャリア位相制御部６２において以下に示すような
信号処理が行なわれることにより、周波数オフセット及
び位相切片変動が除去されて硬判定部６４Ａに入力され
る。
【００８０】即ち、正規化部７では、硬判定部３Ａへの
入力信号と硬判定部３Ａからの疑似参照信号とに基づい
て硬判定部３Ａへの入力信号をベクトル平面上の所定位
置に正規化する。また、周波数オフセット除去部４で
は、正規化部７からの出力に基づいて、伝送信号の周波
数のずれを予測して除去する。即ち、周波数オフセット
予測部４Ａでは正規化部７からの出力に基づいて、伝送
信号の周波数オフセットを予測し、乗算器４Ｂでは周波
数オフセット予測部４Ａの出力と自動等化器２からの出
力とを乗算して伝送信号の周波数オフセットを除去す
る。
【００８１】さらに、第１信号判定誤差検出部６Ａでは
硬判定部３Ａへの入出力情報からベクトル平面上の所定
位置に正規化された信号判定誤差を検出し、第２信号判
定誤差検出部６Ｂでは硬判定部３Ａへの入力情報と軟判
定部３Ｂからの出力情報とからベクトル平面上の所定位
置に正規化された信号判定誤差を検出する。セレクタ６
Ｃではセレクタ制御部６Ｄからの制御に基づいて、信号
の引込み時は第１信号判定誤差検出部６Ａからの正規化
信号判定誤差情報を選択させ、信号の引込み後の定常時
は第２信号判定誤差検出部６Ｂからの正規化信号判定誤
差情報を選択させる。
【００８２】また、位相切片変動除去部５は、セレクタ
６Ｃで選択的に出力された正規化信号判定誤差情報と周
波数オフセット予測部４Ａからの出力とに基づいて、伝
送信号の位相切片変動を予測して除去する。即ち、位相
切片変動除去部５の位相切片変動予測部５Ａでは、セレ
クタ６Ｃで選択的に出力された正規化信号判定誤差情報
と周波数オフセット予測部４Ａからの出力とに基づい
て、伝送信号の位相切片変動を予測し、加算器５Ｂで
は、位相切片変動予測部５Ａの出力と乗算器４Ｂの出力
とを加算して、位相切片変動を除去した信号を硬判定部
３Ａへ入力する。
【００８３】従って、前述の図１５における信号点Ａ
１，Ａ２で示したように、信号劣化の要因となっていた
位相切片変動を、図１４に示す信号点Ａ１′，Ａ２′に
示すように除去することができる。また、上述のキャリ
ア位相制御部６２が適用されたモデムでは、以下に示す
ようにデータの送受が行なわれる。
【００８４】すなわち、送信部２０では、シリアル／パ
ラレル変換器３０にて、メインチャネルデータＳＤｍ
は、シリアル／パラレル変換され、更にスクランブラ３
２Ａでスクランブル化処理を施されたのち、和分演算部
３４Ａにて、スクランブラ３２Ａの出力が和分演算を施
されて、相対差データとして生成され、トレリスコード
変調部３６で誤り訂正するための処理を施され、信号点
発生部３８Ａで、所望の信号点を発生せしめられる。
【００８５】一方、セカンダリデータＳＤｓも、スクラ
ンブラ３２ｂでスクランブル化処理を施されたのち、和
分演算部３４Ｂで和分演算を施されて、相対差データと
して生成され、信号点発生部３８Ａで、所望の信号点を
発生せしめられる。その後、両信号は、フレーム回転部
４０を経由し、ロールオフフィルタ４２で、フィルタリ
ング処理を施され、変調部４４で、変調処理を施され
る。さらに、変調信号は、固定等化部４６で遅延や回線
上の振幅成分等を等化され、アテネータ４８でレベル調
整を行なわれて、Ｄ／Ａ変換器２８でＤ／Ａ変換されて
から、非ナイキスト伝送方式にて回線上に送信される。
【００８６】受信部２２では、Ａ／Ｄ変換器２９でＡ／
Ｄ変換されてから、固定等化器５２で、遅延や回線上の
振幅成分等を等化されたのち、復調部５４で、復調処理
を施され、ロールオフフィルタ５６にてフィルタリング
処理を施されたのち、自動利得制御部５８で、復調信号
のレベルが所定の参照値となるようにループゲインを調
整されて、後段の自動等化部６０へ入力する受信レベル
が自動調整される。
【００８７】さらに、自動等化部６０では、回線の伝送
歪み等を補正するために等化処理が施され、更にキャリ
ア位相制御部６２で、上述したように周波数オフセット
や位相切片変動を予測して除去することによりキャリア
位相が補正されて、硬判定部６４Ａや軟判定部６４Ｂ
で、前置の信号判定が行なわれたのち、信号点判定部６
８Ａで、メインデータについての信号点が判定されると
ともに、信号点判定部６８Ｂにて、セカンダリデータに
ついての信号点が判定される。
【００８８】その後は、メインデータ，セカンダリデー
タはそれぞれ別々に差分演算処理やデスクラランブル処
理を施される。これにより、データ圧縮機能を使用しな
いでも、安定した超高速データ伝送を実現することがで
き、高い信頼性のモデムを提供することができる。この
ように、本発明の一実施例にかかるキャリア位相制御回
路によれば、位相切片変動を除去することができるの
で、通信速度が例えば２８．８ｋｂｐｓのような超高速
モデムに適用すれば、通信エラーの発生を抑制すること
ができ、これにより、超高速モデムの特性を飛躍的に向
上させることができ、延いてはこのモデムの実用化に大
きく寄与できる利点がある。
【００８９】また、第１の予測器５ＡＡで予測された位
相切片変動と、第２の予測器５ＡＢで信号判定誤差情報
と周波数オフセット予測部４Ａからの出力を整数倍した
信号とに基づいて予測された位相切片変動とを加算する
ことにより位相切片変動を予測しているので、より精度
の高い位相切片変動を予測することができるので、位相
切片変動除去部５において、位相切片変動の除去をより
高精度に行なうことができる利点もある。
【００９０】さらに、ベクトル平面上の所定位置に正規
化された信号に基づいて、周波数のずれを予測して除去
しているので、前述の場合と同様に、位相切片変動を除
去することができるとともに、周波数のずれを予測する
ための演算を簡素化する行なうことができる利点もあ
る。また、第１の予測器５ＡＡで予測された位相切片変
動と、第２の予測器５ＡＢで信号判定誤差情報と周波数
オフセット予測部４Ａからの出力を整数倍した信号とに
基づいて予測された位相切片変動とを加算することによ
り位相切片変動を予測する一方、ベクトル平面上の所定
位置に正規化された信号に基づいて、周波数のずれを予
測して除去しているので、前述の場合と同様に、位相切
片変動の除去をより高精度に行なうことができるほか、
周波数のずれを予測するための演算を簡素化する行なう
ことができ、これにより、通信速度が例えば２８．８ｋ
ｂｐｓのような超高速モデムに適用すれば、通信エラー
の発生を、簡素化された演算処理に基づいて高精度に抑
制することができる利点がある。
【００９１】また、セレクタ制御部６Ｄがセレクタ６Ｃ
を制御することにより、信号の引込み時は第１信号判定
誤差検出部６Ａからの正規化信号判定誤差情報をセレク
タ６Ｃで選択させ、信号の引込み後の定常時は第２信号
判定誤差検出部６Ｂからの正規化信号判定誤差情報をセ
レクタ６Ｃで選択させているので、信号の状態に応じた
位相切片変動を予測するための演算を効率的かつ高精度
に行なうことができる利点がある。
【００９２】（ｂ）その他 上述の実施例においては、信号の引込み時及び引込み後
の定常時とにより、信号判定誤差の検出態様を分けて、
位相切片変動を除去しているが、本発明によれば、これ
に限定されず、図１に示すように、単に、自動等化器か
らの出力に基づいて伝送信号の周波数のずれを予測して
除去する周波数オフセット除去部４と、周波数オフセッ
ト除去部４からの出力に基づいて、伝送信号の位相切片
変動を予測して除去し、その出力を信号判定部３へ入力
する位相切片変動除去部５とをそなえて構成しても、本
発明の特有の効果としての位相切片変動の除去を行なう
ことができる。
【００９３】さらに、上述の本実施例にかかる位相切片
変動除去の態様のほか、図２に示すように、単に、自動
等化器２からの出力に基づいて伝送信号の周波数のずれ
を予測する周波数オフセット予測部４Ａ及び周波数オフ
セット予測部４Ａの出力と自動等化器２からの出力とを
乗算する乗算器４Ｂを有する周波数オフセット除去部４
と、信号判定部３の入出力情報から信号判定誤差を検出
する信号判定誤差検出部６と、信号判定誤差検出部６で
得られた信号判定誤差情報と周波数オフセット除去部４
における周波数オフセット予測部４Ａからの出力とに基
づいて伝送信号の位相切片変動を予測する位相切片変動
予測部５Ａ及び位相切片変動予測部５Ａの出力と乗算器
４Ｂの出力とを加算して信号判定部３へ入力する加算器
５Ｂを有する位相切片変動除去部５とそなえて構成して
も、本発明の特有の効果としての位相切片変動の除去を
行なうことができる。
【００９４】この場合においては、位相切片変動予測部
５Ａが、信号判定誤差検出部６で得られた信号判定誤差
情報と周波数オフセット予測部４Ａからの出力との相関
を演算する相関演算部と、相関演算部の出力を更新する
更新部と、更新部の出力と周波数オフセット予測部４Ａ
からの出力とを乗算する乗算部とをそなえることができ
る。
【００９５】さらに、位相切片変動予測部５Ａが、信号
判定誤差検出部６で得られた信号判定誤差情報と周波数
オフセット予測部４Ａからの出力とに基づいて、伝送信
号の位相切片変動を予測する第１の予測器と、信号判定
誤差検出部６で得られた信号判定誤差情報と周波数オフ
セット予測部４Ａからの出力を整数倍した信号とに基づ
いて、伝送信号の位相切片変動を予測する第２の予測器
と、第１の予測器の出力と第２の予測器の出力とを加算
する加算器とをそなえて構成することもできる。
【００９６】この場合においては、第１の予測器が、信
号判定誤差検出部６で得られた信号判定誤差情報と周波
数オフセット予測部４Ａからの出力との相関を演算する
相関演算部と、相関演算部の出力を更新する更新部と、
更新部の出力と周波数オフセット予測部４Ａからの出力
とを乗算する乗算部とをそなえて構成されるとともに、
第２の予測器が、信号判定誤差検出部６で得られた信号
判定誤差情報と周波数オフセット予測部４Ａからの出力
を整数倍した信号との相関を演算する相関演算部と、相
関演算部の出力を更新する更新部と、更新部の出力と周
波数オフセット予測部４Ａからの出力とを乗算する乗算
部とをそなえて構成されることもできる。
【００９７】また、信号判定部３が、入力信号に対応す
る疑似参照信号を出力する硬判定部として構成されると
ともに、信号判定誤差検出部６が、硬判定部の入出力情
報から信号判定誤差を検出すべく構成されることがで
き、この場合においては、位相切片変動予測部５Ａが、
信号判定誤差検出部６で得られた信号判定誤差情報と周
波数オフセット予測部４Ａからの出力とに基づいて、伝
送信号の位相切片変動を予測する第１の予測器と、信号
判定誤差検出部６で得られた信号判定誤差情報と周波数
オフセット予測部４Ａからの出力を整数倍した信号とに
基づいて、伝送信号の位相切片変動を予測する第２の予
測器と、第１の予測器の出力と第２の予測器の出力とを
加算する加算器とをそなえて構成することもできる。
【００９８】また、信号判定部３を、入力信号に対応す
る疑似参照信号を出力する硬判定部と、硬判定部からの
疑似参照信号及び硬判定入力信号を受けて誤り訂正を施
す軟判定部とをそなえて構成され、且つ、信号判定誤差
検出部６が、硬判定部への入力情報と軟判定部からの出
力情報とから信号判定誤差を検出すべく構成することが
でき、この場合においては、位相切片変動予測部５Ａ
を、信号判定誤差検出部６で得られた信号判定誤差情報
と周波数オフセット予測部４Ａからの出力とに基づい
て、伝送信号の位相切片変動を予測する第１の予測器
と、信号判定誤差検出部６で得られた信号判定誤差情報
と周波数オフセット予測部４Ａからの出力を整数倍した
信号とに基づいて、伝送信号の位相切片変動を予測する
第２の予測器と、第１の予測器の出力と第２の予測器の
出力とを加算する加算器とをそなえて構成してもよい。
【００９９】また、信号判定部３を、入力信号に対応す
る疑似参照信号を出力する硬判定部として構成し、且
つ、該信号判定誤差検出部が、該硬判定部の入出力情報
からベクトル平面上の所定位置に正規化された信号判定
誤差を検出すべく構成することができ、この場合におい
ては、位相切片変動予測部５Ａを、信号判定誤差検出部
６で得られた正規化信号判定誤差情報と周波数オフセッ
ト予測部４Ａからの出力とに基づいて伝送信号の位相切
片変動を予測する第１の予測器と、信号判定誤差検出部
６で得られた正規化信号判定誤差情報と周波数オフセッ
ト予測部４Ａからの出力を整数倍した信号とに基づいて
伝送信号の位相切片変動を予測する第２の予測器と、第
１の予測器の出力と第２の予測器の出力とを加算する加
算器とをそなえて構成してもよい。
【０１００】また、信号判定部３を、入力信号に対応す
る疑似参照信号を出力する硬判定部と、硬判定部からの
疑似参照信号及び硬判定入力信号を受けて誤り訂正を施
す軟判定部とをそなえて構成し、信号判定誤差検出部６
を、硬判定部への入力情報と軟判定部からの出力情報と
からベクトル平面上の所定位置に正規化された信号判定
誤差を検出すべく構成することができ、この場合におい
ては、位相切片変動予測部５Ａが、信号判定誤差検出部
６で得られた正規化信号判定誤差情報と周波数オフセッ
ト予測部４Ａからの出力とに基づいて、伝送信号の位相
切片変動を予測する第１の予測器と、信号判定誤差検出
部６で得られた正規化信号判定誤差情報と周波数オフセ
ット予測部４Ａからの出力を整数倍した信号とに基づい
て、伝送信号の位相切片変動を予測する第２の予測器
と、第１の予測器の出力と第２の予測器の出力とを加算
する加算器とをそなえて構成されることができる。
【０１０１】また、信号判定部が、乗算器４Ｂの出力と
位相切片変動除去部５Ａの出力とを加算して信号判定部
３へ入力する加算器５Ｂからの信号に対応する疑似参照
信号を出力する硬判定部として構成されるとともに、硬
判定部への入力信号と硬判定部からの疑似参照信号とに
基づいて硬判定部への入力信号をベクトル平面上の所定
位置に正規化する正規化部が設けられて、且つ、周波数
オフセット除去部４が、正規化部からの出力に基づい
て、伝送信号の周波数のずれを予測して除去すべく構成
されることもできる。
【０１０２】さらに、本発明は、モデムに限定されず、
その他の伝送装置においても同様に適用できることはい
うまでもない。また、上述の実施例においては、非ナイ
キスト伝送方式でデータを伝送する際のモデムの受信部
に適用しているが、本発明はこれに限定されず、ナイキ
スト伝送方式でデータを伝送するものに用いても上述の
実施例と同様の利点が得られる。
【０１０３】
【発明の効果】以上詳述したように、請求項１，２，
３，６，８記載の本発明のキャリア位相制御回路によれ
ば、位相切片変動を除去することができるので、通信速
度が例えば２８．８ｋｂｐｓのような超高速モデムに適
用すれば、通信エラーの発生を抑制することができ、こ
れにより、超高速モデムの特性を飛躍的に向上させるこ
とができ、延いてはこのモデムの実用化に大きく寄与で
きる利点がある。
【０１０４】また、請求項４，５，６，９記載の本発明
のキャリア位相制御回路によれば、第１の予測器で予測
された位相切片変動と、第２の予測器で信号判定誤差情
報と周波数オフセット予測部からの出力を整数倍した信
号とに基づいて予測された位相切片変動とを加算するこ
とにより位相切片変動を予測しているので、前述の場合
と同様に、位相切片変動を除去することができるととも
に、より精度の高い位相切片変動を予測することができ
るので、位相切片変動除去部において、位相切片変動の
除去をより高精度に行なうことができ、通信速度が例え
ば２８．８ｋｂｐｓのような超高速モデムに適用すれ
ば、通信エラーの発生を高精度に抑制することができる
利点がある。
【０１０５】さらに、請求項１０，１２，１４記載の本
発明のキャリア位相制御回路によれば、ベクトル平面上
の所定位置に正規化された信号に基づいて、周波数のず
れを予測して除去しているので、前述の場合と同様に、
位相切片変動を除去することができるとともに、周波数
のずれを予測するための演算を簡素化する行なうことが
でき、これにより、通信速度が例えば２８．８ｋｂｐｓ
のような超高速モデムに適用すれば、通信エラーの発生
を、簡素化された演算処理に基づいて抑制することがで
きる利点もある。
【０１０６】また、請求項１１，１３記載の本発明のキ
ャリア位相制御回路によれば、第１の予測器で予測され
た位相切片変動と、第２の予測器で信号判定誤差情報と
周波数オフセット予測部からの出力を整数倍した信号と
に基づいて予測された位相切片変動とを加算することに
より位相切片変動を予測する一方、ベクトル平面上の所
定位置に正規化された信号に基づいて、周波数のずれを
予測して除去しているので、前述の場合と同様に、位相
切片変動の除去をより高精度に行なうことができるほ
か、周波数のずれを予測するための演算を簡素化する行
なうことができ、これにより、通信速度が例えば２８．
８ｋｂｐｓのような超高速モデムに適用すれば、通信エ
ラーの発生を、簡素化された演算処理に基づいて高精度
に抑制することができる利点がある。
【０１０７】さらに、請求項１５記載の本発明によれ
ば、セレクタ制御部でセレクタを制御することにより、
信号の引込み時は第１信号判定誤差検出部からの正規化
信号判定誤差情報をセレクタで選択させ、信号の引込み
後の定常時は第２信号判定誤差検出部からの正規化信号
判定誤差情報をセレクタで選択させているので、前述の
場合と同様に、位相切片変動を予測するための演算を容
易に行なうとともに、位相切片変動の除去をより高精度
に行なうことができるのみならず、信号の状態に応じた
位相切片変動を予測するための演算を効率的に行なうこ
とができ、通信速度が例えば２８．８ｋｂｐｓのような
超高速モデムに適用すれば、通信エラーの発生を、容易
な演算処理に基づいて高精度かつ効率的に抑制すること
ができる利点もある。
【図面の簡単な説明】
【図１】第１の発明の原理ブロック図である。
【図２】第２の発明の原理ブロック図である。
【図３】第３の発明の原理ブロック図である。
【図４】本発明の一実施例にかかるオンラインシステム
のブロック図である。
【図５】本発明の一実施例の要部を示すブロック図であ
る。
【図６】本発明の一実施例の要部を詳細に示すブロック
図である。
【図７】本発明の一実施例にかかるキャリア位相制御回
路を示すブロック図である。
【図８】本発明の一実施例にかかるキャリア位相制御回
路を示すブロック図である。
【図９】本発明の一実施例にかかるキャリア位相制御回
路を示すブロック図である。
【図１０】本発明の一実施例にかかるキャリア位相制御
部を詳細に示す回路構成図である。
【図１１】本発明の一実施例にかかる正規化部を詳細に
示す回路構成図である。
【図１２】本発明の一実施例にかかるキャリア位相制御
部を詳細に示す回路構成図である。
【図１３】本発明の一実施例にかかる正規化部を詳細に
示す回路構成図である。
【図１４】位相切片変動除去後のアイパターンを示す図
である。
【図１５】位相切片変動が信号劣化の要因となることを
説明する図である。
【符号の説明】
１Ａ〜１Ｃ キャリア位相制御回路 ２ 自動等化器 ３ 信号判定部 ３Ａ 硬判定部 ３Ｂ 軟判定部 ４ 周波数オフセット除去部 ４Ａ 周波数オフセット予測部 ４Ａ−１ 第１積分回路 ４Ａ−２ 正規化部 ４Ａ−３ 第２積分回路 ４Ｂ 乗算部 ５ 位相切片変動除去部 ５Ａ 位相切片変動予測部 ５ＡＡ 第１の予測器 ５ＡＡ−１，５ＡＢ−１ 相関演算部 ５ＡＡ−２，５ＡＢ−２ 更新部 ５ＡＡ−３，５ＡＢ−３ 乗算部 ５ＡＢ 第２の予測器 ５ＡＣ 加算器 ５Ｂ 加算部 ６Ａ 第１信号判定誤差検出部 ６Ａ−１ 正規化部 ６Ｂ 第２信号判定誤差検出部 ６Ｂ−１ 正規化部 ６Ｂ−１ 遅延部 ６Ｃ セレクタ ６Ｄ セレクタ制御部 ７ 正規化部 １０ ホスト（コンピュータ） １２，１２′ モデム １４ アナログ回線 １６Ａ〜１６Ｄ 端末 ２０ 変調機能付き送信部 ２２ 復調機能付き受信部 ２４ マイクロプロセッサユニット（ＭＰＵ） ２６ デジタルシグナルプロセッサ（ＤＳＰ） ２８ Ｄ／Ａ変換器 ２９ Ａ／Ｄ変換器 ３０ シリアル／パラレル変換器 ３２Ａ，３２Ｂ スクランブラ ３４Ａ 和分演算部 ３４Ｂ 和分演算部 ３６ トレリスコード変調部 ３８Ａ，３８Ｂ 信号点発生部 ４０ フレーム回転部 ４２ ロールオフフィルタ ４４ 変調部 ４６ 固定等化部 ４８ アテネータ ５０ シーケンサ（制御手段） ５２ 固定等化器 ５４ 復調部 ５６ ロールオフフィルタ ５８ 自動利得制御部（ＡＧＣ） ６０ 自動等化部（ＥＱＬ，自動等化器） ６２ キャリア位相補正部（ＣＡＰＣ，キャリア位相制
御部，キャリア位相制御回路） ６４ 前置の信号判定部 ６４Ａ 硬判定部 ６４Ｂ 軟判定部 ６６ フレーム逆回転部 ６８Ａ，６８Ｂ 信号点判定部 ７０Ａ，７０Ｂ 差分演算部 ７２Ａ，７２Ｂ デスクランブラ ８０ キャリア検出部（ＣＤ） ８２ トレーニングデータ検出部（ＴＲＧ） ８４ インパルス再生部 ８４Ａ インパルス検出部 ８６ タイミング抽出部 ８８ タイミングロック部 ９０ シーケンサ ９１ 乗算部 ９２，９３ 丸め処理部 ９４Ａ，９４Ｂ 加算部 ９４Ｃ 遅延部 ９５Ａ 乗算部 ９５Ｂ 丸め処理部 ９５Ｃ 乗算部 ９５Ｄ 遅延部 ９６ 丸め処理部 ９７ レベル処理部 ９８ 乗算部 ９９ 丸め処理部 １０１ 正規化ベクトル発生部 １０２ 乗算部 １０３ 加算部 １０４ 丸め処理部 １０５ 乗算部 １０６ 丸め処理部

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 伝送装置の受信側に設けられ、自動等化
    器と信号判定部との間に介装されるキャリア位相制御回
    路において、 該自動等化器からの出力に基づいて、伝送信号の周波数
    のずれを予測して除去する周波数オフセット除去部と、 該周波数オフセット除去部からの出力に基づいて、伝送
    信号の位相切片変動を予測して除去し、その出力を該信
    号判定部へ入力する位相切片変動除去部とをそなえて構
    成されたことを特徴とする、キャリア位相制御回路。
  2. 【請求項２】 伝送装置の受信側に設けられ、自動等化
    器と信号判定部との間に介装されるキャリア位相制御回
    路において、 該自動等化器からの出力に基づいて伝送信号の周波数の
    ずれを予測する周波数オフセット予測部及び該周波数オ
    フセット予測部の出力と該自動等化器からの出力とを乗
    算する乗算器を有する周波数オフセット除去部と、 該信号判定部の入出力情報から信号判定誤差を検出する
    信号判定誤差検出部と、 該信号判定誤差検出部で得られた信号判定誤差情報と該
    周波数オフセット除去部における該周波数オフセット予
    測部からの出力とに基づいて伝送信号の位相切片変動を
    予測する位相切片変動予測部及び該位相切片変動予測部
    の出力と該乗算器の出力とを加算して該信号判定部へ入
    力する加算器を有する位相切片変動除去部とそなえて構
    成されたことを特徴とする、キャリア位相制御回路。
  3. 【請求項３】 該位相切片変動予測部が、該信号判定誤
    差検出部で得られた信号判定誤差情報と該周波数オフセ
    ット予測部からの出力との相関を演算する相関演算部
    と、該相関演算部の出力を更新する更新部と、該更新部
    の出力と該周波数オフセット予測部からの出力とを乗算
    する乗算部とをそなえて構成されたことを特徴とする請
    求項２記載のキャリア位相制御回路。
  4. 【請求項４】 該位相切片変動予測部が、 該信号判定誤差検出部で得られた信号判定誤差情報と該
    周波数オフセット予測部からの出力とに基づいて、伝送
    信号の位相切片変動を予測する第１の予測器と、 該信号判定誤差検出部で得られた信号判定誤差情報と該
    周波数オフセット予測部からの出力を整数倍した信号と
    に基づいて、伝送信号の位相切片変動を予測する第２の
    予測器と、 該第１の予測器の出力と該第２の予測器の出力とを加算
    する加算器とをそなえて構成されたことを特徴とする請
    求項２記載のキャリア位相制御回路。
  5. 【請求項５】 該第１の予測器が、該信号判定誤差検出
    部で得られた信号判定誤差情報と該周波数オフセット予
    測部からの出力との相関を演算する相関演算部と、該相
    関演算部の出力を更新する更新部と、該更新部の出力と
    該周波数オフセット予測部からの出力とを乗算する乗算
    部とをそなえて構成されるとともに、 該第２の予測器が、該信号判定誤差検出部で得られた信
    号判定誤差情報と該周波数オフセット予測部からの出力
    を整数倍した信号との相関を演算する相関演算部と、該
    相関演算部の出力を更新する更新部と、該更新部の出力
    と該周波数オフセット予測部からの出力とを乗算する乗
    算部とをそなえて構成されていることを特徴とする請求
    項４記載のキャリア位相制御回路。
  6. 【請求項６】 該信号判定部が、入力信号に対応する疑
    似参照信号を出力する硬判定部として構成され、 且つ、該信号判定誤差検出部が、該硬判定部の入出力情
    報から信号判定誤差を検出すべく構成されていることを
    特徴とする請求項２記載のキャリア位相制御回路。
  7. 【請求項７】 該信号判定部が、入力信号に対応する疑
    似参照信号を出力する硬判定部として構成されるととも
    に、 該信号判定誤差検出部が、該硬判定部の入出力情報から
    信号判定誤差を検出すべく構成され、 且つ、該位相切片変動予測部が、該信号判定誤差検出部
    で得られた信号判定誤差情報と該周波数オフセット予測
    部からの出力とに基づいて、伝送信号の位相切片変動を
    予測する第１の予測器と、該信号判定誤差検出部で得ら
    れた信号判定誤差情報と該周波数オフセット予測部から
    の出力を整数倍した信号とに基づいて、伝送信号の位相
    切片変動を予測する第２の予測器と、該第１の予測器の
    出力と該第２の予測器の出力とを加算する加算器とをそ
    なえて構成されていることを特徴とする請求項２記載の
    キャリア位相制御回路。
  8. 【請求項８】 該信号判定部が、入力信号に対応する疑
    似参照信号を出力する硬判定部と、該硬判定部からの疑
    似参照信号及び硬判定入力信号を受けて誤り訂正を施す
    軟判定部とをそなえて構成され、 且つ、該信号判定誤差検出部が、該硬判定部への入力情
    報と該軟判定部からの出力情報とから信号判定誤差を検
    出すべく構成されていることを特徴とする請求項２記載
    のキャリア位相制御回路。
  9. 【請求項９】 該信号判定部が、入力信号に対応する疑
    似参照信号を出力する硬判定部と、該硬判定部からの疑
    似参照信号及び硬判定入力信号を受けて誤り訂正を施す
    軟判定部とをそなえて構成されるとともに、 該信号判定誤差検出部が、該硬判定部への入力情報と該
    軟判定部からの出力情報とから信号判定誤差を検出すべ
    く構成され、 且つ、該位相切片変動予測部が、該信号判定誤差検出部
    で得られた信号判定誤差情報と該周波数オフセット予測
    部からの出力とに基づいて、伝送信号の位相切片変動を
    予測する第１の予測器と、該信号判定誤差検出部で得ら
    れた信号判定誤差情報と該周波数オフセット予測部から
    の出力を整数倍した信号とに基づいて、伝送信号の位相
    切片変動を予測する第２の予測器と、該第１の予測器の
    出力と該第２の予測器の出力とを加算する加算器とをそ
    なえて構成されていることを特徴とする請求項２記載の
    キャリア位相制御回路。
  10. 【請求項１０】 該信号判定部が、入力信号に対応する
    疑似参照信号を出力する硬判定部として構成され、 且つ、該信号判定誤差検出部が、該硬判定部の入出力情
    報からベクトル平面上の所定位置に正規化された信号判
    定誤差を検出すべく構成されていることを特徴とする請
    求項２記載のキャリア位相制御回路。
  11. 【請求項１１】 該信号判定部が、入力信号に対応する
    疑似参照信号を出力する硬判定部として構成されるとと
    もに、 該信号判定誤差検出部が、該硬判定部の入出力情報から
    ベクトル平面上の所定位置に正規化された信号判定誤差
    を検出すべく構成され、 且つ、該位相切片変動予測部が、該信号判定誤差検出部
    で得られた正規化信号判定誤差情報と該周波数オフセッ
    ト予測部からの出力とに基づいて伝送信号の位相切片変
    動を予測する第１の予測器と、該信号判定誤差検出部で
    得られた正規化信号判定誤差情報と該周波数オフセット
    予測部からの出力を整数倍した信号とに基づいて伝送信
    号の位相切片変動を予測する第２の予測器と、該第１の
    予測器の出力と該第２の予測器の出力とを加算する加算
    器とをそなえて構成されていることを特徴とする請求項
    ２記載のキャリア位相制御回路。
  12. 【請求項１２】 該信号判定部が、入力信号に対応する
    疑似参照信号を出力する硬判定部と、該硬判定部からの
    疑似参照信号及び硬判定入力信号を受けて誤り訂正を施
    す軟判定部とをそなえて構成され、 該信号判定誤差検出部が、該硬判定部への入力情報と該
    軟判定部からの出力情報とからベクトル平面上の所定位
    置に正規化された信号判定誤差を検出すべく構成されて
    いることを特徴とする請求項２記載のキャリア位相制御
    回路。
  13. 【請求項１３】 該信号判定部が、入力信号に対応する
    疑似参照信号を出力する硬判定部と、該硬判定部からの
    疑似参照信号及び硬判定入力信号を受けて誤り訂正を施
    す軟判定部とをそなえて構成されるとともに、 該信号判定誤差検出部が、該硬判定部への入力情報と該
    軟判定部からの出力情報とからベクトル平面上の所定位
    置に正規化された信号判定誤差を検出すべく構成され、 且つ、該位相切片変動予測部が、該信号判定誤差検出部
    で得られた正規化信号判定誤差情報と該周波数オフセッ
    ト予測部からの出力とに基づいて、伝送信号の位相切片
    変動を予測する第１の予測器と、該信号判定誤差検出部
    で得られた正規化信号判定誤差情報と該周波数オフセッ
    ト予測部からの出力を整数倍した信号とに基づいて、伝
    送信号の位相切片変動を予測する第２の予測器と、該第
    １の予測器の出力と該第２の予測器の出力とを加算する
    加算器とをそなえて構成されていることを特徴とする請
    求項２記載のキャリア位相制御回路。
  14. 【請求項１４】 該信号判定部が、該乗算器の出力と該
    位相切片変動予測部の出力とを加算して該信号判定部へ
    入力する加算器からの信号に対応する疑似参照信号を出
    力する硬判定部として構成されるとともに、 該硬判定部への入力信号と該硬判定部からの疑似参照信
    号とに基づいて該硬判定部への入力信号をベクトル平面
    上の所定位置に正規化する正規化部が設けられて、 且つ、該周波数オフセット除去部が、該正規化部からの
    出力に基づいて、伝送信号の周波数のずれを予測して除
    去すべく構成されていることを特徴とする請求項２記載
    のキャリア位相制御回路。
  15. 【請求項１５】 伝送装置の受信側に設けられ、自動等
    化器と、入力信号に対応する疑似参照信号を出力する硬
    判定部及び該硬判定部からの疑似参照信号及び硬判定入
    力信号を受けて誤り訂正を施す軟判定部とを有する信号
    判定部との間に介装されるキャリア位相制御回路におい
    て、 該硬判定部への入力信号と該硬判定部からの疑似参照信
    号とに基づいて該硬判定部への入力信号をベクトル平面
    上の所定位置に正規化する正規化部と、 該正規化部からの出力に基づいて、伝送信号の周波数の
    ずれを予測する周波数オフセット予測部及び該周波数オ
    フセット予測部の出力と該自動等化器からの出力とを乗
    算して伝送信号の周波数のずれを除去する乗算器を有す
    る周波数オフセット除去部と、 該硬判定部への入出力情報からベクトル平面上の所定位
    置に正規化された信号判定誤差を検出する第１信号判定
    誤差検出部と、 該硬判定部への入力情報と該軟判定部からの出力情報と
    からベクトル平面上の所定位置に正規化された信号判定
    誤差を検出する第２信号判定誤差検出部と、 上記の第１信号判定誤差検出部又は第２信号判定誤差検
    出部からの正規化信号判定誤差情報を選択的に出力する
    セレクタと、 該セレクタで選択的に出力された正規化信号判定誤差情
    報と該周波数オフセット予測部からの出力とに基づい
    て、伝送信号の位相切片変動を予測する位相切片変動予
    測部及び該位相切片変動予測部の出力と該乗算器の出力
    とを加算して、位相切片変動を除去した信号を該硬判定
    部へ入力する加算器を有する位相切片変動除去部と、 信号の引込み時は該第１信号判定誤差検出部からの正規
    化信号判定誤差情報を該セレクタで選択させ、信号の引
    込み後の定常時は該第２信号判定誤差検出部からの正規
    化信号判定誤差情報を該セレクタで選択させるよう、該
    セレクタを制御するセレクタ制御部とをそなえて構成さ
    れたことを特徴とする、キャリア位相制御回路。
JP6317332A 1994-12-20 1994-12-20 キャリア位相制御回路 Pending JPH08172464A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6317332A JPH08172464A (ja) 1994-12-20 1994-12-20 キャリア位相制御回路
US08/553,990 US5757865A (en) 1994-12-20 1995-11-06 Carrier phase control circuit
GB9524433A GB2296637B (en) 1994-12-20 1995-11-29 Carrier phase control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6317332A JPH08172464A (ja) 1994-12-20 1994-12-20 キャリア位相制御回路

Publications (1)

Publication Number Publication Date
JPH08172464A true JPH08172464A (ja) 1996-07-02

Family

ID=18087034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6317332A Pending JPH08172464A (ja) 1994-12-20 1994-12-20 キャリア位相制御回路

Country Status (3)

Country Link
US (1) US5757865A (ja)
JP (1) JPH08172464A (ja)
GB (1) GB2296637B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462471B1 (ko) * 2002-09-05 2004-12-17 한국전자통신연구원 디지털 신호의 위상오차 보상장치 및 방법
US6947497B1 (en) 1999-07-12 2005-09-20 Samsung Electronics Co., Ltd. Digital signal receiver and method for receiving digital signal

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117555A (ja) * 1997-06-26 1999-01-22 Mitsubishi Electric Corp データ伝送システム、受信装置および記録媒体
US6366607B1 (en) 1998-05-14 2002-04-02 Interdigital Technology Corporation Processing for improved performance and reduced pilot
US6553518B1 (en) 1999-03-08 2003-04-22 International Business Machines Corporation Severe error detectors, methods and computer program products that use constellation specific error event thresholds to detect severe error events during demodulation of a signal comprising symbols from a plurality of symbol constellations
US6661847B1 (en) 1999-05-20 2003-12-09 International Business Machines Corporation Systems methods and computer program products for generating and optimizing signal constellations
US6650657B1 (en) 1999-10-29 2003-11-18 International Business Machines Corporation Systems, methods and computer program products for identifying digital impairments in modem signals
US6754258B1 (en) 1999-10-29 2004-06-22 International Business Machines Corporation Systems, methods and computer program products for averaging learned levels in the presence of digital impairments based on patterns
US6505222B1 (en) 1999-10-29 2003-01-07 International Business Machines Corporation Systems methods and computer program products for controlling undesirable bias in an equalizer
US6611563B1 (en) 1999-10-29 2003-08-26 International Business Machines Corporation Systems, methods and computer program products for data mode refinement of modem constellation points
US6816545B1 (en) 1999-10-29 2004-11-09 International Business Machines Corporation Systems, methods and computer program products for identifying digital impairments in modems based on clusters and/or skips in pulse code modulation signal levels
US6662322B1 (en) 1999-10-29 2003-12-09 International Business Machines Corporation Systems, methods, and computer program products for controlling the error rate in a communication device by adjusting the distance between signal constellation points
US6823017B1 (en) 1999-10-29 2004-11-23 International Business Machines Corporation Systems, methods and computer program products for filtering glitches from measured values in a sequence of code points
US6765955B1 (en) 1999-10-29 2004-07-20 International Business Machines Corporation Methods, systems and computer program products establishing a communication configuration for a modem connection to compensate for echo noise
US6792040B1 (en) 1999-10-29 2004-09-14 International Business Machines Corporation Modems having a dual power mode capability and methods of operating same
US6826157B1 (en) 1999-10-29 2004-11-30 International Business Machines Corporation Systems, methods, and computer program products for controlling data rate reductions in a communication device by using a plurality of filters to detect short-term bursts of errors and long-term sustainable errors
US6792004B1 (en) 1999-10-29 2004-09-14 International Business Machines Corporation Systems, methods and computer program products for averaging learned levels in the presence of robbed-bit signaling based on proximity
US6967995B1 (en) 1999-10-29 2005-11-22 International Business Machines Corporation Methods, systems and computer program products for carrier drop detection using a variable threshold
US6839382B1 (en) 1999-10-29 2005-01-04 International Business Machines Corporation System, methods and computer program products for identifying digital impairments in modem signals using signature analysis and signal level comparison analysis
US6823004B1 (en) 1999-10-29 2004-11-23 International Business Machines Corporation Methods, systems and computer program products for monitoring performance of a modem during a connection
EP2230773A1 (en) * 2000-03-28 2010-09-22 InterDigital Technology Corporation Cdma system which uses pre-rotation before transmission
US6757327B1 (en) * 2000-10-02 2004-06-29 Lsi Logic Corporation Serial data communication receiver having adaptive termination resistors
US6980602B1 (en) * 2001-01-31 2005-12-27 Comsys Communication & Signal Processing Ltd. Normalization of equalizer soft output for channels with varying noise power
US8259830B1 (en) * 2009-10-14 2012-09-04 Google Inc. Simultaneous use of multiple radio frequency channels
US8923364B1 (en) 2013-03-13 2014-12-30 Google Inc. Transmitting data over discontiguous portions of radio frequency spectrum

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4777640A (en) * 1986-06-09 1988-10-11 Motorola, Inc. Frequency adaptive phase jitter canceler
JPS63128842A (ja) * 1986-11-19 1988-06-01 Hitachi Ltd 適応型キヤリア位相制御装置
JPH0624399B2 (ja) * 1988-03-22 1994-03-30 富士通株式会社 受信信号処理方式
EP0621712B1 (en) * 1989-06-13 2001-03-07 Fujitsu Limited Distortion canceller for line receivers
EP0536687B1 (en) * 1991-10-07 1999-04-14 Nippon Telegraph And Telephone Corporation Method and apparatus for demodulation with adaptive phase control in quasicoherent detection
US5255290A (en) * 1992-08-21 1993-10-19 Teknekron Communications System, Inc. Method and apparatus for combined frequency offset and timing offset estimation
CA2110881C (en) * 1992-12-09 1998-07-28 Kyo Takahashi Adaptive equalizer capable of compensating for carrier frequency offset
JPH06188929A (ja) * 1992-12-18 1994-07-08 Fujitsu Ltd 周波数オフセット除去方法及び装置
JP3205110B2 (ja) * 1993-02-18 2001-09-04 富士通株式会社 周波数オフセット対応式変復調装置
JP3396318B2 (ja) * 1994-12-20 2003-04-14 富士通株式会社 自動等化器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6947497B1 (en) 1999-07-12 2005-09-20 Samsung Electronics Co., Ltd. Digital signal receiver and method for receiving digital signal
KR100462471B1 (ko) * 2002-09-05 2004-12-17 한국전자통신연구원 디지털 신호의 위상오차 보상장치 및 방법

Also Published As

Publication number Publication date
US5757865A (en) 1998-05-26
GB2296637B (en) 1999-07-14
GB2296637A (en) 1996-07-03
GB9524433D0 (en) 1996-01-31

Similar Documents

Publication Publication Date Title
US5757865A (en) Carrier phase control circuit
CA2110881C (en) Adaptive equalizer capable of compensating for carrier frequency offset
JP3201768B2 (ja) 適応性位相同期ループ
US10608743B2 (en) Transmission characteristic compensation apparatus, transmission characteristic compensation method, and communication apparatus
US5710792A (en) Adaptive equalizer
EP0366160A1 (en) Non intrusive channel impairment analyser
JP3728573B2 (ja) 復調装置
JPH0614627B2 (ja) モデムのトレーニング方法
JP3404228B2 (ja) クロック位相検出回路
US7831004B2 (en) Synchronous detecting circuit
JPH08172463A (ja) 位相ジッタ抽出回路及び位相ジッタキャンセル回路
US6690753B2 (en) Receiver having decisional feedback equalizer with remodulation and related methods
US6148037A (en) Sampling timing phase error detector for VSB modulation signal
JP3575883B2 (ja) ディジタル復調器
JP3396318B2 (ja) 自動等化器
JP3205110B2 (ja) 周波数オフセット対応式変復調装置
US4792964A (en) Adaptive jitter canceller having sinusoidal accentuator and jitter prediction filter
KR101019481B1 (ko) 타이밍 복구 장치 및 방법
JP3461522B2 (ja) フレーム信号処理装置
EP0621712B1 (en) Distortion canceller for line receivers
KR20010076780A (ko) 보간 필터를 사용한 타이밍 복원 병렬 처리 방법 및 그 장치
KR100325690B1 (ko) 엘엠에스 기법을 이용한 결정-지향 반송파 복원장치 및 방법
JP2003134178A (ja) 位相ジッタ抽出回路及び位相ジッタキャンセル回路
JP4438581B2 (ja) 復調装置及び復調方法
JP2001285147A (ja) 自動等化回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030408