JPH0817814A - 素子分離用酸化阻止膜の形成方法 - Google Patents
素子分離用酸化阻止膜の形成方法Info
- Publication number
- JPH0817814A JPH0817814A JP6168949A JP16894994A JPH0817814A JP H0817814 A JPH0817814 A JP H0817814A JP 6168949 A JP6168949 A JP 6168949A JP 16894994 A JP16894994 A JP 16894994A JP H0817814 A JPH0817814 A JP H0817814A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sin
- element isolation
- sio
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体基板における結晶欠陥や格子歪等の発
生を抑制しつつ素子分離用の半導体酸化膜を形成する。 【構成】 Ｓｉ基板１１に緩衝用のＳｉＯ2 膜１２を形
成し、ＳｉＯ2 膜１２の表面を窒化してＳｉＮ膜１３を
形成し、ＣＶＤ法でＳｉＮ膜１３上にＳｉＮ膜１４を堆
積させる。そして、パターニング後のＳｉＮ膜１３、１
４を酸化阻止膜にして、素子分離用のＳｉＯ2 膜１５を
形成する。ＳｉＮ膜１３、１４は、ＳｉＮ膜１４のみに
比べて膜質が優れており、酸化阻止能力を低下させるこ
となくその膜厚を薄くすることができるので、ＳｉＯ2
膜１５を形成する際にＳｉ基板１１に与える応力を低減
させることができる。
生を抑制しつつ素子分離用の半導体酸化膜を形成する。 【構成】 Ｓｉ基板１１に緩衝用のＳｉＯ2 膜１２を形
成し、ＳｉＯ2 膜１２の表面を窒化してＳｉＮ膜１３を
形成し、ＣＶＤ法でＳｉＮ膜１３上にＳｉＮ膜１４を堆
積させる。そして、パターニング後のＳｉＮ膜１３、１
４を酸化阻止膜にして、素子分離用のＳｉＯ2 膜１５を
形成する。ＳｉＮ膜１３、１４は、ＳｉＮ膜１４のみに
比べて膜質が優れており、酸化阻止能力を低下させるこ
となくその膜厚を薄くすることができるので、ＳｉＯ2
膜１５を形成する際にＳｉ基板１１に与える応力を低減
させることができる。
Description
【０００１】
【産業上の利用分野】本発明は、素子分離用の半導体酸
化膜を半導体基板に形成するために用いる素子分離用酸
化阻止膜の形成方法に関するものである。
化膜を半導体基板に形成するために用いる素子分離用酸
化阻止膜の形成方法に関するものである。
【０００２】
【従来の技術】素子分離用の半導体酸化膜を半導体基板
に形成する方法として、ＬＯＣＯＳ法等がある。ＬＯＣ
ＯＳ法では、Ｓｉ基板の表面を熱酸化して緩衝用の薄い
ＳｉＯ2 膜を形成し、このＳｉＯ2 膜上にＳｉＮ膜をＣ
ＶＤ法で堆積させる。そして、これらのＳｉＮ膜とＳｉ
Ｏ2 膜とを素子活性領域のパターンに加工し、パターニ
ング後のＳｉＮ膜を酸化阻止膜にしてＳｉ基板の表面を
熱酸化して、素子分離用のＳｉＯ2 膜を選択的に形成す
る。
に形成する方法として、ＬＯＣＯＳ法等がある。ＬＯＣ
ＯＳ法では、Ｓｉ基板の表面を熱酸化して緩衝用の薄い
ＳｉＯ2 膜を形成し、このＳｉＯ2 膜上にＳｉＮ膜をＣ
ＶＤ法で堆積させる。そして、これらのＳｉＮ膜とＳｉ
Ｏ2 膜とを素子活性領域のパターンに加工し、パターニ
ング後のＳｉＮ膜を酸化阻止膜にしてＳｉ基板の表面を
熱酸化して、素子分離用のＳｉＯ2 膜を選択的に形成す
る。
【０００３】ところで、酸化阻止膜として用いているＳ
ｉＮ膜は、Ｓｉ基板に与える応力が大きく、その膜厚が
厚いほど、Ｓｉ基板の結晶欠陥や格子歪等を増大させ
て、接合リークやゲート絶縁膜耐圧等の素子特性を劣化
させる。従って、ＳｉＮ膜の膜厚を薄くするほど、特性
の優れた半導体素子を形成することができる。
ｉＮ膜は、Ｓｉ基板に与える応力が大きく、その膜厚が
厚いほど、Ｓｉ基板の結晶欠陥や格子歪等を増大させ
て、接合リークやゲート絶縁膜耐圧等の素子特性を劣化
させる。従って、ＳｉＮ膜の膜厚を薄くするほど、特性
の優れた半導体素子を形成することができる。
【０００４】
【発明が解決しようとする課題】しかし、ＣＶＤ法で堆
積させるＳｉＮ膜の膜厚を薄くし過ぎると、ＳｉＮ膜の
酸化阻止能力が低下し、Ｈ2 ＯやＯ2 等の酸化因子がこ
のＳｉＮ膜を透過して、下地のＳｉ基板が酸化されてし
まう。つまり、素子分離用のＳｉＯ2 膜をＳｉ基板の表
面に選択的に形成することができなくなる。
積させるＳｉＮ膜の膜厚を薄くし過ぎると、ＳｉＮ膜の
酸化阻止能力が低下し、Ｈ2 ＯやＯ2 等の酸化因子がこ
のＳｉＮ膜を透過して、下地のＳｉ基板が酸化されてし
まう。つまり、素子分離用のＳｉＯ2 膜をＳｉ基板の表
面に選択的に形成することができなくなる。
【０００５】このため、従来は、ＣＶＤ法で堆積させる
ＳｉＮ膜の膜厚として少なくとも１５０ｎｍ程度は必要
であり、ＳｉＮ膜の酸化阻止能力を低下させることなく
その膜厚を薄くして特性が優れた半導体素子を形成する
ことが困難であった。
ＳｉＮ膜の膜厚として少なくとも１５０ｎｍ程度は必要
であり、ＳｉＮ膜の酸化阻止能力を低下させることなく
その膜厚を薄くして特性が優れた半導体素子を形成する
ことが困難であった。
【０００６】なお、Ｓｉ基板の結晶欠陥を抑制しつつ素
子分離用のＳｉＯ2 膜におけるバーズビークを抑制する
ために、緩衝用のＳｉＯ2 膜を形成せず、Ｓｉ基板をＮ
Ｈ3プラズマ雰囲気に曝す処理等によって膜厚の薄いＳ
ｉＮ膜をＳｉ基板の表面に直接に形成するＳＩＬＯ法が
ある。
子分離用のＳｉＯ2 膜におけるバーズビークを抑制する
ために、緩衝用のＳｉＯ2 膜を形成せず、Ｓｉ基板をＮ
Ｈ3プラズマ雰囲気に曝す処理等によって膜厚の薄いＳ
ｉＮ膜をＳｉ基板の表面に直接に形成するＳＩＬＯ法が
ある。
【０００７】しかし、ＳｉとＳｉＮとではエッチング選
択比が小さく、Ｓｉ基板の表面からＳｉＮ膜を完全に除
去することが難しいので、ＳＩＬＯ法では、その後に素
子活性領域の表面に所望の膜厚のゲート酸化膜を形成す
ることができない等の可能性がある。
択比が小さく、Ｓｉ基板の表面からＳｉＮ膜を完全に除
去することが難しいので、ＳＩＬＯ法では、その後に素
子活性領域の表面に所望の膜厚のゲート酸化膜を形成す
ることができない等の可能性がある。
【０００８】
【課題を解決するための手段】請求項１の素子分離用酸
化阻止膜の形成方法は、素子分離用の半導体酸化膜１
５、２４、２５を形成すべき半導体基板１１の表面に緩
衝用の半導体酸化膜１２を形成する工程と、前記緩衝用
の半導体酸化膜１２の表面を窒化して第１の半導体窒化
膜１３を形成する工程と、前記第１の半導体窒化膜１３
上に第２の半導体窒化膜１４、１７を堆積させる工程と
を有することを特徴としている。
化阻止膜の形成方法は、素子分離用の半導体酸化膜１
５、２４、２５を形成すべき半導体基板１１の表面に緩
衝用の半導体酸化膜１２を形成する工程と、前記緩衝用
の半導体酸化膜１２の表面を窒化して第１の半導体窒化
膜１３を形成する工程と、前記第１の半導体窒化膜１３
上に第２の半導体窒化膜１４、１７を堆積させる工程と
を有することを特徴としている。
【０００９】請求項２の素子分離用酸化阻止膜の形成方
法は、窒化性雰囲気中での熱処理によって前記窒化を行
うことを特徴としている。
法は、窒化性雰囲気中での熱処理によって前記窒化を行
うことを特徴としている。
【００１０】請求項３の素子分離用酸化阻止膜の形成方
法は、前記窒化性雰囲気がＮ2 、ＮＨ3 またはＮ2 Ｏを
含む雰囲気であることを特徴としている。
法は、前記窒化性雰囲気がＮ2 、ＮＨ3 またはＮ2 Ｏを
含む雰囲気であることを特徴としている。
【００１１】
【作用】本発明による素子分離用酸化阻止膜の形成方法
では、緩衝用の半導体酸化膜１２の表面を窒化して形成
した第１の半導体窒化膜１３とこの第１の半導体窒化膜
１３上に堆積させた第２の半導体窒化膜１４、１７との
積層膜を素子分離用酸化阻止膜としており、この積層膜
は堆積のみで形成した半導体窒化膜１４、１７に比べて
膜質が優れている。
では、緩衝用の半導体酸化膜１２の表面を窒化して形成
した第１の半導体窒化膜１３とこの第１の半導体窒化膜
１３上に堆積させた第２の半導体窒化膜１４、１７との
積層膜を素子分離用酸化阻止膜としており、この積層膜
は堆積のみで形成した半導体窒化膜１４、１７に比べて
膜質が優れている。
【００１２】このため、素子分離用酸化阻止膜の酸化阻
止能力を低下させることなくその膜厚を薄くすることが
でき、素子分離用の半導体酸化膜１５、２４、２５を半
導体基板１１に形成する際に、この半導体基板１１に与
える応力を低減させることができる。
止能力を低下させることなくその膜厚を薄くすることが
でき、素子分離用の半導体酸化膜１５、２４、２５を半
導体基板１１に形成する際に、この半導体基板１１に与
える応力を低減させることができる。
【００１３】
【実施例】以下、本発明の第１〜第３実施例を、図１〜
４を参照しながら説明する。図１が、ＬＯＣＯＳ法に適
用した第１実施例を示している。この第１実施例では、
Ｈ2 ／Ｏ2 ＝４／６、温度８５０℃のパイロジェニック
酸化によって、図１（ａ）に示す様に、Ｓｉ基板１１の
表面に、膜厚１０ｎｍの緩衝用のＳｉＯ2 膜１２を形成
する。
４を参照しながら説明する。図１が、ＬＯＣＯＳ法に適
用した第１実施例を示している。この第１実施例では、
Ｈ2 ／Ｏ2 ＝４／６、温度８５０℃のパイロジェニック
酸化によって、図１（ａ）に示す様に、Ｓｉ基板１１の
表面に、膜厚１０ｎｍの緩衝用のＳｉＯ2 膜１２を形成
する。
【００１４】そして、ＮＨ3 雰囲気中における１０００
℃、１分間の高速アニールでＳｉＯ2 膜１２の表面を窒
化して、膜厚０．３〜１ｎｍ程度のＳｉＮ膜１３をＳｉ
Ｏ2膜１２の表面に形成する。このときの雰囲気は窒化
性雰囲気であればよく、ＮＨ 3 の代わりにＮ2 やＮ2 Ｏ
等の雰囲気を用いることもできる。また、高速アニール
の代わりに、電気炉アニールを行ってもよい。
℃、１分間の高速アニールでＳｉＯ2 膜１２の表面を窒
化して、膜厚０．３〜１ｎｍ程度のＳｉＮ膜１３をＳｉ
Ｏ2膜１２の表面に形成する。このときの雰囲気は窒化
性雰囲気であればよく、ＮＨ 3 の代わりにＮ2 やＮ2 Ｏ
等の雰囲気を用いることもできる。また、高速アニール
の代わりに、電気炉アニールを行ってもよい。
【００１５】その後、ＮＨ3 ／ＳｉＨ2 Ｃｌ2 ＝４０／
１、温度７６０℃のＣＶＤ法によって、膜厚３０ｎｍの
ＳｉＮ膜１４をＳｉＮ膜１３上に堆積させる。そして、
図１（ｂ）に示す様に、ＳｉＮ膜１４、１３とＳｉＯ2
膜１２とをＲＩＥで素子活性領域のパターンに加工し、
図１（ｃ）に示す様に、パターニング後のＳｉＮ膜１
３、１４を酸化阻止膜にしてＳｉ基板１１の表面を熱酸
化して、素子分離用のＳｉＯ2 膜１５を選択的に形成す
る。
１、温度７６０℃のＣＶＤ法によって、膜厚３０ｎｍの
ＳｉＮ膜１４をＳｉＮ膜１３上に堆積させる。そして、
図１（ｂ）に示す様に、ＳｉＮ膜１４、１３とＳｉＯ2
膜１２とをＲＩＥで素子活性領域のパターンに加工し、
図１（ｃ）に示す様に、パターニング後のＳｉＮ膜１
３、１４を酸化阻止膜にしてＳｉ基板１１の表面を熱酸
化して、素子分離用のＳｉＯ2 膜１５を選択的に形成す
る。
【００１６】以上の様な第１実施例では、ＣＶＤ法で堆
積させたＳｉＮ膜１４の膜厚が、３０ｎｍであり、従来
の１５０ｎｍ程度に比べて非常に薄くなっている。しか
し、ＳｉＯ2 膜１５を選択的に形成することができて、
ＳｉＮ膜１３、１４全体の酸化阻止能力は低下していな
い。このため、Ｓｉ基板１１に与える応力が小さく、Ｓ
ｉ基板１１における結晶欠陥や格子歪等の発生が少な
い。
積させたＳｉＮ膜１４の膜厚が、３０ｎｍであり、従来
の１５０ｎｍ程度に比べて非常に薄くなっている。しか
し、ＳｉＯ2 膜１５を選択的に形成することができて、
ＳｉＮ膜１３、１４全体の酸化阻止能力は低下していな
い。このため、Ｓｉ基板１１に与える応力が小さく、Ｓ
ｉ基板１１における結晶欠陥や格子歪等の発生が少な
い。
【００１７】図２が、所謂埋め込みＬＯＣＯＳ法に適用
した第２実施例を示している。この第２実施例でも、図
２（ａ）（ｂ）に示す様に、ＳｉＮ膜１４、１３とＳｉ
Ｏ2膜１２とをＲＩＥで素子活性領域のパターンに加工
するまでは、図１に示した第１実施例と実質的に同様の
工程を実行する。
した第２実施例を示している。この第２実施例でも、図
２（ａ）（ｂ）に示す様に、ＳｉＮ膜１４、１３とＳｉ
Ｏ2膜１２とをＲＩＥで素子活性領域のパターンに加工
するまでは、図１に示した第１実施例と実質的に同様の
工程を実行する。
【００１８】しかし、この第２実施例では、ＳｉＯ2 膜
１２に対するＲＩＥに引き続き、同じパターンでＳｉ基
板１１に対するＲＩＥをも行って、Ｓｉ基板１１に溝１
６を形成する。そして、ＳｉＯ2 膜１２及びＳｉＮ膜１
３を形成したときと同様の工程を繰り返して、溝１６の
内面にもＳｉＯ2 膜１２及びＳｉＮ膜１３を形成する。
１２に対するＲＩＥに引き続き、同じパターンでＳｉ基
板１１に対するＲＩＥをも行って、Ｓｉ基板１１に溝１
６を形成する。そして、ＳｉＯ2 膜１２及びＳｉＮ膜１
３を形成したときと同様の工程を繰り返して、溝１６の
内面にもＳｉＯ2 膜１２及びＳｉＮ膜１３を形成する。
【００１９】次に、図２（ｃ）に示す様に、ＳｉＮ膜１
７をＣＶＤ法で全面に堆積させ、ＳｉＮ膜１７、１３を
エッチバックして、これらのＳｉＮ膜１７、１３から成
る側壁を溝１６の内側面にのみ形成する。その後、図２
（ｄ）に示す様に、ＳｉＮ膜１３、１４、１７を酸化阻
止膜にして溝１６の底面を熱酸化して、Ｓｉ基板１１内
に埋め込まれた素子分離用のＳｉＯ2 膜１５を選択的に
形成する。
７をＣＶＤ法で全面に堆積させ、ＳｉＮ膜１７、１３を
エッチバックして、これらのＳｉＮ膜１７、１３から成
る側壁を溝１６の内側面にのみ形成する。その後、図２
（ｄ）に示す様に、ＳｉＮ膜１３、１４、１７を酸化阻
止膜にして溝１６の底面を熱酸化して、Ｓｉ基板１１内
に埋め込まれた素子分離用のＳｉＯ2 膜１５を選択的に
形成する。
【００２０】以上の様な第２実施例では、溝１６の内側
面に形成した側壁が、ＣＶＤ法によって堆積させたＳｉ
Ｎ膜１７のみではなく、アニールによる窒化で形成した
ＳｉＮ膜１３からも成っているので、溝１６の内側面に
おける酸化阻止能力が高い。従って、ＳｉＯ2 膜１５に
おけるバーズビークの成長を抑制する効果もあり、所謂
埋め込みＬＯＣＯＳ法に適用したこの第２実施例は効果
が大きい。
面に形成した側壁が、ＣＶＤ法によって堆積させたＳｉ
Ｎ膜１７のみではなく、アニールによる窒化で形成した
ＳｉＮ膜１３からも成っているので、溝１６の内側面に
おける酸化阻止能力が高い。従って、ＳｉＯ2 膜１５に
おけるバーズビークの成長を抑制する効果もあり、所謂
埋め込みＬＯＣＯＳ法に適用したこの第２実施例は効果
が大きい。
【００２１】図３、４が、トレンチ素子分離に適用した
第３実施例を示している。なお、図３、４は、Ｓｉ基板
のうちでトレンチの幅が狭い領域と広い領域とを夫々示
している。この第３実施例では、図３（ａ）、図４
（ａ）に示す様に、素子分離領域のパターンでＳｉ基板
１１をエッチングして、幅の狭いトレンチ２１と幅の広
いトレンチ２２とを形成する。
第３実施例を示している。なお、図３、４は、Ｓｉ基板
のうちでトレンチの幅が狭い領域と広い領域とを夫々示
している。この第３実施例では、図３（ａ）、図４
（ａ）に示す様に、素子分離領域のパターンでＳｉ基板
１１をエッチングして、幅の狭いトレンチ２１と幅の広
いトレンチ２２とを形成する。
【００２２】その後、上述の第１実施例と同様の工程を
実行して、トレンチ２１、２２の内面をも含む全面に、
ＳｉＯ2 膜１２及びＳｉＮ膜１３、１４を形成する。そ
して、図３（ｂ）に示す様に、多結晶Ｓｉ膜２３をＣＶ
Ｄ法で全面に堆積させ、この多結晶Ｓｉ膜２３をエッチ
バックして、トレンチ２１を多結晶Ｓｉ膜２３で埋め
る。
実行して、トレンチ２１、２２の内面をも含む全面に、
ＳｉＯ2 膜１２及びＳｉＮ膜１３、１４を形成する。そ
して、図３（ｂ）に示す様に、多結晶Ｓｉ膜２３をＣＶ
Ｄ法で全面に堆積させ、この多結晶Ｓｉ膜２３をエッチ
バックして、トレンチ２１を多結晶Ｓｉ膜２３で埋め
る。
【００２３】ところで、多結晶Ｓｉ膜２３をＣＶＤ法で
全面に堆積させても、幅の狭いトレンチ２１上では平坦
に堆積するが、幅の広いトレンチ２２上では平坦には堆
積しない。このため、図３（ｂ）に示した様に、トレン
チ２１を埋める程度に多結晶Ｓｉ膜２３をエッチバック
しても、図４（ｂ）に示す様に、幅の広いトレンチ２２
では、多結晶Ｓｉ膜２３は内側面に側壁状にしか残ら
ず、ＳｉＮ膜１４、１３及びＳｉＯ2 膜１２もエッチン
グされてしまう。
全面に堆積させても、幅の狭いトレンチ２１上では平坦
に堆積するが、幅の広いトレンチ２２上では平坦には堆
積しない。このため、図３（ｂ）に示した様に、トレン
チ２１を埋める程度に多結晶Ｓｉ膜２３をエッチバック
しても、図４（ｂ）に示す様に、幅の広いトレンチ２２
では、多結晶Ｓｉ膜２３は内側面に側壁状にしか残ら
ず、ＳｉＮ膜１４、１３及びＳｉＯ2 膜１２もエッチン
グされてしまう。
【００２４】次に、ＳｉＮ膜１３、１４を酸化阻止膜に
して熱酸化を行う。この結果、図３（ｃ）に示す様に、
トレンチ２１内の多結晶Ｓｉ膜２３の表面が酸化され
て、ＳｉＯ2 膜２４が形成される。また、図４（ｃ）に
示す様に、トレンチ２２内の側壁状の多結晶Ｓｉ膜２３
とこのトレンチ２２の底面で露出しているＳｉ基板１１
とが酸化されて、ＳｉＯ2 膜２５が自己整合的に形成さ
れる。
して熱酸化を行う。この結果、図３（ｃ）に示す様に、
トレンチ２１内の多結晶Ｓｉ膜２３の表面が酸化され
て、ＳｉＯ2 膜２４が形成される。また、図４（ｃ）に
示す様に、トレンチ２２内の側壁状の多結晶Ｓｉ膜２３
とこのトレンチ２２の底面で露出しているＳｉ基板１１
とが酸化されて、ＳｉＯ2 膜２５が自己整合的に形成さ
れる。
【００２５】以上の様な第３実施例では、ＳｉＯ2 膜２
４におけるバーズビークの成長を抑制するためにトレン
チ２１内にもＳｉＮ膜１４を堆積させているが、このＳ
ｉＮ膜１４の膜厚を薄くするほど、多結晶Ｓｉ膜２３で
トレンチ２１を良好に埋め込むことができる。従って、
ＳｉＮ膜１３によってＳｉＮ膜１４の膜厚を薄くするこ
ともできるこの第３実施例は効果が大きい。
４におけるバーズビークの成長を抑制するためにトレン
チ２１内にもＳｉＮ膜１４を堆積させているが、このＳ
ｉＮ膜１４の膜厚を薄くするほど、多結晶Ｓｉ膜２３で
トレンチ２１を良好に埋め込むことができる。従って、
ＳｉＮ膜１３によってＳｉＮ膜１４の膜厚を薄くするこ
ともできるこの第３実施例は効果が大きい。
【００２６】
【発明の効果】本発明による素子分離用酸化阻止膜の形
成方法では、素子分離用酸化阻止膜の酸化阻止能力を低
下させることなくその膜厚を薄くすることができ、素子
分離用の半導体酸化膜を半導体基板に形成する際に、こ
の半導体基板に与える応力を低減させることができる。
成方法では、素子分離用酸化阻止膜の酸化阻止能力を低
下させることなくその膜厚を薄くすることができ、素子
分離用の半導体酸化膜を半導体基板に形成する際に、こ
の半導体基板に与える応力を低減させることができる。
【００２７】このため、半導体基板における結晶欠陥や
格子歪等の発生を抑制しつつ素子分離用の半導体酸化膜
を形成することができて、接合リークやゲート絶縁膜耐
圧等の特性が優れた半導体素子を形成することが可能に
なる。
格子歪等の発生を抑制しつつ素子分離用の半導体酸化膜
を形成することができて、接合リークやゲート絶縁膜耐
圧等の特性が優れた半導体素子を形成することが可能に
なる。
【図１】本発明の第１実施例を工程順に示す側断面図で
ある。
ある。
【図２】本発明の第２実施例を工程順に示す側断面図で
ある。
ある。
【図３】本発明の第３実施例のうちでトレンチの幅が狭
い領域を工程順に示す側断面図である。
い領域を工程順に示す側断面図である。
【図４】第３実施例のうちでトレンチの幅が広い領域を
工程順に示す側断面図である。
工程順に示す側断面図である。
１１ Ｓｉ基板 １２ ＳｉＯ2 膜 １３ ＳｉＮ膜 １４ ＳｉＮ膜 １５ ＳｉＯ2 膜 １７ ＳｉＮ膜 ２４ ＳｉＯ2 膜 ２５ ＳｉＯ2 膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8234 27/06 27/08 ３３１ Ａ Ｈ０１Ｌ 21/76 Ｚ 27/06 １０２ Ｄ
Claims (3)
- 【請求項１】 素子分離用の半導体酸化膜を形成すべき
半導体基板の表面に緩衝用の半導体酸化膜を形成する工
程と、 前記緩衝用の半導体酸化膜の表面を窒化して第１の半導
体窒化膜を形成する工程と、 前記第１の半導体窒化膜上に第２の半導体窒化膜を堆積
させる工程とを有することを特徴とする素子分離用酸化
阻止膜の形成方法。 - 【請求項２】 窒化性雰囲気中での熱処理によって前記
窒化を行うことを特徴とする請求項１記載の素子分離用
酸化阻止膜の形成方法。 - 【請求項３】 前記窒化性雰囲気がＮ2 、ＮＨ3 または
Ｎ2 Ｏを含む雰囲気であることを特徴とする請求項２記
載の素子分離用酸化阻止膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6168949A JPH0817814A (ja) | 1994-06-28 | 1994-06-28 | 素子分離用酸化阻止膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6168949A JPH0817814A (ja) | 1994-06-28 | 1994-06-28 | 素子分離用酸化阻止膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0817814A true JPH0817814A (ja) | 1996-01-19 |
Family
ID=15877532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6168949A Pending JPH0817814A (ja) | 1994-06-28 | 1994-06-28 | 素子分離用酸化阻止膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817814A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316477A (ja) * | 1995-05-13 | 1996-11-29 | Lg Semicon Co Ltd | 半導体素子の製造方法 |
| JPH09321131A (ja) * | 1996-05-30 | 1997-12-12 | Nec Corp | 半導体装置およびその製造方法 |
| JP2005353766A (ja) * | 2004-06-09 | 2005-12-22 | Sony Corp | 固体撮像素子及びその製造方法 |
-
1994
- 1994-06-28 JP JP6168949A patent/JPH0817814A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316477A (ja) * | 1995-05-13 | 1996-11-29 | Lg Semicon Co Ltd | 半導体素子の製造方法 |
| JPH09321131A (ja) * | 1996-05-30 | 1997-12-12 | Nec Corp | 半導体装置およびその製造方法 |
| JP2005353766A (ja) * | 2004-06-09 | 2005-12-22 | Sony Corp | 固体撮像素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2812811B2 (ja) | 半導体装置のフィールド酸化膜形成方法 | |
| US20010041421A1 (en) | Trench isolatoin regions having trench liners with recessed ends | |
| JPH09321132A (ja) | 半導体装置のトレンチ素子分離方法 | |
| KR950004972B1 (ko) | 반도체 장치의 필드산화막 형성 방법 | |
| US5432118A (en) | Process for forming field isolation | |
| KR960005552B1 (ko) | 반도체 소자의 분리막 형성 방법 | |
| JPH0864592A (ja) | 再酸化シリコンを使用した同時的な頭部酸化物の形成方法 | |
| JPH11330226A (ja) | 浅いトレンチアイソレ―ション方法 | |
| JP3974269B2 (ja) | 半導体装置のトレンチ隔離形成方法 | |
| JP3171810B2 (ja) | 素子分離酸化膜の製造方法 | |
| JPH04278534A (ja) | 半導体装置の素子分離方法 | |
| JPH06216120A (ja) | 集積回路の電気的分離構造の形成方法 | |
| JP2875972B2 (ja) | 半導体素子の隔離方法 | |
| JPH0817814A (ja) | 素子分離用酸化阻止膜の形成方法 | |
| JPH0817813A (ja) | 半導体装置の製造方法 | |
| CN1233851A (zh) | 沟槽隔离的形成方法 | |
| US6197662B1 (en) | Semiconductor processing method of forming field isolation oxide using a polybuffered mask which includes a base nitride layer on the substrate, and other semiconductor processing methods | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| JPH067557B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR960010461B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| JPH11111838A (ja) | シリコン含量が多いシリコン窒化膜を使用するトレンチ素子分離方法 | |
| KR100199007B1 (ko) | 필드산화막 형성과 트랜치 형성이 혼합된 소자 격리방법 | |
| JPH05243215A (ja) | 改良型ポリ−バッファ型ｌｏｃｏｓ構成体製造方法 | |
| US6133118A (en) | Edge polysilicon buffer LOCOS isolation | |
| JP2995948B2 (ja) | 半導体装置の製造方法 |