JPH09321131A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09321131A JPH09321131A JP13712396A JP13712396A JPH09321131A JP H09321131 A JPH09321131 A JP H09321131A JP 13712396 A JP13712396 A JP 13712396A JP 13712396 A JP13712396 A JP 13712396A JP H09321131 A JPH09321131 A JP H09321131A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- film
- insulating film
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 86
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 60
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 230000003647 oxidation Effects 0.000 claims abstract description 49
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 30
- 238000002955 isolation Methods 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims abstract description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 238000011049 filling Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000002253 acid Substances 0.000 claims 1
- 238000007739 conversion coating Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 27
- 229910052710 silicon Inorganic materials 0.000 abstract description 27
- 239000010703 silicon Substances 0.000 abstract description 27
- 230000008569 process Effects 0.000 abstract description 7
- 239000011800 void material Substances 0.000 abstract description 4
- 230000008021 deposition Effects 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 比較的少ない工程数で、トレンチをボイドの
発生がなく完全に埋め込むことのできるトレンチ型素子
分離構造とその形成方法を提供する。 【解決手段】 シリコン基板２０上にシリコン酸化膜２
４、第１のシリコン窒化膜２５を形成した後、これらを
エッチングしてトレンチ２１を形成する。次に、全面に
第２のシリコン窒化膜２２を形成した後、ポリシリコン
膜の堆積、エッチバックを行うことにより、トレンチ２
１側面にポリシリコン膜２６のサイドウォール２７を形
成する。そして、熱酸化を行うことによりポリシリコン
のサイドウォール２７をシリコン酸化膜に変化させると
同時に、トレンチ２１底面の露出したシリコン基板２０
もシリコン酸化膜に変化させ、これらシリコン酸化膜２
３ａでトレンチ２１内を埋め込む。
発生がなく完全に埋め込むことのできるトレンチ型素子
分離構造とその形成方法を提供する。 【解決手段】 シリコン基板２０上にシリコン酸化膜２
４、第１のシリコン窒化膜２５を形成した後、これらを
エッチングしてトレンチ２１を形成する。次に、全面に
第２のシリコン窒化膜２２を形成した後、ポリシリコン
膜の堆積、エッチバックを行うことにより、トレンチ２
１側面にポリシリコン膜２６のサイドウォール２７を形
成する。そして、熱酸化を行うことによりポリシリコン
のサイドウォール２７をシリコン酸化膜に変化させると
同時に、トレンチ２１底面の露出したシリコン基板２０
もシリコン酸化膜に変化させ、これらシリコン酸化膜２
３ａでトレンチ２１内を埋め込む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、素子分離手段として用いら
れるトレンチ（溝）型素子分離構造とその形成方法に関
するものである。
その製造方法に関し、特に、素子分離手段として用いら
れるトレンチ（溝）型素子分離構造とその形成方法に関
するものである。
【０００２】
【従来の技術】半導体集積回路の微細化に伴い、小さな
面積で高い分離耐圧と反転電圧を有するトレンチ分離法
の採用が有力となってきている。以下に、トレンチ構造
を用いた従来の素子分離領域の形成方法の一例（以下、
従来例１という）について説明する。図３は、その手順
を示すプロセスフロー図である。
面積で高い分離耐圧と反転電圧を有するトレンチ分離法
の採用が有力となってきている。以下に、トレンチ構造
を用いた従来の素子分離領域の形成方法の一例（以下、
従来例１という）について説明する。図３は、その手順
を示すプロセスフロー図である。
【０００３】図３（ａ）に示すように、まず、シリコン
基板１上にシリコン酸化膜２、シリコン窒化膜３を順次
堆積した後、素子分離領域となる領域のシリコン窒化膜
３、シリコン酸化膜２、およびシリコン基板１をエッチ
ングし、トレンチ４を形成する。次に、図３（ｂ）に示
すように、後で埋め込み絶縁膜となる、ＣＶＤ法による
シリコン酸化膜５（以下、ＣＶＤシリコン酸化膜と称す
る）を全面に堆積する。その後、図３（ｃ）に示すよう
に、シリコン窒化膜３をエッチングストッパーとしてＣ
ＶＤシリコン酸化膜５をエッチバックし、これをトレン
チ４内にのみ残存させる。この際、エッチバック法とし
ては、反応性イオンエッチング（Reactive Ion Etchin
g, ＲＩＥ）法、あるいは化学機械研磨（Chemical Mech
anical Polishing , ＣＭＰ）法等が用いられる。さら
に、図３（ｄ）に示すように、シリコン酸化膜２とシリ
コン窒化膜３をウェットエッチング等で除去することに
よって、素子分離領域が完成する。
基板１上にシリコン酸化膜２、シリコン窒化膜３を順次
堆積した後、素子分離領域となる領域のシリコン窒化膜
３、シリコン酸化膜２、およびシリコン基板１をエッチ
ングし、トレンチ４を形成する。次に、図３（ｂ）に示
すように、後で埋め込み絶縁膜となる、ＣＶＤ法による
シリコン酸化膜５（以下、ＣＶＤシリコン酸化膜と称す
る）を全面に堆積する。その後、図３（ｃ）に示すよう
に、シリコン窒化膜３をエッチングストッパーとしてＣ
ＶＤシリコン酸化膜５をエッチバックし、これをトレン
チ４内にのみ残存させる。この際、エッチバック法とし
ては、反応性イオンエッチング（Reactive Ion Etchin
g, ＲＩＥ）法、あるいは化学機械研磨（Chemical Mech
anical Polishing , ＣＭＰ）法等が用いられる。さら
に、図３（ｄ）に示すように、シリコン酸化膜２とシリ
コン窒化膜３をウェットエッチング等で除去することに
よって、素子分離領域が完成する。
【０００４】また、特開平５−２７５５２８号公報に
は、素子分離領域の形成方法の他の例（以下、従来例２
という）が開示されている。図４は、その手順を示すプ
ロセスフロー図である。
は、素子分離領域の形成方法の他の例（以下、従来例２
という）が開示されている。図４は、その手順を示すプ
ロセスフロー図である。
【０００５】図４（ａ）に示すように、まず、シリコン
基板７上にシリコン酸化膜８、シリコン窒化膜９、シリ
コン酸化膜１０を順次堆積する。次に、素子分離領域と
なる領域のシリコン酸化膜１０、シリコン窒化膜９、シ
リコン酸化膜８を除去し、シリコン基板７をエッチング
して、トレンチ１１を形成する。次に、図４（ｂ）に示
すように、熱酸化法によりトレンチ１１の内面にシリコ
ン酸化膜８ａを形成し、ついで、ＣＶＤ法を用いてシリ
コン窒化膜９ａを全面に堆積した後、エッチバックを行
うことにより、トレンチ１１の側面にサイドウォール１
２を形成すると同時に、トレンチ１１底面のシリコン酸
化膜８およびシリコン窒化膜９を除去してシリコン基板
７を露出させる。そして、ＣＶＤ法によりアモルファス
シリコン膜１３を全面に形成する。次に、図４（ｃ）に
示すように、アニール処理によりシリコン基板７に接触
している部分からトレンチ１１内のアモルファスシリコ
ン膜１３を単結晶化して単結晶シリコン１４とする。そ
の後、図４（ｄ）に示すように、単結晶化されなかった
アモルファスシリコン膜１３、およびシリコン酸化膜１
０をウェットエッチングにより除去する。最後に、図４
（ｅ）に示すように、トレンチ１１内に残った単結晶シ
リコン１４を熱酸化することによって、素子分離領域と
なるシリコン酸化膜１５を形成する。
基板７上にシリコン酸化膜８、シリコン窒化膜９、シリ
コン酸化膜１０を順次堆積する。次に、素子分離領域と
なる領域のシリコン酸化膜１０、シリコン窒化膜９、シ
リコン酸化膜８を除去し、シリコン基板７をエッチング
して、トレンチ１１を形成する。次に、図４（ｂ）に示
すように、熱酸化法によりトレンチ１１の内面にシリコ
ン酸化膜８ａを形成し、ついで、ＣＶＤ法を用いてシリ
コン窒化膜９ａを全面に堆積した後、エッチバックを行
うことにより、トレンチ１１の側面にサイドウォール１
２を形成すると同時に、トレンチ１１底面のシリコン酸
化膜８およびシリコン窒化膜９を除去してシリコン基板
７を露出させる。そして、ＣＶＤ法によりアモルファス
シリコン膜１３を全面に形成する。次に、図４（ｃ）に
示すように、アニール処理によりシリコン基板７に接触
している部分からトレンチ１１内のアモルファスシリコ
ン膜１３を単結晶化して単結晶シリコン１４とする。そ
の後、図４（ｄ）に示すように、単結晶化されなかった
アモルファスシリコン膜１３、およびシリコン酸化膜１
０をウェットエッチングにより除去する。最後に、図４
（ｅ）に示すように、トレンチ１１内に残った単結晶シ
リコン１４を熱酸化することによって、素子分離領域と
なるシリコン酸化膜１５を形成する。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
従来例１を用いた場合、トレンチ４内にＣＶＤシリコン
酸化膜５を埋め込む際に、トレンチ４の下部におけるＣ
ＶＤシリコン酸化膜５の成長速度がトレンチ４上部のそ
れに比べて小さいため、トレンチ４の下部がＣＶＤシリ
コン酸化膜５で満たされる前に上部が塞がってしまい、
その結果、図３（ｂ）に示すようなボイド１７が形成さ
れる。そのため、エッチバック後に素子分離領域の中央
部分にスリット１８が生じる。このスリット１８は、後
工程でのゲート配線の形成、特にエッチングを困難にす
る。また、後の工程でスリット内にゲート配線の材料が
入り込み、トレンチ側壁の、いわゆる側壁トランジスタ
がオンしやすい状態を作り出し、トランジスタの閾値電
圧を変動させてしまう。
従来例１を用いた場合、トレンチ４内にＣＶＤシリコン
酸化膜５を埋め込む際に、トレンチ４の下部におけるＣ
ＶＤシリコン酸化膜５の成長速度がトレンチ４上部のそ
れに比べて小さいため、トレンチ４の下部がＣＶＤシリ
コン酸化膜５で満たされる前に上部が塞がってしまい、
その結果、図３（ｂ）に示すようなボイド１７が形成さ
れる。そのため、エッチバック後に素子分離領域の中央
部分にスリット１８が生じる。このスリット１８は、後
工程でのゲート配線の形成、特にエッチングを困難にす
る。また、後の工程でスリット内にゲート配線の材料が
入り込み、トレンチ側壁の、いわゆる側壁トランジスタ
がオンしやすい状態を作り出し、トランジスタの閾値電
圧を変動させてしまう。
【０００７】そこで、このスリットの発生を防ぐため
に、従来例２の方法が提案された。ところが、この方法
では、まず、アモルファスシリコン膜を堆積し、続いて
これを部分的に単結晶化し、その後にその部分をシリコ
ン酸化膜に変換するため、手順が複雑であり、工程数が
多くなる。また、アモルファスシリコン膜の単結晶化の
制御が困難である。さらに、半導体集積回路の微細化に
伴い、分離耐圧を稼ぐためにトレンチが深くなるに従っ
て、トレンチを完全に埋め込むのにシリコン酸化膜の膜
厚を厚くする必要があるため、単結晶化と熱酸化に要す
る時間が長くなり、量産には不向きな方法であった。こ
のように、従来例２の方法も種々の問題点を抱えてい
た。
に、従来例２の方法が提案された。ところが、この方法
では、まず、アモルファスシリコン膜を堆積し、続いて
これを部分的に単結晶化し、その後にその部分をシリコ
ン酸化膜に変換するため、手順が複雑であり、工程数が
多くなる。また、アモルファスシリコン膜の単結晶化の
制御が困難である。さらに、半導体集積回路の微細化に
伴い、分離耐圧を稼ぐためにトレンチが深くなるに従っ
て、トレンチを完全に埋め込むのにシリコン酸化膜の膜
厚を厚くする必要があるため、単結晶化と熱酸化に要す
る時間が長くなり、量産には不向きな方法であった。こ
のように、従来例２の方法も種々の問題点を抱えてい
た。
【０００８】本発明は、上記の課題を解決するためにな
されたものであって、比較的少ない工程数で、素子分離
領域となるトレンチをボイドの発生がなく完全に埋め込
むことのできる半導体装置とその製造方法を提供するこ
とを目的とする。
されたものであって、比較的少ない工程数で、素子分離
領域となるトレンチをボイドの発生がなく完全に埋め込
むことのできる半導体装置とその製造方法を提供するこ
とを目的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、半導体基板上にトレンチ
が形成され、トレンチの内面のうち少なくともトレンチ
側面の下部に耐酸化性を有する被覆絶縁膜が形成される
とともに、トレンチ側面の下部以外の部分が埋め込み絶
縁膜で埋め込まれていることを特徴とするものである。
また、前記埋め込み絶縁膜が、半導体基板表面より上方
に突出するとともにトレンチの周縁より外方に延びて、
トレンチ周縁の半導体基板の角部を覆っていることが望
ましい。そして、前記耐酸化性被覆絶縁膜としてはシリ
コン窒化膜が用いられ、前記埋め込み絶縁膜としては熱
酸化法によるシリコン酸化膜とＣＶＤ法によるシリコン
酸化膜からなる複合膜が用いられる。
めに、本発明の半導体装置は、半導体基板上にトレンチ
が形成され、トレンチの内面のうち少なくともトレンチ
側面の下部に耐酸化性を有する被覆絶縁膜が形成される
とともに、トレンチ側面の下部以外の部分が埋め込み絶
縁膜で埋め込まれていることを特徴とするものである。
また、前記埋め込み絶縁膜が、半導体基板表面より上方
に突出するとともにトレンチの周縁より外方に延びて、
トレンチ周縁の半導体基板の角部を覆っていることが望
ましい。そして、前記耐酸化性被覆絶縁膜としてはシリ
コン窒化膜が用いられ、前記埋め込み絶縁膜としては熱
酸化法によるシリコン酸化膜とＣＶＤ法によるシリコン
酸化膜からなる複合膜が用いられる。
【００１０】また、本発明の半導体装置の製造方法は、
半導体基板上に下地絶縁膜、耐酸化性を有する絶縁膜を
順次形成する第１の工程と、素子分離領域となる領域の
耐酸化性絶縁膜、下地絶縁膜、および半導体基板をエッ
チングすることにより、半導体基板内にトレンチを形成
する第２の工程と、トレンチの内面を含む全面に耐酸化
性を有する被覆絶縁膜を形成する第３の工程と、トレン
チ内を含む全面に酸化可能な半導体膜を堆積した後、エ
ッチバックを行うことにより、トレンチ内の少なくとも
側面に半導体膜を残しサイドウォールとする第４の工程
と、耐酸化性絶縁膜および耐酸化性被覆絶縁膜を耐酸化
マスクとして熱酸化を行うことにより、半導体膜からな
るサイドウォールを半導体酸化膜に変化させ、トレンチ
内を半導体酸化膜からなる埋め込み絶縁膜で埋め込む第
５の工程、を有することを特徴とするものである。
半導体基板上に下地絶縁膜、耐酸化性を有する絶縁膜を
順次形成する第１の工程と、素子分離領域となる領域の
耐酸化性絶縁膜、下地絶縁膜、および半導体基板をエッ
チングすることにより、半導体基板内にトレンチを形成
する第２の工程と、トレンチの内面を含む全面に耐酸化
性を有する被覆絶縁膜を形成する第３の工程と、トレン
チ内を含む全面に酸化可能な半導体膜を堆積した後、エ
ッチバックを行うことにより、トレンチ内の少なくとも
側面に半導体膜を残しサイドウォールとする第４の工程
と、耐酸化性絶縁膜および耐酸化性被覆絶縁膜を耐酸化
マスクとして熱酸化を行うことにより、半導体膜からな
るサイドウォールを半導体酸化膜に変化させ、トレンチ
内を半導体酸化膜からなる埋め込み絶縁膜で埋め込む第
５の工程、を有することを特徴とするものである。
【００１１】また、他の方法として、前記第４の工程に
おいて、エッチバックを行うことによりトレンチ内の側
面に半導体膜を残しサイドウォールとすると同時に、ト
レンチ底面の耐酸化性被覆絶縁膜を除去して半導体基板
を露出させ、前記第５の工程において、熱酸化を行うこ
とにより半導体膜からなるサイドウォールを半導体酸化
膜に変化させると同時に、トレンチ底面の露出した半導
体基板も半導体酸化膜に変化させ、これら半導体酸化膜
からなる埋め込み絶縁膜でトレンチ内を埋め込むように
してもよい。さらに、前記第５の工程において半導体酸
化膜でトレンチ内を埋め込んだ後に、トレンチ下部以外
の耐酸化性絶縁膜および耐酸化性被覆絶縁膜を除去し、
埋め込み絶縁膜の上部を半導体基板上に突出させる第６
の工程と、全面にサイドウォール付加用絶縁膜を形成し
た後、エッチバックを行うことにより、埋め込み絶縁膜
上部の半導体基板から突出した部分にトレンチの周縁よ
り外方に延びるサイドウォールを付加する第７の工程、
を加えてもよい。また、前記第２の工程においてトレン
チを形成した後に、トレンチ内の半導体基板表面にスト
レス緩和用絶縁膜を形成し、その後、第３の工程におい
て耐酸化性被覆絶縁膜を形成してもよい。また、酸化可
能な半導体膜としては、ポリシリコン膜あるいはアモル
ファスシリコン膜を用いることができる。
おいて、エッチバックを行うことによりトレンチ内の側
面に半導体膜を残しサイドウォールとすると同時に、ト
レンチ底面の耐酸化性被覆絶縁膜を除去して半導体基板
を露出させ、前記第５の工程において、熱酸化を行うこ
とにより半導体膜からなるサイドウォールを半導体酸化
膜に変化させると同時に、トレンチ底面の露出した半導
体基板も半導体酸化膜に変化させ、これら半導体酸化膜
からなる埋め込み絶縁膜でトレンチ内を埋め込むように
してもよい。さらに、前記第５の工程において半導体酸
化膜でトレンチ内を埋め込んだ後に、トレンチ下部以外
の耐酸化性絶縁膜および耐酸化性被覆絶縁膜を除去し、
埋め込み絶縁膜の上部を半導体基板上に突出させる第６
の工程と、全面にサイドウォール付加用絶縁膜を形成し
た後、エッチバックを行うことにより、埋め込み絶縁膜
上部の半導体基板から突出した部分にトレンチの周縁よ
り外方に延びるサイドウォールを付加する第７の工程、
を加えてもよい。また、前記第２の工程においてトレン
チを形成した後に、トレンチ内の半導体基板表面にスト
レス緩和用絶縁膜を形成し、その後、第３の工程におい
て耐酸化性被覆絶縁膜を形成してもよい。また、酸化可
能な半導体膜としては、ポリシリコン膜あるいはアモル
ファスシリコン膜を用いることができる。
【００１２】本発明の半導体装置の製造方法において
は、トレンチ内に形成する酸化可能な半導体膜として、
具体的にはポリシリコン膜、アモルファスシリコン膜等
を用いるが、これらは、一般にＣＶＤシリコン酸化膜等
に比べると、トレンチ内でほぼ均一な成長速度で形成さ
れるため、これを熱酸化することにより、ボイドが形成
されることなく、トレンチ内を絶縁膜で確実に埋め込む
ことができる。しかも、従来例２のように単結晶シリコ
ンを表面から熱酸化してトレンチ内をシリコン酸化膜で
埋め込む方法に比べて、トレンチ側面の全面にあるサイ
ドウォールのポリシリコンやアモルファスシリコンを酸
化させればよいため、酸化量が少なくて済む。
は、トレンチ内に形成する酸化可能な半導体膜として、
具体的にはポリシリコン膜、アモルファスシリコン膜等
を用いるが、これらは、一般にＣＶＤシリコン酸化膜等
に比べると、トレンチ内でほぼ均一な成長速度で形成さ
れるため、これを熱酸化することにより、ボイドが形成
されることなく、トレンチ内を絶縁膜で確実に埋め込む
ことができる。しかも、従来例２のように単結晶シリコ
ンを表面から熱酸化してトレンチ内をシリコン酸化膜で
埋め込む方法に比べて、トレンチ側面の全面にあるサイ
ドウォールのポリシリコンやアモルファスシリコンを酸
化させればよいため、酸化量が少なくて済む。
【００１３】また、第４の工程のエッチバックでトレン
チ底面の耐酸化性被覆絶縁膜を除去し、半導体基板を露
出させた場合、第５の工程の熱酸化の際にトレンチ底面
の半導体基板も酸化されるため、トレンチの深さよりも
さらに深い領域まで素子分離用の埋め込み絶縁膜を形成
することが可能となる。そのため、従来よりトレンチエ
ッチの量を少なく抑えることができる。
チ底面の耐酸化性被覆絶縁膜を除去し、半導体基板を露
出させた場合、第５の工程の熱酸化の際にトレンチ底面
の半導体基板も酸化されるため、トレンチの深さよりも
さらに深い領域まで素子分離用の埋め込み絶縁膜を形成
することが可能となる。そのため、従来よりトレンチエ
ッチの量を少なく抑えることができる。
【００１４】
【発明の実施の形態】以下、本発明の一実施の形態を図
１、図２を参照して説明する。図１は本実施の形態の半
導体装置、特にトレンチ型素子分離構造の部分を示す図
である。
１、図２を参照して説明する。図１は本実施の形態の半
導体装置、特にトレンチ型素子分離構造の部分を示す図
である。
【００１５】図１に示すように、シリコン基板２０（半
導体基板）上にトレンチ２１が形成され、トレンチ２１
側面の下部にシリコン窒化膜２２（耐酸化性被覆絶縁
膜）が形成されている。そして、シリコン窒化膜２２の
内側がシリコン酸化膜２３（埋め込み絶縁膜）で埋め込
まれている。このシリコン酸化膜２３の上部は、シリコ
ン基板２０表面より上方に突出するとともにトレンチ２
１の周縁より外方に延び、トレンチ２１周縁のシリコン
基板２０の角部２０ａを覆っている。なお、実際のシリ
コン酸化膜２３は、中心部が熱酸化法によるシリコン酸
化膜２３ａ、サイドウォール部がＣＶＤ法によるシリコ
ン酸化膜２３ｂからなる複合膜である。
導体基板）上にトレンチ２１が形成され、トレンチ２１
側面の下部にシリコン窒化膜２２（耐酸化性被覆絶縁
膜）が形成されている。そして、シリコン窒化膜２２の
内側がシリコン酸化膜２３（埋め込み絶縁膜）で埋め込
まれている。このシリコン酸化膜２３の上部は、シリコ
ン基板２０表面より上方に突出するとともにトレンチ２
１の周縁より外方に延び、トレンチ２１周縁のシリコン
基板２０の角部２０ａを覆っている。なお、実際のシリ
コン酸化膜２３は、中心部が熱酸化法によるシリコン酸
化膜２３ａ、サイドウォール部がＣＶＤ法によるシリコ
ン酸化膜２３ｂからなる複合膜である。
【００１６】次に、上記構成のトレンチ型素子分離構造
の形成方法について図２を用いて説明する。まず、図２
（ａ）に示すように、熱酸化法を用いてシリコン基板２
０上に膜厚１０ｎｍ程度のシリコン酸化膜２４（下地絶
縁膜）を形成し、その上にＣＶＤ法を用いて膜厚２００
〜３００ｎｍ程度の第１のシリコン窒化膜２５（耐酸化
性絶縁膜）を成長させる（第１の工程）。このシリコン
酸化膜２４は、シリコン窒化膜２５によるシリコン基板
２０へのストレスの影響を緩和するためのものである。
そして、フォトリソグラフィーによりトレンチの形成領
域を規定し、ドライエッチング法により第１のシリコン
窒化膜２５、シリコン酸化膜２４、シリコン基板２０を
順次エッチングして、トレンチ２１を形成する（第２の
工程）。トレンチ２１の深さは例えば１００ｎｍとす
る。
の形成方法について図２を用いて説明する。まず、図２
（ａ）に示すように、熱酸化法を用いてシリコン基板２
０上に膜厚１０ｎｍ程度のシリコン酸化膜２４（下地絶
縁膜）を形成し、その上にＣＶＤ法を用いて膜厚２００
〜３００ｎｍ程度の第１のシリコン窒化膜２５（耐酸化
性絶縁膜）を成長させる（第１の工程）。このシリコン
酸化膜２４は、シリコン窒化膜２５によるシリコン基板
２０へのストレスの影響を緩和するためのものである。
そして、フォトリソグラフィーによりトレンチの形成領
域を規定し、ドライエッチング法により第１のシリコン
窒化膜２５、シリコン酸化膜２４、シリコン基板２０を
順次エッチングして、トレンチ２１を形成する（第２の
工程）。トレンチ２１の深さは例えば１００ｎｍとす
る。
【００１７】次に、図２（ｂ）に示すように、ＣＶＤ法
を用いてトレンチ２１の内面を含む全面に膜厚５ｎｍ程
度の第２のシリコン窒化膜２２（耐酸化性被覆絶縁膜）
を成長させる（第３の工程）。次に、ＣＶＤ法を用いて
トレンチ２１内を含む全面に膜厚５０ｎｍ程度のポリシ
リコン膜２６（酸化可能な半導体膜）を成長させ、ドラ
イエッチングによりエッチバックすることにより、図２
（ｃ）に示すように、トレンチ２１内の側面にのみポリ
シリコン膜２６を残し、サイドウォール２７を形成する
（第４の工程）。この際、通常のドライエッチング条件
ではポリシリコン膜とシリコン窒化膜との選択比が充分
に確保できないため、エッチバックを続けるうちにトレ
ンチ２１底部の第２のシリコン窒化膜２２も自ずとエッ
チングされ、トレンチ２１底部のシリコン基板２０が露
出する。
を用いてトレンチ２１の内面を含む全面に膜厚５ｎｍ程
度の第２のシリコン窒化膜２２（耐酸化性被覆絶縁膜）
を成長させる（第３の工程）。次に、ＣＶＤ法を用いて
トレンチ２１内を含む全面に膜厚５０ｎｍ程度のポリシ
リコン膜２６（酸化可能な半導体膜）を成長させ、ドラ
イエッチングによりエッチバックすることにより、図２
（ｃ）に示すように、トレンチ２１内の側面にのみポリ
シリコン膜２６を残し、サイドウォール２７を形成する
（第４の工程）。この際、通常のドライエッチング条件
ではポリシリコン膜とシリコン窒化膜との選択比が充分
に確保できないため、エッチバックを続けるうちにトレ
ンチ２１底部の第２のシリコン窒化膜２２も自ずとエッ
チングされ、トレンチ２１底部のシリコン基板２０が露
出する。
【００１８】その後、例えば膜厚２００ｎｍ以上のシリ
コン酸化膜を形成する条件で熱酸化を行うと、図２
（ｄ）に示すように、ポリシリコン膜２６からなるサイ
ドウォール２７とトレンチ２１底部のシリコン基板２０
がシリコン酸化膜２３ａ（半導体酸化膜、埋め込み絶縁
膜）に変換されるとともに、このシリコン酸化膜２３ａ
が成長してトレンチ２１内を埋め込む（第５の工程）。
この際、第１、第２のシリコン窒化膜２５、２２が表面
に露出している部分はこれが耐酸化マスクとなるため、
シリコン酸化膜が形成されることはない。
コン酸化膜を形成する条件で熱酸化を行うと、図２
（ｄ）に示すように、ポリシリコン膜２６からなるサイ
ドウォール２７とトレンチ２１底部のシリコン基板２０
がシリコン酸化膜２３ａ（半導体酸化膜、埋め込み絶縁
膜）に変換されるとともに、このシリコン酸化膜２３ａ
が成長してトレンチ２１内を埋め込む（第５の工程）。
この際、第１、第２のシリコン窒化膜２５、２２が表面
に露出している部分はこれが耐酸化マスクとなるため、
シリコン酸化膜が形成されることはない。
【００１９】そして、図２（ｅ）に示すように、不要と
なった第１、第２のシリコン窒化膜２５、２２を、トレ
ンチ２１の下部の部分を残してウェットエッチングを用
いて除去する。このようにすると、埋め込まれたシリコ
ン酸化膜２３ａの上部がシリコン基板２０上に突出した
状態となる（第６の工程）。その後、図２（ｆ）に示す
ように、平坦化のためのＣＶＤシリコン酸化膜２８（サ
イドウォール付加用絶縁膜）を全面に形成した後、エッ
チバックを行うことにより、図２（ｇ）に示すように、
シリコン酸化膜２３ａ上部の突出した部分にトレンチ２
１の周縁より外方に延びるサイドウォール２３ｂが付加
される（第７の工程）。なお、このエッチバックは、ド
ライエッチング、ウェットエッチングのいずれの方法を
用いてもよい。このようにして、トレンチ型素子分離構
造が形成される。以降は、例えば通常のゲート酸化、ゲ
ート配線の形成等、従来一般の工程により半導体装置を
製造すればよい。
なった第１、第２のシリコン窒化膜２５、２２を、トレ
ンチ２１の下部の部分を残してウェットエッチングを用
いて除去する。このようにすると、埋め込まれたシリコ
ン酸化膜２３ａの上部がシリコン基板２０上に突出した
状態となる（第６の工程）。その後、図２（ｆ）に示す
ように、平坦化のためのＣＶＤシリコン酸化膜２８（サ
イドウォール付加用絶縁膜）を全面に形成した後、エッ
チバックを行うことにより、図２（ｇ）に示すように、
シリコン酸化膜２３ａ上部の突出した部分にトレンチ２
１の周縁より外方に延びるサイドウォール２３ｂが付加
される（第７の工程）。なお、このエッチバックは、ド
ライエッチング、ウェットエッチングのいずれの方法を
用いてもよい。このようにして、トレンチ型素子分離構
造が形成される。以降は、例えば通常のゲート酸化、ゲ
ート配線の形成等、従来一般の工程により半導体装置を
製造すればよい。
【００２０】本実施の形態のトレンチ型素子分離構造の
形成方法においては、トレンチ２１内に形成するサイド
ウォール２７としてポリシリコン膜２６を用いるが、こ
れは、従来埋め込みに用いていたＣＶＤシリコン酸化膜
等と異なり、トレンチ２１内でほぼ均一な成長速度で形
成されるため、これを熱酸化することにより、ボイドが
形成されることなく、トレンチ２１内をシリコン酸化膜
で確実に埋め込むことができる。しかも、従来例２のよ
うにアモルファスシリコンを単結晶化し、その単結晶シ
リコンを表面から熱酸化した後トレンチ内をシリコン酸
化膜で埋め込む方法に比べて、工程を簡略化することが
でき、トレンチ２１側面にあるサイドウォール２７のポ
リシリコン膜２６を酸化させればよいため、酸化量が少
なくて済む。
形成方法においては、トレンチ２１内に形成するサイド
ウォール２７としてポリシリコン膜２６を用いるが、こ
れは、従来埋め込みに用いていたＣＶＤシリコン酸化膜
等と異なり、トレンチ２１内でほぼ均一な成長速度で形
成されるため、これを熱酸化することにより、ボイドが
形成されることなく、トレンチ２１内をシリコン酸化膜
で確実に埋め込むことができる。しかも、従来例２のよ
うにアモルファスシリコンを単結晶化し、その単結晶シ
リコンを表面から熱酸化した後トレンチ内をシリコン酸
化膜で埋め込む方法に比べて、工程を簡略化することが
でき、トレンチ２１側面にあるサイドウォール２７のポ
リシリコン膜２６を酸化させればよいため、酸化量が少
なくて済む。
【００２１】また、トレンチ２１底面の第２のシリコン
窒化膜２２を除去し、シリコン基板２０を露出させた状
態で熱酸化を行うため、トレンチ２１底面のシリコン基
板２０も酸化され、もともとのトレンチ２１の深さより
もさらに深い領域まで素子分離用のシリコン酸化膜２３
を形成することが可能となる。逆に考えると、従来と同
じ深さの領域まで素子分離用絶縁膜を形成しようとする
場合、従来よりトレンチエッチの量を少なく抑えること
ができる。また、仮にトレンチ底面のシリコン基板を露
出させず、シリコン酸化膜をサイドウォールからのみ成
長させたとすると、幅の広いトレンチが埋まらない場合
が生じ、例えば１つの半導体装置内に幅の異なるトレン
チが混在する場合に対応することができない。ところ
が、本実施の形態では、トレンチ２１の底面からもシリ
コン酸化膜２３が成長するため、ある程度幅の広いトレ
ンチでも完全に埋め込むことができる。
窒化膜２２を除去し、シリコン基板２０を露出させた状
態で熱酸化を行うため、トレンチ２１底面のシリコン基
板２０も酸化され、もともとのトレンチ２１の深さより
もさらに深い領域まで素子分離用のシリコン酸化膜２３
を形成することが可能となる。逆に考えると、従来と同
じ深さの領域まで素子分離用絶縁膜を形成しようとする
場合、従来よりトレンチエッチの量を少なく抑えること
ができる。また、仮にトレンチ底面のシリコン基板を露
出させず、シリコン酸化膜をサイドウォールからのみ成
長させたとすると、幅の広いトレンチが埋まらない場合
が生じ、例えば１つの半導体装置内に幅の異なるトレン
チが混在する場合に対応することができない。ところ
が、本実施の形態では、トレンチ２１の底面からもシリ
コン酸化膜２３が成長するため、ある程度幅の広いトレ
ンチでも完全に埋め込むことができる。
【００２２】さらに、本実施の形態では、トレンチ２１
を埋め込むシリコン酸化膜２３の上部がシリコン基板２
０表面より上方に突出するとともにトレンチ２１の周縁
より外方に延び、トレンチ２１周縁のシリコン基板２０
の角部２０ａを覆っている。この構造により、シリコン
基板２０の角部２０ａに生じる上方配線等からの電界集
中を緩和することができ、層間リーク電流を低減するこ
とができる。
を埋め込むシリコン酸化膜２３の上部がシリコン基板２
０表面より上方に突出するとともにトレンチ２１の周縁
より外方に延び、トレンチ２１周縁のシリコン基板２０
の角部２０ａを覆っている。この構造により、シリコン
基板２０の角部２０ａに生じる上方配線等からの電界集
中を緩和することができ、層間リーク電流を低減するこ
とができる。
【００２３】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば上記実施の形態における図１（ａ）の状態から熱酸
化を施すことによって、トレンチ２１の側面に膜厚１０
ｎｍ程度のシリコン酸化膜（ストレス緩和用絶縁膜）を
形成し、その後、第２のシリコン窒化膜（耐酸化性被覆
絶縁膜）を成長させてもよい。その場合、シリコン窒化
膜とシリコン基板との間にシリコン酸化膜が介在するこ
とによってシリコン窒化膜によるストレスが緩和され
る、という効果を奏することができる。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば上記実施の形態における図１（ａ）の状態から熱酸
化を施すことによって、トレンチ２１の側面に膜厚１０
ｎｍ程度のシリコン酸化膜（ストレス緩和用絶縁膜）を
形成し、その後、第２のシリコン窒化膜（耐酸化性被覆
絶縁膜）を成長させてもよい。その場合、シリコン窒化
膜とシリコン基板との間にシリコン酸化膜が介在するこ
とによってシリコン窒化膜によるストレスが緩和され
る、という効果を奏することができる。
【００２４】また、サイドウォールを構成する半導体膜
として、ポリシリコン膜の代わりに、アモルファスシリ
コン膜を用いることもできる。その場合、ポリシリコン
のグレインの影響のない理想的なサイドウォール形状を
得ることができる。その結果、トレンチ内をシリコン酸
化膜でより確実に埋め込むことができる。
として、ポリシリコン膜の代わりに、アモルファスシリ
コン膜を用いることもできる。その場合、ポリシリコン
のグレインの影響のない理想的なサイドウォール形状を
得ることができる。その結果、トレンチ内をシリコン酸
化膜でより確実に埋め込むことができる。
【００２５】そして、上記実施の形態では、トレンチ底
面のシリコン窒化膜を除去し、シリコン基板を露出させ
た状態で熱酸化を行うようにしたが、例えば、トレンチ
の幅が半導体装置内で均一でかつ比較的狭く、サイドウ
ォールからのシリコン酸化膜の成長のみでトレンチを充
分に埋め込むことが可能な場合には、必ずしもトレンチ
底面のシリコン窒化膜を除去しなくてもよい。さらに、
各膜の膜厚等の具体的な値や、各工程の処理方法等に関
しては、上記実施の形態に限ることなく、適宜変更が可
能である。
面のシリコン窒化膜を除去し、シリコン基板を露出させ
た状態で熱酸化を行うようにしたが、例えば、トレンチ
の幅が半導体装置内で均一でかつ比較的狭く、サイドウ
ォールからのシリコン酸化膜の成長のみでトレンチを充
分に埋め込むことが可能な場合には、必ずしもトレンチ
底面のシリコン窒化膜を除去しなくてもよい。さらに、
各膜の膜厚等の具体的な値や、各工程の処理方法等に関
しては、上記実施の形態に限ることなく、適宜変更が可
能である。
【００２６】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、トレンチ内に半導体膜によるサイドウォールを
形成した後、これを熱酸化するため、トレンチ内に形成
される半導体酸化膜にボイドが生じることがない。ま
た、サイドウォールの酸化によりトレンチ内を酸化膜で
充填するため、通常のトレンチ分離における埋め込みエ
ッチバックが不要となる。そして、トレンチ内をアモル
ファスシリコンで埋め込んだ後、これを単結晶化し、さ
らにこれを酸化するといった従来の方法に比べて、製造
工程をはるかに簡略化することができる。また、サイド
ウォール形成時にトレンチ底部の半導体基板を露出させ
た場合、半導体酸化膜がトレンチ深さよりもさらに深く
基板内に進行するため、分離すべき拡散層間の距離が長
くなり、電気的な分離能力が向上するという効果を奏す
ることもできる。
よれば、トレンチ内に半導体膜によるサイドウォールを
形成した後、これを熱酸化するため、トレンチ内に形成
される半導体酸化膜にボイドが生じることがない。ま
た、サイドウォールの酸化によりトレンチ内を酸化膜で
充填するため、通常のトレンチ分離における埋め込みエ
ッチバックが不要となる。そして、トレンチ内をアモル
ファスシリコンで埋め込んだ後、これを単結晶化し、さ
らにこれを酸化するといった従来の方法に比べて、製造
工程をはるかに簡略化することができる。また、サイド
ウォール形成時にトレンチ底部の半導体基板を露出させ
た場合、半導体酸化膜がトレンチ深さよりもさらに深く
基板内に進行するため、分離すべき拡散層間の距離が長
くなり、電気的な分離能力が向上するという効果を奏す
ることもできる。
【図１】本発明の一実施の形態である半導体装置のトレ
ンチ型素子分離構造を示す断面図である。
ンチ型素子分離構造を示す断面図である。
【図２】同、トレンチ型素子分離構造の形成方法を順を
追って示すプロセスフロー図である。
追って示すプロセスフロー図である。
【図３】従来のトレンチ型素子分離構造の形成方法を順
を追って示すプロセスフロー図である。
を追って示すプロセスフロー図である。
【図４】従来の他のトレンチ型素子分離構造の形成方法
を順を追って示すプロセスフロー図である。
を順を追って示すプロセスフロー図である。
２０ シリコン基板（半導体基板） ２０ａ トレンチ周縁のシリコン基板の角部 ２１ トレンチ ２２ （第２の）シリコン窒化膜（耐酸化性被覆絶縁
膜） ２３ シリコン酸化膜（埋め込み絶縁膜） ２３ａ シリコン熱酸化膜（シリコン酸化膜２３の中心
部） ２３ｂ ＣＶＤシリコン酸化膜（シリコン酸化膜２３の
サイドウォール部） ２４ シリコン酸化膜（下地絶縁膜） ２５ 第１のシリコン窒化膜（耐酸化性絶縁膜） ２６ ポリシリコン膜（酸化可能な半導体膜） ２７ サイドウォール ２８ ＣＶＤシリコン酸化膜（サイドウォール付加用絶
縁膜）
膜） ２３ シリコン酸化膜（埋め込み絶縁膜） ２３ａ シリコン熱酸化膜（シリコン酸化膜２３の中心
部） ２３ｂ ＣＶＤシリコン酸化膜（シリコン酸化膜２３の
サイドウォール部） ２４ シリコン酸化膜（下地絶縁膜） ２５ 第１のシリコン窒化膜（耐酸化性絶縁膜） ２６ ポリシリコン膜（酸化可能な半導体膜） ２７ サイドウォール ２８ ＣＶＤシリコン酸化膜（サイドウォール付加用絶
縁膜）
Claims (9)
- 【請求項１】 半導体基板上にトレンチが形成され、該
トレンチの内面のうち少なくともトレンチ側面の下部に
耐酸化性を有する被覆絶縁膜が形成されるとともに、前
記トレンチ側面の下部以外の部分が埋め込み絶縁膜で埋
め込まれていることを特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、 前記埋め込み絶縁膜が、半導体基板表面より上方に突出
するとともにトレンチの周縁より外方に延びて、トレン
チ周縁の半導体基板の角部を覆っていることを特徴とす
る半導体装置。 - 【請求項３】 請求項１または２に記載の半導体装置に
おいて、 前記耐酸化性被覆絶縁膜が、シリコン窒化膜であること
を特徴とする半導体装置。 - 【請求項４】 請求項１ないし３のいずれかに記載の半
導体装置において、 前記埋め込み絶縁膜が、熱酸化法によるシリコン酸化膜
とＣＶＤ法によるシリコン酸化膜からなる複合膜である
ことを特徴とする半導体装置。 - 【請求項５】 半導体基板上に下地絶縁膜、耐酸化性を
有する絶縁膜を順次形成する第１の工程と、 素子分離領域となる領域の前記耐酸化性絶縁膜、下地絶
縁膜、および半導体基板をエッチングすることにより、
半導体基板内にトレンチを形成する第２の工程と、 前記トレンチの内面を含む全面に耐酸化性を有する被覆
絶縁膜を形成する第３の工程と、 前記トレンチ内を含む全面に酸化可能な半導体膜を堆積
した後、エッチバックを行うことにより、トレンチ内の
少なくとも側面に前記半導体膜を残しサイドウォールと
する第４の工程と、 前記耐酸化性絶縁膜および耐酸化性被覆絶縁膜を耐酸化
マスクとして熱酸化を行うことにより、前記半導体膜か
らなるサイドウォールを半導体酸化膜に変化させ、前記
トレンチ内を前記半導体酸化膜からなる埋め込み絶縁膜
で埋め込む第５の工程、を有することを特徴とする半導
体装置の製造方法。 - 【請求項６】 請求項５に記載の半導体装置の製造方法
において、 前記第４の工程において、エッチバックを行うことによ
りトレンチ内の側面に前記半導体膜を残しサイドウォー
ルとすると同時に、トレンチ底面の前記耐酸化性被覆絶
縁膜を除去して半導体基板を露出させ、 前記第５の工程において、熱酸化を行うことにより前記
半導体膜からなるサイドウォールを半導体酸化膜に変化
させると同時に、トレンチ底面の露出した半導体基板も
半導体酸化膜に変化させ、これら半導体酸化膜からなる
埋め込み絶縁膜で前記トレンチ内を埋め込むことを特徴
とする半導体装置の製造方法。 - 【請求項７】 請求項５または６に記載の半導体装置の
製造方法において、 前記第５の工程において前記半導体酸化膜でトレンチ内
を埋め込んだ後に、トレンチ下部以外の前記耐酸化性絶
縁膜および耐酸化性被覆絶縁膜を除去し、前記埋め込み
絶縁膜の上部を前記半導体基板上に突出させる第６の工
程と、 全面にサイドウォール付加用絶縁膜を形成した後、エッ
チバックを行うことにより、前記埋め込み絶縁膜上部の
半導体基板から突出した部分にトレンチの周縁より外方
に延びるサイドウォールを付加する第７の工程、を有す
ることを特徴とする半導体装置の製造方法。 - 【請求項８】 請求項５ないし７のいずれかに記載の半
導体装置の製造方法において、 前記第２の工程においてトレンチを形成した後に、トレ
ンチ内の半導体基板表面にストレス緩和用絶縁膜を形成
し、その後、第３の工程において耐酸化性被覆絶縁膜を
形成することを特徴とする半導体装置の製造方法。 - 【請求項９】 請求項５ないし８のいずれかに記載の半
導体装置の製造方法において、 前記酸化可能な半導体膜として、ポリシリコン膜あるい
はアモルファスシリコン膜を用いることを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8137123A JP2798057B2 (ja) | 1996-05-30 | 1996-05-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8137123A JP2798057B2 (ja) | 1996-05-30 | 1996-05-30 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09321131A true JPH09321131A (ja) | 1997-12-12 |
| JP2798057B2 JP2798057B2 (ja) | 1998-09-17 |
Family
ID=15191364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8137123A Expired - Lifetime JP2798057B2 (ja) | 1996-05-30 | 1996-05-30 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2798057B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100315441B1 (ko) * | 1999-03-25 | 2001-11-28 | 황인길 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
| KR20020051351A (ko) * | 2000-12-22 | 2002-06-29 | 박종섭 | 반도체장치의 소자격리방법 |
| JP2002237518A (ja) * | 2001-02-08 | 2002-08-23 | Sony Corp | 半導体装置及びその製造方法 |
| KR20030008053A (ko) * | 2001-07-12 | 2003-01-24 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR100466199B1 (ko) * | 1997-12-31 | 2005-05-17 | 주식회사 하이닉스반도체 | 반도체소자의소자분리막형성방법 |
| KR100500923B1 (ko) * | 2000-05-23 | 2005-07-14 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP2009224408A (ja) * | 2008-03-13 | 2009-10-01 | Canon Inc | 光電変換装置、撮像システム、及び光電変換装置の製造方法 |
| CN113281920A (zh) * | 2021-05-07 | 2021-08-20 | 三明学院 | 一种一阶电光效应硅调制器及其制备工艺 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57155748A (en) * | 1981-03-20 | 1982-09-25 | Toshiba Corp | Manufacture of semiconductor device |
| JPS5833851A (ja) * | 1981-08-24 | 1983-02-28 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路装置の製法 |
| JPH0817814A (ja) * | 1994-06-28 | 1996-01-19 | Sony Corp | 素子分離用酸化阻止膜の形成方法 |
| JPH09172060A (ja) * | 1995-12-05 | 1997-06-30 | Samsung Electron Co Ltd | トレンチ素子分離構造を備えた半導体装置及びその製造方法 |
-
1996
- 1996-05-30 JP JP8137123A patent/JP2798057B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57155748A (en) * | 1981-03-20 | 1982-09-25 | Toshiba Corp | Manufacture of semiconductor device |
| JPS5833851A (ja) * | 1981-08-24 | 1983-02-28 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路装置の製法 |
| JPH0817814A (ja) * | 1994-06-28 | 1996-01-19 | Sony Corp | 素子分離用酸化阻止膜の形成方法 |
| JPH09172060A (ja) * | 1995-12-05 | 1997-06-30 | Samsung Electron Co Ltd | トレンチ素子分離構造を備えた半導体装置及びその製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100466199B1 (ko) * | 1997-12-31 | 2005-05-17 | 주식회사 하이닉스반도체 | 반도체소자의소자분리막형성방법 |
| KR100315441B1 (ko) * | 1999-03-25 | 2001-11-28 | 황인길 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
| KR100500923B1 (ko) * | 2000-05-23 | 2005-07-14 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR20020051351A (ko) * | 2000-12-22 | 2002-06-29 | 박종섭 | 반도체장치의 소자격리방법 |
| JP2002237518A (ja) * | 2001-02-08 | 2002-08-23 | Sony Corp | 半導体装置及びその製造方法 |
| KR20030008053A (ko) * | 2001-07-12 | 2003-01-24 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| JP2009224408A (ja) * | 2008-03-13 | 2009-10-01 | Canon Inc | 光電変換装置、撮像システム、及び光電変換装置の製造方法 |
| US8110859B2 (en) | 2008-03-13 | 2012-02-07 | Canon Kabushiki Kaisha | Antireflection portion in a shallow isolation trench for a photoelectric conversion device |
| CN113281920A (zh) * | 2021-05-07 | 2021-08-20 | 三明学院 | 一种一阶电光效应硅调制器及其制备工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2798057B2 (ja) | 1998-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6121110A (en) | Trench isolation method for semiconductor device | |
| US6074927A (en) | Shallow trench isolation formation with trench wall spacer | |
| JPS6340337A (ja) | 集積回路分離法 | |
| JPH10125770A (ja) | 半導体集積回路の製造方法 | |
| US6825544B1 (en) | Method for shallow trench isolation and shallow trench isolation structure | |
| JP5208346B2 (ja) | 半導体装置及びその形成プロセス | |
| KR100234408B1 (ko) | 반도체장치의 소자분리방법 | |
| JP3363420B2 (ja) | 自己整合トレンチを有するパターン付きシリコン・オン・インシュレータ基板の製造方法 | |
| JP2534456B2 (ja) | 半導体素子のフィ―ルド酸化膜形成方法 | |
| JP2798057B2 (ja) | 半導体装置およびその製造方法 | |
| JPH113933A (ja) | シャロートレンチアイソレーション法で、シリコンの角部を丸める方法 | |
| JP2000058635A (ja) | 素子間分離絶縁膜の形成方法及び半導体装置 | |
| JPH09120989A (ja) | スペーサを利用した半導体装置のトレンチの形成方法 | |
| JP3933746B2 (ja) | 半導体装置の素子分離方法 | |
| JPH05849B2 (ja) | ||
| JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
| JP2757358B2 (ja) | 半導体装置の製造方法 | |
| JPH03147327A (ja) | 半導体装置の製造方法 | |
| JP2003197734A (ja) | 半導体装置の素子分離膜の形成方法 | |
| JPH1167890A (ja) | 半導体装置の製造方法 | |
| KR100758494B1 (ko) | 반도체 장치의 소자 분리 영역 및 그 형성 방법 | |
| JPH01129439A (ja) | 半導体装置の製造方法 | |
| JPH1126569A (ja) | 半導体装置の製造方法 | |
| JP2002009144A (ja) | 半導体装置の製造方法 | |
| KR980012255A (ko) | 반도체장치의 소자분리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980602 |