JPH08178992A - Circuit board inspection method and apparatus - Google Patents

Circuit board inspection method and apparatus

Info

Publication number
JPH08178992A
JPH08178992A JP6335715A JP33571594A JPH08178992A JP H08178992 A JPH08178992 A JP H08178992A JP 6335715 A JP6335715 A JP 6335715A JP 33571594 A JP33571594 A JP 33571594A JP H08178992 A JPH08178992 A JP H08178992A
Authority
JP
Japan
Prior art keywords
lands
circuit board
inspection
land
inspecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6335715A
Other languages
Japanese (ja)
Inventor
Katsuya Kosuge
克也 小菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6335715A priority Critical patent/JPH08178992A/en
Publication of JPH08178992A publication Critical patent/JPH08178992A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【目的】本発明は、微細ピツチのランドパターンをもつ
回路基板のオープン・シヨートチエツクを容易にさせ得
る回路基板検査方法及びその装置の実現を目的とするも
のである。 【構成】回路基板の配線パターンのうち、微細ピツチで
形成された複数の第1のランドを一括してシヨートさせ
た後、各第1のランドと、各第1のランドにそれぞれ対
応する第2のランドとの間の導電性をそれぞれ検査する
ようにして配線パターンに対するオープン検査を行う一
方、各第1のランドをシヨートさせずに所定の第2のラ
ンド同士間の導通性を検査するようにして配線パターン
に対するシヨート検査を行うようにしたことにより、微
細ピツチのランドパターンをもつ回路基板のオープン・
シヨートチエツクを容易にさせ得る回路基板検査方法及
びその装置を実現できる。
(57) [Summary] [Object] An object of the present invention is to realize a circuit board inspection method and an apparatus therefor capable of facilitating an open short check of a circuit board having a land pattern of fine pitches. [Structure] A plurality of first lands formed by fine pitches in a wiring pattern of a circuit board are collectively shot, and then each first land and a second land corresponding to each first land. While conducting the open inspection for the wiring pattern by inspecting the conductivity with each of the first lands, the conductivity between the predetermined second lands is inspected without shorting each first land. The circuit board with a fine pitch land pattern can be opened and
It is possible to realize a circuit board inspecting method and an apparatus thereof that can facilitate the check check.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術(図8〜図10) 発明が解決しようとする課題(図8〜図13) 課題を解決するための手段(図1〜図7) 作用(図1〜図7) 実施例 (1)実施例によるオープン・シヨート検査方法(図1
及び図2) (2)実施例による回路基板検査装置の全体構成(図3
〜図7) (3)実施例の動作(図1〜図7) (4)実施例の効果(図1〜図7) (5)他の実施例(図1〜図7) 発明の効果
[Table of Contents] The present invention will be described in the following order. Industrial Application Conventional Technology (FIGS. 8 to 10) Problems to be Solved by the Invention (FIGS. 8 to 13) Means for Solving Problems (FIGS. 1 to 7) Actions (FIGS. 1 to 7) ) Example (1) Open short inspection method according to the example (Fig. 1
And FIG. 2) (2) Overall configuration of the circuit board inspection apparatus according to the embodiment (FIG. 3)
(FIG. 7) (3) Operation of the embodiment (FIGS. 1 to 7) (4) Effect of the embodiment (FIGS. 1 to 7) (5) Other embodiment (FIGS. 1 to 7) Effect of the invention

【0002】[0002]

【産業上の利用分野】本発明は、回路基板検査方法及び
その装置に関し、例えば回路基板の配線パターンが所定
状態に形成されているか否かを検査する回路基板検査方
法及びその装置に適用して好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and apparatus for inspecting a circuit board, and is applied to a method and an apparatus for inspecting a circuit board for inspecting whether or not a wiring pattern of a circuit board is formed in a predetermined state. It is suitable.

【0003】[0003]

【従来の技術】従来、回路基板の製造工程の1つに、絶
縁基板上に形成された配線パターン(以下、所定の第1
及び第2のランドと、これら第1及び第2のランドを電
気的につなぐラインとを合わせてパターンと呼び、絶縁
基板上に形成された全てのパターンを合わせて配線パタ
ーンと呼ぶ)が予め定められた所定状態に形成されてい
るか否かを検査する、いわゆるオープン・シヨート(o
/s)検査と呼ばれる工程がある。
2. Description of the Related Art Conventionally, a wiring pattern formed on an insulating substrate (hereinafter referred to as a predetermined first
And the second land and the line electrically connecting the first and second lands are collectively referred to as a pattern, and all the patterns formed on the insulating substrate are collectively referred to as a wiring pattern). A so-called open short (o
/ S) There is a process called inspection.

【0004】通常、この種の工程は、図8に示すよう
に、検査対象の回路基板1の各ランド2A、2B、2
C、2D、2E、2Fに抵抗値測定器(図示せず)と電
気的に接続された探針3A、3B、3C、3D、3E、
3Fをそれぞれ接触させ、所定の各探針3A〜3F間の
電気抵抗値をそれぞれ測定することにより各パターン4
A、4B、4C、4Dの切断(オープン)の有無や各パ
ターン4A〜4D間の短絡(シヨート)の有無を検出す
るようにして行われる。実際上例えば図8の回路基板1
に対するオープン・シヨート検査では、上述のように各
ランド2A〜2Fにそれぞれ探針3A〜3Fを接触させ
た後、まずパターン4Aを介して導通すべき探針3A及
び探針3B間の抵抗値を測定する。この際このパターン
4Aが図9(A)のように正しく形成されている場合に
は、抵抗値としてパターン4Aの材質、厚み及び長さ等
で定まる所定値が得られる。
Normally, as shown in FIG. 8, this type of process is carried out by each land 2A, 2B, 2 of the circuit board 1 to be inspected.
Probes 3A, 3B, 3C, 3D, 3E, which are electrically connected to C, 2D, 2E, and 2F and a resistance value measuring device (not shown),
3F are brought into contact with each other, and the electrical resistance values between the respective predetermined probes 3A to 3F are respectively measured to obtain the respective patterns 4
The presence or absence of disconnection (open) of A, 4B, 4C, and 4D and the presence or absence of short circuit (short) between the patterns 4A to 4D are detected. In practice, for example, the circuit board 1 of FIG.
In the open short inspection, the probes 3A to 3F are brought into contact with the respective lands 2A to 2F as described above, and then the resistance value between the probe 3A and the probe 3B to be conducted via the pattern 4A is first measured. taking measurement. At this time, if the pattern 4A is correctly formed as shown in FIG. 9A, a predetermined resistance value can be obtained which is determined by the material, thickness and length of the pattern 4A.

【0005】これに対してパターン4Aが図9(B)の
ようにオープンしている場合には、探針3A及び探針3
B間の抵抗値はパターン4Aが正しく形成されていると
きに比べてはるかに大きな値を示す。従つて探針3A及
び探針3B間の抵抗値に基づいてパターン4Aのオープ
ンの有無を確認することができる。続いてパターン4
B、スルーホール5及びパターン4Cを介して導通すべ
き探針3C及び探針3D間と、パターン4Dを介して導
通すべき探針3E及び探針3F間との各抵抗値をそれぞ
れ順次測定することにより、各パターン4B〜4Dやス
ルーホール5に対するオープンの有無の検査(以下、こ
れら一連の検査をオープンテストと呼ぶ)を行う。
On the other hand, when the pattern 4A is open as shown in FIG. 9B, the probe 3A and the probe 3
The resistance value between B shows a much larger value than when the pattern 4A is formed correctly. Therefore, the presence or absence of the opening of the pattern 4A can be confirmed based on the resistance value between the probe 3A and the probe 3B. Then pattern 4
B, the resistance values between the probe 3C and the probe 3D that should be conducted through the through hole 5 and the pattern 4C, and between the probe 3E and the probe 3F that should be conducted through the pattern 4D are sequentially measured. As a result, an inspection for the presence / absence of an opening in each of the patterns 4B to 4D and the through hole 5 (hereinafter, this series of inspections is referred to as an open test) is performed.

【0006】次いで導通しないはずの探針3A及び探針
3C間の抵抗値を測定する。このときパターン4A及び
パターン4Bが図10(A)のように正しく形成されて
いる場合には、探針3A及び探針3C間の抵抗値として
数〔MΩ〕の非常に大きな値が得られる。これに対して
パターン4A及びパターン4B間が例えば図10(B)
のようにシヨートしている場合には、探針3A及び探針
3B間の抵抗値はパターン4A及びパターン4Bが正し
く形成されているとき(すなわちシヨートしていないと
き)に比べてはるかに小さな値を示す。従つて探針3A
及び探針3C間の抵抗値に基づいてパターン4A及びパ
ターン4B間におけるシヨートの有無を確認することが
できる。
Next, the resistance value between the probe 3A and the probe 3C which should not be conducted is measured. At this time, when the patterns 4A and 4B are correctly formed as shown in FIG. 10A, a very large value of several [MΩ] is obtained as the resistance value between the probe 3A and the probe 3C. On the other hand, between the pattern 4A and the pattern 4B is, for example, FIG.
In the case of shorting, the resistance value between the probe 3A and the probe 3B is much smaller than that when the patterns 4A and 4B are correctly formed (that is, when the pattern is not shorting). Indicates. Therefore, the probe 3A
The presence or absence of a short between the patterns 4A and 4B can be confirmed based on the resistance value between the probe 3C and the probe 3C.

【0007】さらに同様にして、導通しないはずの探針
3C及び探針3F間の抵抗値を測定することにより、パ
ターン4C及びパターン4D間におけるシヨートの有無
を検査(以下、これら一連の検査をシヨートテストと呼
ぶ)する。このようにしてこの回路基板1に対するオー
プン・シヨート検査を行うことができる。
Further, similarly, by measuring the resistance value between the probe 3C and the probe 3F which should not be conducted, the presence or absence of a short between the patterns 4C and 4D is inspected (hereinafter, these series of inspections will be referred to as a short test). Call). In this way, the open short test can be performed on the circuit board 1.

【0008】[0008]

【発明が解決しようとする課題】ところでこの種のオー
プン・シヨート検査では、通常、o/sチエツカ(オー
プン・シヨートチエツカ)と呼ばれる所定の検査装置を
用いて行われる。o/sチエツカは、検査対象となる回
路基板1(図8)のランドパターンに応じた配置で複数
の探針3A〜3Fが配置された単数又は複数枚の測定ボ
ードを有し、当該測定ボードを各探針3A〜3Fの先端
がそれぞれ回路基板1の対応するランド2A〜2Fに位
置合わせさせて接触させた後、予め入力されたプログラ
ムに従つて所定の探針3A〜3F間の抵抗値を順次測定
して、測定結果がそれぞれ所定の範囲内に入つているか
否かを順次判断することにより、当該回路基板1の配線
パターンに対するオープン・シヨート検査を行い得るよ
うになされている。
By the way, in this kind of open short inspection, a predetermined inspection device called an o / s chietuka (open short chietka) is usually used. The o / s checker has a single or a plurality of measurement boards in which a plurality of probes 3A to 3F are arranged in an arrangement according to the land pattern of the circuit board 1 (FIG. 8) to be inspected. The tips of the probes 3A to 3F are brought into contact with the corresponding lands 2A to 2F of the circuit board 1 respectively, and then the resistance value between the predetermined probes 3A to 3F is set according to a program inputted in advance. Are sequentially measured, and whether or not the measurement results are within a predetermined range is sequentially determined, so that an open short test for the wiring pattern of the circuit board 1 can be performed.

【0009】ところが、近年、図11に示すように、回
路基板に形成されるランド10A、10B、10C間の
ピツチH1 は高密度実装技術の向上に伴つてますます狭
く(例えば0.3 〔mm〕程度)なつてきており、これら各
ランド10A〜10Cにそれぞれ対応させて各探針が狭
ピツチで配置された測定ボードを作成することが非常に
困難になつてきた。またこのような高密度実装用の回路
基板では、必然的に各ランド10A〜10Cの大きさも
小さくなる。ところが図12(A)及び(B)からも明
らかなように、絶縁基板20上に形成されたランド21
A、21Bが小さくなると、当該ランド21A、21B
に対する探針22の位置の許容範囲W1 、W2 も小さく
(W1 >W2 )なるため、各探針22と対応するランド
21Bとの位置合わせが困難な問題もあつた。
However, in recent years, as shown in FIG. 11, the pitch H 1 between the lands 10A, 10B and 10C formed on the circuit board has become narrower (for example, 0.3 [mm]) as the high density mounting technology has improved. It has become very difficult to create a measurement board in which each probe is arranged in a narrow pitch so as to correspond to each of these lands 10A to 10C. Further, in such a circuit board for high-density mounting, the size of each land 10A to 10C is inevitably small. However, as is clear from FIGS. 12A and 12B, the land 21 formed on the insulating substrate 20.
When A and 21B become smaller, the lands 21A and 21B
Since the permissible ranges W 1 and W 2 of the position of the probe 22 with respect to the area are also small (W 1 > W 2 ), there is a problem that it is difficult to align each probe 22 with the corresponding land 21B.

【0010】さらに、従来から回路基板の非常に小さな
ランドに対する部品の接合では当該ランドの表面性が問
題となることが知られている。ところが、通常、探針が
あてられたランドを微視的に見ると小さな傷が形成され
ており、これが図13(A)に示すように大きなランド
21Aの場合には傷21AXによる現実的な問題は生じ
ないものの、図12(B)に示すように小さなランド2
1Bの場合には当該ランド21B表面の傷21BXの占
める割合が大きいために部品実装に影響を受け易くなる
問題があつた。
Further, it has been conventionally known that the surface property of the land becomes a problem when joining the component to the very small land of the circuit board. However, when a land to which the probe is applied is viewed microscopically, a small scratch is usually formed. In the case of a large land 21A as shown in FIG. 13A, a realistic problem caused by the scratch 21AX. 12 does not occur, but the small land 2 as shown in FIG.
In the case of 1B, since the proportion of the scratch 21BX on the surface of the land 21B is large, there is a problem that the component mounting is easily affected.

【0011】本発明は以上の点を考慮してなされたもの
で、微細ピツチのランドパターンをもつ回路基板のオー
プン・シヨート検査を容易にさせ得る回路基板検査方法
及びその装置を提案しようとするものである。
The present invention has been made in view of the above points, and proposes a circuit board inspection method and apparatus capable of facilitating open / short inspection of a circuit board having a fine pitch land pattern. Is.

【0012】[0012]

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、回路基板(44)の配線パターン
が所定状態に形成されているか否かを検査する回路基板
検査方法において、配線パターンのうち、微細ピツチで
形成された複数の第1のランド(40A〜40F)を一
括してシヨートさせた後、各第1のランド(40A〜4
0F)と、各第1のランド(40A〜40F)に配線パ
ターンの対応する各ラインをそれぞれ介して電気的につ
ながるべき各第2のランド(43A〜43F)との間の
導電性をそれぞれ検査することにより配線パターンに対
するオープン検査を行う第1の工程と、各第1のランド
(40A〜40F)をシヨートさせずに所定の第2のラ
ンド(43A〜43F)間の導通性を検査することによ
り配線パターンに対するシヨート検査を行う第2の工程
とを設けるようにした。また本発明においては、第1の
工程における第1のランド(40A〜40F)を一括し
てシヨートさせる作業を、第1のランド(40A〜40
F)と一括して面接触する通電性の導電手段(50)を
用いて行うようにした。
In order to solve such a problem, the present invention provides a circuit board inspection method for inspecting whether or not a circuit board (44) has a predetermined wiring pattern. Among them, after collectively shouting a plurality of first lands (40A to 40F) formed by fine pitches, each of the first lands (40A to 4A).
0F) and the respective second lands (43A to 43F) which should be electrically connected to the respective first lands (40A to 40F) via the corresponding lines of the wiring pattern, respectively. The first step of performing an open inspection on the wiring pattern by performing the above, and inspecting the electrical continuity between the predetermined second lands (43A to 43F) without shorting each first land (40A to 40F). Therefore, a second step of performing a short inspection on the wiring pattern is provided. Further, in the present invention, the operation of collectively shorting the first lands (40A to 40F) in the first step is performed by the first lands (40A to 40F).
The conductive means (50) which is in surface contact with F) at the same time is used.

【0013】さらに本発明においては、検査対象の回路
基板(44)、(70)の配線パターンが所定状態に形
成されているか否かを検査する回路基板検査装置におい
て、回路基板(70)を所定状態に位置決め保持する基
板保持手段(62)と、基板保持手段(62)によつて
所定状態に位置決め保持された回路基板(70)の上配
線パターンのうち、微細ピツチで形成された複数の第1
のランド(72A〜72C)を一括してシヨートさせる
ツール(67)と、各第1のランド(72A〜72C)
と配線パターンの対応するラインをそれぞれ介して電気
的につながるべき各第2のランド(71A〜71C)に
対してそれぞれ個別に電気的に接触する複数の導電部材
(65A〜65C)と、ツール(50)、(67)及び
各導電部材(65A〜65C)間の各導電性並びに所定
の導電部材(65A〜65C)間の各導電性をそれぞれ
検査する導電性検査手段とを設け、回路基板(70)の
各第1のランド(72A〜72C)をツール(67)に
よつて一括してシヨートさせると共に各導電部材(65
A〜65C)をそれぞれ対応する第2のランド(71A
〜71C)に接触させながら、導電性検査手段によつて
ツール(67)及び各導電部材(65A〜65C)間の
各導電性をそれぞれ検査することにより配線パターンに
対してオープン検査を行う一方、各第1のランド(72
A〜72C)をシヨートさせずに各導電部材(65A〜
65C)をそれぞれ対応する第2のランド(71A〜7
1C)に接触させながら、導電性検査手段によつて所定
の導電部材(65A〜65C)間の各導電性をそれぞれ
検査することにより配線パターンに対してシヨート検査
を行うようにした。
Further, according to the present invention, in the circuit board inspecting device for inspecting whether or not the wiring patterns of the circuit boards (44) and (70) to be inspected are formed in a predetermined state, the circuit board (70) is predetermined. A substrate holding means (62) for positioning and holding in a state, and a plurality of first wiring patterns formed by fine pitches in the upper wiring pattern of the circuit board (70) positioned and held in a predetermined state by the substrate holding means (62). 1
Tool (67) for collectively shooting all lands (72A to 72C) and each first land (72A to 72C)
And a plurality of conductive members (65A to 65C) individually electrically contacting the respective second lands (71A to 71C) that should be electrically connected via the corresponding lines of the wiring pattern and the tool ( 50), (67) and the respective conductive members (65A to 65C) and the predetermined conductive members (65A to 65C). 70) each first land (72A to 72C) is collectively shorted by the tool (67), and each conductive member (65).
A to 65C) respectively corresponding second lands (71A)
To 71C) while conducting an open inspection on the wiring pattern by inspecting each conductivity between the tool (67) and each conductive member (65A to 65C) by the conductivity inspection means, Each first land (72
A to 72C) without shorting each conductive member (65A to
65C) respectively corresponding second lands (71A to 7A)
1C), the short circuit test is performed on the wiring pattern by inspecting each conductivity between the predetermined conductive members (65A to 65C) by the conductivity inspection means.

【0014】さらに本発明においては、ツール(50)
は、各第1のランド(72A〜72C)と一括して面接
触する通電性の導電部(67B)を有するようにした。
Further in the present invention, the tool (50)
Has an electrically conductive portion (67B) that is in surface contact with each of the first lands (72A to 72C) at once.

【0015】[0015]

【作用】回路基板(44)、(70)の配線パターンの
うち、微細ピツチで形成された複数の第1のランド(4
0A〜40F)、(72A〜72C)を一括してシヨー
トさせた後、各第1のランド(40A〜40F)、(7
2A〜72C)と、各第1のランド(40A〜40
F)、(72A〜72C)にそれぞれ配線パターンのラ
インを介して電気的につながるべき各第2のランド(4
3A〜43F)、(71A〜71C)との間の導電性を
それぞれ検査するようにして配線パターンに対するオー
プン検査を行う一方、各第1のランド(40A〜40
F)、(72A〜72C)をシヨートさせずに所定の第
2のランド(43A〜43F)、(71A〜71C)間
の導通性を検査するようにして配線パターンに対するシ
ヨート検査を行うようにしたことにより、従来作成が難
しかつた微細ピツチのランドパターンをもつ回路基板
(44)、(70)に対応する測定ボートも、当該測定
ボードを使用する場合の高精度な位置合わせも必要とせ
ずにこの種の回路基板(44)、(70)に対するオー
プン・シヨート検査を行うことができ、かくして微細ピ
ツチのランドパターンをもつ回路基板のオープン・シヨ
ート検査を容易にさせ得る回路基板検査方法及びその装
置を実現できる。
In the wiring patterns of the circuit boards (44) and (70), the plurality of first lands (4) formed by fine pitches.
0A to 40F) and (72A to 72C) are collectively shot, and then the first lands (40A to 40F) and (7
2A to 72C) and each first land (40A to 40C)
F), (72A to 72C) and the second lands (4) that should be electrically connected to each other through the lines of the wiring pattern.
3A to 43F) and (71A to 71C), the open inspection is performed on the wiring pattern so as to inspect the conductivity between each of the first lands (40A to 40F).
F) and (72A to 72C) are not shorted, and the continuity between the predetermined second lands (43A to 43F) and (71A to 71C) is inspected to perform the short inspection on the wiring pattern. As a result, the measurement boat corresponding to the circuit boards (44) and (70) having the land pattern of the fine pitch, which has been difficult to produce in the past, does not require the highly accurate alignment when using the measurement board. A circuit board inspection method and device capable of performing an open short inspection on the circuit boards (44) and (70) of this type and thus facilitating the open short inspection of a circuit board having a fine pitch land pattern. Can be realized.

【0016】[0016]

【実施例】以下図面について、本発明の一実施例を詳述
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings.

【0017】(1)実施例によるオープン・シヨート検
査方法 図1は、実施例による回路基板のオープン・シヨート検
査のプロセスを示すものであり、例えば図2のような微
細ピツチで形成された複数の第1のランド(以下、これ
らをそれぞれ微細ピツチランドと呼ぶ)40A、40
B、40C、40D、40E、40Fと、これら各微細
ピツチランド40A〜40Fに各パターン42A、42
B、42C、42D、42E、42Fの各ラインをそれ
ぞれ介して電気的につながれた通常の第2の各ランド
(以下、これを通常ランドと呼ぶ)43A、43B、4
3C、43D、43E、43Fとがパターン面44A上
に形成されてなる検査対象の回路基板44を、まず所定
状態に位置合わせする(図1のステツプSP1)。
(1) Open Short Inspection Method According to Embodiment FIG. 1 shows a process of an open short inspection of a circuit board according to the embodiment. For example, a plurality of fine pitches formed by fine pitches as shown in FIG. First lands (hereinafter referred to as fine pitch lands) 40A, 40
B, 40C, 40D, 40E, 40F, and the patterns 42A, 42 on the fine pitch lands 40A-40F.
Ordinary second lands (hereinafter, referred to as ordinary lands) 43A, 43B, 4 electrically connected through B, 42C, 42D, 42E, and 42F lines, respectively.
The circuit board 44 to be inspected having 3C, 43D, 43E and 43F formed on the pattern surface 44A is first aligned in a predetermined state (step SP1 in FIG. 1).

【0018】続いて図2(B)に示すように、この回路
基板44の各微細ピツチランド40A〜40Fに対し
て、これら各微細ピツチランド40A〜40Fに一括し
てそれぞれ接触し得るツール50を接触させると共に、
各通常ランド43A〜43Fにそれぞれ個別に探針51
A、51B、51C、51D、51E、51Fの先端を
接触させる(図1のステツプSP2)。この際ツール5
0としては、接触する全ての微細ピツチランド40A〜
40Fに対して導通をもち得るものを使用する。次いで
ツール50と各探針51A〜51Fとの間の抵抗値をそ
れぞれ測定する(図1のステツプSP3)。この際例え
ば対応するパターン42A〜42Fがオープンしている
と、ツール50及び探針51A〜51F間の抵抗値はオ
ープンしていない場合に比べて非常に大きな値を示す。
従つて測定によつて得られる抵抗値に基づいて各パター
ン42A〜42Fのオープンの有無を検査することがで
きる。
Subsequently, as shown in FIG. 2 (B), the fine pitch lands 40A to 40F of the circuit board 44 are brought into contact with the tools 50 which can collectively contact the fine pitch lands 40A to 40F. With
The probe 51 is individually provided on each of the normal lands 43A to 43F.
The tips of A, 51B, 51C, 51D, 51E and 51F are brought into contact with each other (step SP2 in FIG. 1). At this time, tool 5
0 means that all of the fine pitch lands 40A to be contacted
A material that can have conduction to 40F is used. Next, the resistance value between the tool 50 and each of the probes 51A to 51F is measured (step SP3 in FIG. 1). At this time, for example, when the corresponding patterns 42A to 42F are open, the resistance value between the tool 50 and the probes 51A to 51F shows a very large value as compared with the case where it is not open.
Therefore, it is possible to inspect whether each of the patterns 42A to 42F is open based on the resistance value obtained by the measurement.

【0019】次いで各探針51A〜51Fをそれぞれ対
応する各通常ランド43A〜43Fに接触させたまま、
ツール50だけを回路基板44の各微細ピツチランド4
0A〜40Fからはずした後(図1のステツプSP
4)、各探針51A〜51F間の抵抗値を測定する(図
1のステツプSP5)。このとき回路基板44の各パタ
ーン42A〜42Fが正しく形成されている場合には、
各探針51A〜51F間の抵抗値はそれぞれ非常に大き
な値を示す。これに対してパターン42A〜42Fがシ
ヨートしている場合には、対応する各探針51A〜51
F間の抵抗値は非常に低い値を示す。従つて測定によつ
て得られる抵抗値に基づいて、各パターン42A〜42
F間のシヨートの有無を確認することができる。従つて
このように各微細ピツチランド40A〜40Fに対して
一括して接触するツール50を用いることによつて、個
別に探針51A〜51Fをあてる(接触させる)ことが
できないような微細ピツチのランド40A〜40Fをも
つ回路基板44に対しても、オープン・シヨート検査を
正しく行うことができる。
Next, while keeping the respective probes 51A to 51F in contact with the corresponding normal lands 43A to 43F,
Only the tool 50 is used for each fine pitch land 4 of the circuit board 44.
After removing from 0A-40F (step SP of Figure 1
4), the resistance value between the probes 51A to 51F is measured (step SP5 in FIG. 1). At this time, if the patterns 42A to 42F of the circuit board 44 are correctly formed,
The resistance values between the probes 51A to 51F show extremely large values. On the other hand, when the patterns 42A to 42F are short, the corresponding probes 51A to 51F
The resistance value between F shows a very low value. Accordingly, based on the resistance value obtained by the measurement, each of the patterns 42A to 42A
Whether or not there is a short between F can be confirmed. Therefore, by using the tool 50 that collectively contacts the fine pitch lands 40A to 40F in this manner, the fine pitch lands that cannot be individually applied (contacted) with the probes 51A to 51F. The open short test can be correctly performed on the circuit board 44 having 40A to 40F.

【0020】(2)実施例による回路基板検査装置の全
体構成 ここで図3及び図4は、上述したオープン・シヨート検
査方法を行う回路基板検査装置60の構成例を示すもの
であり、検査対象の回路基板を、架台61上に配置され
たステージ62上に載せるようにしてセツトするように
なされている。ステージ62は、矢印xで示す左右方向
(以下、この方向をx方向と呼ぶ)、矢印yで示す前後
方向(以下、この方向をy方向)及び矢印θで示す回転
方向(以下、この方向をθ方向と呼ぶ)に自在に移動で
き、セツトされた回路基板を所定の検査位置にまで移動
させてこの検査位置において保持し得るようになされて
いる。
(2) Overall Configuration of Circuit Board Inspection Apparatus According to Embodiments FIGS. 3 and 4 show a configuration example of a circuit board inspection apparatus 60 for performing the above-described open short inspection method. The circuit board is set on the stage 62 arranged on the pedestal 61. The stage 62 has a horizontal direction indicated by an arrow x (hereinafter, this direction is referred to as an x direction), a front-back direction indicated by an arrow y (hereinafter, this direction is the y direction), and a rotation direction indicated by an arrow θ (hereinafter, this direction will be referred to as the “direction”). It can be moved freely in the (θ direction), and the set circuit board can be moved to a predetermined inspection position and held at this inspection position.

【0021】またステージ62上方には、架台63によ
つて矢印zで示す上下方向(以下、これをz方向と呼
ぶ)に移動自在に支持されたプレート64が配設されて
いると共に、当該プレート64には検査対象の回路基板
の通常ランドの形成位置に応じた位置関係で複数の探針
65A、65B、65Cが貫通するように固着され、か
つ各探針65A〜65Cはコードを介して図示しない抵
抗測定器と電気的に接続されている。これによりこの回
路基板検査装置60では、検査対象の回路基板が検査位
置に位置決め保持された状態において、プレート64が
初期状態の高さ位置から下降することによつて、各探針
65A〜65Cの先端部をそれぞれ回路基板の対応する
各通常ランドに接触させることができると共に、この状
態において各探針65A〜65C間の抵抗値を測定し得
るようになされている。
Further, above the stage 62, a plate 64 is provided which is supported by a frame 63 so as to be movable in the vertical direction indicated by the arrow z (hereinafter referred to as the z direction). A plurality of probes 65A, 65B, and 65C are fixed to 64 so as to penetrate therethrough in a positional relationship according to the normal land formation position of the circuit board to be inspected, and each probe 65A to 65C is illustrated via a cord. Not electrically connected to the resistance measuring device. As a result, in the circuit board inspection apparatus 60, the plate 64 descends from the height position in the initial state in a state where the circuit board to be inspected is positioned and held at the inspection position. The tip portion can be brought into contact with the corresponding normal lands of the circuit board, and in this state, the resistance value between the probes 65A to 65C can be measured.

【0022】さらにプレート64には、回路基板に設け
られた複数の微細ピツチランドの形成位置に対応させて
開口64Aが設けられていると共に、ステージ62上に
は、当該プレート64の開口64Aを挿通し得るよう
に、かつ駆動ねじ66を介して架台61の突起部61A
に支持されるようにして微細ピツチランド用のツール6
7が配置されている。この場合駆動ねじ66は、図示し
ない駆動機構によりその軸の回りに自在に回転し得るよ
うになされ、かくして螺挿するツール67を必要に応じ
てプレート64とは個別にz方向に自在に移動させ得る
ようになされている。またツール67は、図5に示すよ
うに、その本体部67Aの下端部に金線をまとめた導通
部67Bが設けられて構成されており、プレート64の
開口64Aを介して導通部67Bの先端面と対向する回
路基板の各微細ピツチランドに対して当該先端面を一括
して当接させ得るようになされている。この場合ツール
67の導通部67Bは、コードを介して上述した抵抗値
測定器に電気的に接続されている。
Further, the plate 64 is provided with openings 64A corresponding to the formation positions of a plurality of fine pitch lands provided on the circuit board, and the openings 64A of the plate 64 are inserted on the stage 62. So as to obtain the projection 61A of the pedestal 61 via the drive screw 66.
Tool 6 for fine pitch land supported by
7 are arranged. In this case, the drive screw 66 is adapted to be freely rotatable about its axis by a drive mechanism (not shown), thus allowing the threaded tool 67 to be freely moved in the z-direction separately from the plate 64 as required. It is designed to get you. As shown in FIG. 5, the tool 67 is configured such that a main body 67A is provided at its lower end with a conducting portion 67B that is a collection of gold wires, and the tip of the conducting portion 67B is provided through an opening 64A of the plate 64. The front end surface can be collectively brought into contact with each fine pitch land of the circuit board facing the surface. In this case, the conducting portion 67B of the tool 67 is electrically connected to the above-described resistance value measuring device via a cord.

【0023】かくしてこの回路基板検査装置60では、
ステージ62によつて検査位置に位置決め保持された回
路基板の各微細ピツチランドに対して、必要に応じてツ
ール67の導通部67Bの先端面を接触させることによ
りこれら各微細ピツチランドを一括してシヨートさせる
ことができる一方、ツール67と各探針65A〜65C
との間の抵抗値を抵抗値測定器によつて測定し得るよう
になされいる。従つてこの回路基板検査装置60では、
動作時、まずステージ62が駆動することにより、図6
(A)のように当該ステージ62上にセツトされた検査
対象の回路基板70を検査位置にまで移動させる。これ
により図6(B)及び図7(A)のように回路基板70
の対応する通常ランド71A、71B、71C及び微細
ピツチランド72A、72B、72Cを、それぞれ対応
する各探針65A〜65C又はツール50と位置合わせ
する。
Thus, in this circuit board inspection device 60,
If necessary, the tip surfaces of the conducting portions 67B of the tool 67 are brought into contact with the fine pitch lands of the circuit board positioned and held at the inspection position by the stage 62, thereby collectively shorting these fine pitch lands. Tool 67 and each probe 65A-65C
The resistance value between and can be measured by a resistance value measuring device. Therefore, in this circuit board inspection device 60,
In operation, first, the stage 62 is driven, so that FIG.
As shown in (A), the circuit board 70 to be inspected set on the stage 62 is moved to the inspection position. As a result, as shown in FIGS. 6B and 7A, the circuit board 70
The corresponding normal lands 71A, 71B, 71C and the fine pitch lands 72A, 72B, 72C are aligned with the corresponding probes 65A to 65C or the tool 50, respectively.

【0024】続いて架台63(図3)が下降することに
よりプレート64を下降させると共に、駆動ねじ66
(図3)の駆動機構が駆動することによりツール67を
下降させ、かくして図7(B)に示すように、各探針6
5A〜65Cをそれぞれ回路基板70の対応する通常ラ
ンド71A〜71Cにそれぞれ接触させ、かつツール6
7の導通部67Bの先端面を回路基板70の各微細ピツ
チランド72A〜72Cに一括して接触させる。次いで
抵抗値測定器によつて各探針65A〜65Cとツール6
7との間の電気抵抗値を順次測定する。これにより回路
基板70の通常ランド71A及び微細ピツチランド72
Aを形成するパターン73Aと、通常ランド71B及び
微細ピツチランド72Bを形成するパターン73Bと、
通常ランド71C及び微細ピツチランド72Cを形成す
るパターン73Cに対するオープンテストを行う。
Subsequently, the pedestal 63 (FIG. 3) is lowered to lower the plate 64 and drive screw 66.
The tool 67 is lowered by driving the driving mechanism shown in FIG. 3 and thus, as shown in FIG.
5A to 65C are respectively brought into contact with the corresponding normal lands 71A to 71C of the circuit board 70, respectively, and the tool 6
The leading end surface of the conducting portion 67B of No. 7 is brought into contact with each of the fine pitch lands 72A to 72C of the circuit board 70 at once. Then, each of the probes 65A to 65C and the tool 6 is measured by a resistance measuring device.
The electric resistance value between 7 and 7 is sequentially measured. As a result, the normal land 71A and the fine pitch land 72 of the circuit board 70 are formed.
A pattern 73A for forming A, a pattern 73B for forming a normal land 71B and a fine pitch land 72B,
An open test is performed on the pattern 73C forming the normal land 71C and the fine pitch land 72C.

【0025】さらにオープンテスト終了後、駆動ねじ6
6(図3)の駆動機構が駆動して図7(C)のようにツ
ール67を上昇させることにより各微細ピツチランド7
2A〜72Cからツール67の導電部67Bを離すと共
に、この後探針71A及び探針71B間の抵抗値と探針
71B及び探針71C間の抵抗値とをそれぞれ順次測定
することにより各パターン73A〜73C間のシヨート
テストを行う。さらにこの回路基板検査装置60では、
このシヨートテストが終了すると、架台63(図3)が
駆動してプレート64を上昇させることにより各探針6
5A〜65Cを回路基板70の対応する通常ランド71
A〜71Cからそれぞれ離し、かくしてこの回路基板7
0に対するオープン・シヨート検査を終了する。
After completion of the open test, the drive screw 6
6 (FIG. 3) drives to raise the tool 67 as shown in FIG. 7 (C) so that each fine pitch land 7 is moved.
2A to 72C, the conductive portion 67B of the tool 67 is separated, and thereafter, the resistance value between the probe 71A and the probe 71B and the resistance value between the probe 71B and the probe 71C are sequentially measured, respectively. Perform a short test between ~ 73C. Furthermore, in this circuit board inspection device 60,
When this short test is completed, the pedestal 63 (FIG. 3) is driven to raise the plate 64 and thereby each probe 6
5A to 65C are the corresponding normal lands 71 of the circuit board 70.
Separated from A to 71C, and thus this circuit board 7
The open short test for 0 is completed.

【0026】この実施例の場合、プレート64は透明材
を用いて形成されている。またプレート64の上方には
カメラ(図示せず)が配設されており、当該カメラはプ
レート64を介して撮像した回路基板70の画像を画像
信号として図示しない画像処理装置に送出するようにな
されている。画像処理装置は、画像信号に基づいて得ら
れる回路基板70の位置情報に基づいてステージ62の
駆動機構を駆動制御する。これによりこの回路基板検査
装置60では、ステージ62上にセツトされた検査対象
の回路基板70を検査位置に正確に位置決めし得るよう
になされている。
In this embodiment, the plate 64 is made of a transparent material. A camera (not shown) is arranged above the plate 64, and the camera sends the image of the circuit board 70 captured through the plate 64 as an image signal to an image processing device (not shown). ing. The image processing apparatus drives and controls the drive mechanism of the stage 62 based on the position information of the circuit board 70 obtained based on the image signal. As a result, in the circuit board inspection device 60, the circuit board 70 to be inspected set on the stage 62 can be accurately positioned at the inspection position.

【0027】(3)実施例の動作 以上の構成において、この回路基板検査装置60では、
検査対象の回路基板70に対してピツチ間の狭い各微細
ピツチランド72A〜72Cには一括してツール67の
導電部67Bを接触させると共に、これら各微細ピツチ
ランド72A〜72Cとそれぞれ各パターン73A〜7
3Cのラインを介して電気的につながつたピツチ間の大
きい各通常ランド71A〜71Cには従来通り探針65
A〜65Cをそれぞれ個別に接触させるようにしてオー
プンテストを行い、この後ツール67の導電部67Bを
各微細ピツチランド72A〜72Cからはずしてシヨー
トテストを行う。
(3) Operation of the Embodiment With the above configuration, in the circuit board inspection device 60,
The conductive parts 67B of the tool 67 are collectively brought into contact with the fine pitch lands 72A to 72C having narrow pitches with respect to the circuit board 70 to be inspected, and the fine pitch lands 72A to 72C and the patterns 73A to 7 respectively.
As in the conventional case, the probe 65 is attached to each of the normal lands 71A to 71C having a large space between the pitches electrically connected to each other through the 3C line.
An open test is performed so that A to 65C are individually brought into contact with each other, and then the conductive portion 67B of the tool 67 is removed from each fine pitch land 72A to 72C to perform a short test.

【0028】従つて従来作成が困難であつた、各微細ピ
ツチランド72A〜72Cにそれぞれ対応して探針が配
置された測定ボードも、このような測定ボードを用いた
場合の各微細ピツチランド72A〜72Cと各探針との
高精度な位置合わせも必要とせず、各微細ピツチランド
72A〜72Cとツール67とをある程度の精度で位置
合わせをするだけで微細ピツチのランドパターンをもつ
回路基板70に対して正確なオープン・シヨート検査を
行うことができる。またこの際ツール67は、回路基板
70の各微細ピツチランド72A〜72Cに対して従来
の探針のように点接触するのではなく面接触するため
に、これら各微細ピツチランド72A〜72Cの表面を
傷つけ難い。従つてこの後行われる部品実装に悪影響を
与えずにオープン・シヨート検査を行うことができる。
Therefore, the measurement board in which the probe is arranged corresponding to each of the fine pitch lands 72A to 72C, which has been difficult to make conventionally, is also used in each of the fine pitch lands 72A to 72C when such a measurement board is used. With respect to the circuit board 70 having a land pattern of fine pitches, the fine pitch lands 72A to 72C and the tool 67 are aligned with a certain degree of accuracy without the need for highly precise alignment with the probe. An accurate open short test can be performed. At this time, the tool 67 makes a surface contact with each of the fine pitch lands 72A to 72C of the circuit board 70 instead of making a point contact like the conventional probe, so that the surface of each of the fine pitch lands 72A to 72C is damaged. hard. Therefore, the open short inspection can be performed without adversely affecting the component mounting performed thereafter.

【0029】(4)実施例の効果 以上の構成によれば、検査対象の回路基板70に対する
オープンテストを、ピツチ間の狭い各微細ピツチランド
72A〜72Cには一括してツール67の導電部67B
を接触させると共に、これら各微細ピツチランド72A
〜72Cと各パターン73A〜73Cのラインをそれぞ
れ介して電気的に接続されたピツチ間の大きい各通常ラ
ンド71A〜71Cには従来通り探針65A〜65Cを
それぞれ個別に接触させるようにして行う一方、当該回
路基板70に対するシヨートテストを、各微細ピツチラ
ンド72A〜72Cをシヨートさせずに各通常ランド7
1A〜71Cに探針65A〜65Cを接触させるように
して行うようにしたことにより、微細ピツチランド72
A〜72Cにそれぞれ対応して探針が配置された測定ボ
ードも、当該測定ボードを使用した場合の高精度な位置
合わせも必要とせず、かつ部品実装に悪影響を与えずに
オープン・シヨート検査を行うことができ、かくして微
細ピツチのランドパターンをもつ回路基板のオープン・
シヨート検査を容易にさせ得る回路基板検査方法及びそ
の装置を実現できる。
(4) Effects of the Embodiments According to the above-described configuration, the open test for the circuit board 70 to be inspected is collectively performed on the fine pitch lands 72A to 72C having a narrow gap between the conductive portions 67B of the tool 67.
With each of these fine pitch lands 72A
.. to 72C and the patterns 73A to 73C, the probes 65A to 65C are individually brought into contact with the large normal lands 71A to 71C, which are electrically connected to each other, as in the conventional method. The short test for the circuit board 70 is performed for each normal land 7 without shorting each fine pitch land 72A to 72C.
The fine pitch land 72 is formed by bringing the probes 65A to 65C into contact with 1A to 71C.
It does not require a measurement board in which the probe is arranged corresponding to each of A to 72C, high-precision alignment when the measurement board is used, and does not adversely affect the component mounting, and the open short inspection can be performed. Open circuit board with a fine pitch land pattern.
It is possible to realize a circuit board inspection method and an apparatus thereof that can facilitate a short inspection.

【0030】(5)他の実施例 なお上述の実施例においては、ツール67の導電部67
Bの素材として金線を用いるようにした場合について述
べたが、本発明はこれに限らず、この他例えば導電ゴム
などのように回路基板70の各微細ピツチランド72A
〜72Cにダメージを与えないような柔らかさと電気的
な導電性とをもつものであれば種々のものを適用でき
る。
(5) Other Embodiments In the above embodiment, the conductive portion 67 of the tool 67 is used.
Although the case where the gold wire is used as the material of B has been described, the present invention is not limited to this, and other fine pitch lands 72A of the circuit board 70 such as conductive rubber can be used.
Various materials can be applied as long as they have softness and electrical conductivity so as not to damage ~ 72C.

【0031】また上述の実施例においては、回路基板検
査装置60において、ステージ62が移動することによ
りステージ62上にセツトされた検査対象の回路基板7
0の各通常ランド71A〜71C及び各微細ピツチラン
ド72A〜72Cと、対応する各探針65A〜65C又
はツール67との位置合わせを行うようにした場合につ
いて述べたが、本発明はこれに限らず、例えばステージ
62を固定させてプレート64及びツール67を移動さ
せることにより回路基板70の各通常ランド71A〜7
1C及び各微細ピツチランド72A〜72Cと、対応す
る各探針65A〜65C及びツール67との位置合わせ
を行うようにしても良い。
Further, in the above-described embodiment, in the circuit board inspection apparatus 60, the circuit board 7 to be inspected set on the stage 62 by the movement of the stage 62.
The normal lands 71A to 71C of 0 and the fine pitch lands 72A to 72C and the corresponding probes 65A to 65C or the tool 67 are aligned, but the present invention is not limited to this. , For example, by fixing the stage 62 and moving the plate 64 and the tool 67, each of the normal lands 71A to 7A of the circuit board 70 is moved.
1C and the fine pitch lands 72A to 72C may be aligned with the corresponding probes 65A to 65C and the tool 67.

【0032】さらに上述の実施例においては、オープン
・シヨート検査において、シヨートテストに先行してオ
ープンテストを行うようにした場合について述べたが、
本発明はこれに限らず、オープンテストに先行してシヨ
ートテストを行うようにしても良い。
Further, in the above embodiment, the case where the open test is performed prior to the short test in the open short test is described.
The present invention is not limited to this, and the short test may be performed prior to the open test.

【0033】さらに上述の実施例においては、回路基板
検査装置60のステージ62として、カメラと画像処理
装置と連動した電動のものを適用するようにした場合に
ついて述べたが、本発明はこれに限らず、手動のものを
適用するようにしても良い。
Further, in the above-mentioned embodiment, the case where the electrically driven one linked with the camera and the image processing device is applied as the stage 62 of the circuit board inspection device 60 has been described, but the present invention is not limited to this. Instead, a manual one may be applied.

【0034】さらに上述の実施例においては、測定によ
り得られた回路基板70の各パターン73A〜73Cの
各ランド71A〜71C、72A〜72C間又は各パタ
ーン73A〜73C間の抵抗値に基づいてオープン又は
シヨートの有無を検査するようにした場合について述べ
たが、本発明はこれに限らず、各パターン73A〜73
Cのランド71A〜71C、72A〜72C間又は各パ
ターン73A〜73C間のこの他の導電性(例えば電流
値や電圧値)の高低に基づいてこれら各パターン73A
〜73Cのランド71A〜71C、72A〜72C間又
は各パターン73A〜73C間のオープン検査やシヨー
ト検査を行うようにしても良い。
Further, in the above-described embodiment, the circuit board 70 is opened based on the resistance value between the lands 71A to 71C and 72A to 72C of the patterns 73A to 73C of the circuit board 70 or between the patterns 73A to 73C. Alternatively, the case in which the presence or absence of a short is inspected has been described, but the present invention is not limited to this, and each of the patterns 73A to 73A.
Based on the level of other conductivity (for example, current value or voltage value) between the lands 71A to 71C and 72A to 72C of C or between the patterns 73A to 73C, these patterns 73A are respectively formed.
Alternatively, the open inspection or the short inspection may be performed between the lands 71A to 71C and 72A to 72C of 73C to 73C or between the patterns 73A to 73C.

【0035】[0035]

【発明の効果】上述のように本発明によれば、検査対象
となる回路基板の配線パターンのうち、微細ピツチで形
成された複数の第1のランドを所定のツールを用いて一
括してシヨートさせた後、各第1のランドと、各第1の
ランドにそれぞれ配線パターンのラインを介して電気的
につながるべき各第2のランドとの間の導電性をそれぞ
れ検査するようにして配線パターンに対するオープン検
査を行う一方、各第1のランドをシヨートさせずに所定
の第2のランド同士間の導通性を検査するようにして配
線パターンに対するシヨート検査を行うようにしたこと
により、従来作成が難しかつた微細ピツチのランドパタ
ーンをもつ回路基板に対応する測定ボートも、当該測定
ボードを使用する場合の高精度な位置合わせも必要とせ
ずにこの種の回路基板に対するオープン・シヨート検査
を行うことができ、かくして微細ピツチのランドパター
ンをもつ回路基板のオープン・シヨート検査を容易にさ
せ得る回路基板検査方法及びその装置を実現できる。
As described above, according to the present invention, a plurality of first lands formed by fine pitches in the wiring pattern of the circuit board to be inspected are collectively shot using a predetermined tool. After that, the wiring pattern is inspected for the conductivity between each first land and each second land that should be electrically connected to each first land through the line of the wiring pattern. While the open inspection for the first land is performed, the short inspection for the wiring pattern is performed by inspecting the conductivity between the predetermined second lands without shorting each first land. This kind of circuit without the need for a measurement boat that corresponds to a circuit board with a difficult land pattern of fine pitches and high-precision alignment when using the measurement board. It can be performed open Shiyoto inspection of the plate, thus possible to realize a circuit board inspection method and apparatus for open Shiyoto inspection of the circuit board capable of facilitating with land pattern of fine pitch.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例によるオープン・シヨート検査方法のプ
ロセスを示す略線図である。
FIG. 1 is a schematic diagram showing a process of an open short inspection method according to an embodiment.

【図2】実施例によるオープン・シヨート検査方法の説
明に供する略線図である。
FIG. 2 is a schematic diagram for explaining an open short inspection method according to an embodiment.

【図3】実施例による回路基板検査装置の構成を示す略
線的な斜視図である。
FIG. 3 is a schematic perspective view showing a configuration of a circuit board inspection device according to an embodiment.

【図4】各探針及びツールの様子を示す斜視図である。FIG. 4 is a perspective view showing a state of each probe and tool.

【図5】ツールの構成を示す側面図である。FIG. 5 is a side view showing the configuration of the tool.

【図6】回路基板検査装置の動作の説明に供する平面図
である。
FIG. 6 is a plan view for explaining the operation of the circuit board inspection device.

【図7】回路基板検査装置の動作の説明に供する平面図
である。
FIG. 7 is a plan view for explaining the operation of the circuit board inspection device.

【図8】従来のオープン・シヨート検査方法の説明に供
する斜視図である。
FIG. 8 is a perspective view for explaining a conventional open short inspection method.

【図9】従来のオープン・シヨート検査方法の説明に供
する斜視図である。
FIG. 9 is a perspective view for explaining a conventional open short inspection method.

【図10】従来のオープン・シヨート検査方法の説明に
供する斜視図である。
FIG. 10 is a perspective view for explaining a conventional open short inspection method.

【図11】高密度実装用の回路基板のランドの説明に供
する平面図である。
FIG. 11 is a plan view for explaining a land of a circuit board for high-density mounting.

【図12】ランドサイズの違いによる位置合わせの許容
誤差の違いの説明に供する略線的な側面図である。
FIG. 12 is a schematic side view for explaining a difference in alignment tolerance due to a difference in land size.

【図13】ランドサイズの違いによる探針跡の影響の説
明に供する略線的な側面図である。
FIG. 13 is a schematic side view for explaining an influence of a probe mark due to a difference in land size.

【符号の説明】[Explanation of symbols]

40A〜40F、72A〜72C……微細ピツチラン
ド、42A〜42F、73A〜73C……パターン、4
3A〜43F、71A〜71C……通常ランド、44、
70……回路基板、50、67……ツール、51A〜5
1F、65A〜65C……探針、60……回路基板検査
装置。
40A-40F, 72A-72C ... Fine pitch land, 42A-42F, 73A-73C ... Pattern, 4
3A to 43F, 71A to 71C ... normal land, 44,
70 ... Circuit board, 50, 67 ... Tool, 51A-5
1F, 65A to 65C ... Probe, 60 ... Circuit board inspection device.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】回路基板の配線パターンが所定状態に形成
されているか否かを検査する回路基板検査方法におい
て、 上記配線パターンのうち、微細ピツチで形成された複数
の第1のランドを一括してシヨートさせた後、各上記第
1のランドと、各上記第1のランドに上記配線パターン
の対応する各ラインをそれぞれ介して電気的につながる
べき各第2のランドとの間の導電性をそれぞれ検査する
ことにより上記配線パターンに対するオープン検査を行
う第1の工程と、 各上記第1のランドをシヨートさせずに所定の第2のラ
ンド間の導通性を検査することにより上記配線パターン
に対するシヨート検査を行う第2の工程とを具えること
を特徴とする回路基板検査方法。
1. A circuit board inspection method for inspecting whether or not a wiring pattern of a circuit board is formed in a predetermined state, wherein a plurality of first lands formed by fine pitches in the wiring pattern are grouped together. Then, the conductivity between each of the first lands and each of the second lands to be electrically connected to each of the first lands through each of the corresponding lines of the wiring pattern is set. A first step of performing an open inspection for the wiring pattern by inspecting the wiring patterns, and a short process for the wiring pattern by inspecting the continuity between predetermined second lands without causing the first lands to be shorted. A second step of inspecting, the method for inspecting a circuit board.
【請求項2】上記第1の工程における各上記第1のラン
ドを一括してシヨートさせる作業を、各上記第1のラン
ドと一括して面接触する通電性の所定の導電手段を用い
て行なうことを特徴とする請求項1に記載の回路基板検
査方法。
2. The operation of collectively shorting each of the first lands in the first step is performed by using a predetermined electrically conductive means that makes a surface contact with each of the first lands at once. The circuit board inspection method according to claim 1, wherein:
【請求項3】検査対象の回路基板の配線パターンが所定
状態に形成されているか否かを検査する回路基板検査装
置において、 上記回路基板を所定状態に位置決め保持する基板保持手
段と、 上記所定状態に位置決め保持された上記回路基板の上配
線パターンのうち、微細ピツチで形成された複数の第1
のランドを一括してシヨートさせるツールと、 各上記第1のランドと上記配線パターンの対応する各ラ
インをそれぞれ介して電気的につながるべき各第2のラ
ンドに対してそれぞれ個別に電気的に接触する複数の導
電部材と、 上記ツール及び上記各導電部材間の各導電性並びに所定
の上記導電部材間の各導電性をそれぞれ検査する導電性
検査手段とを具え、上記回路基板の上記各第1のランド
を上記ツールによつて一括してシヨートさせると共に各
上記導電部材をそれぞれ対応する上記第2のランドに接
触させながら、上記導電性検査手段によつて上記ツール
及び各上記導電部材間の各導電性をそれぞれ検査するこ
とにより上記配線パターンに対してオープン検査を行う
一方、各上記第1のランドをシヨートさせずに各上記導
電部材をそれぞれ対応する上記第2のランドに接触させ
ながら、上記導電性検査手段によつて所定の導電部材間
の各導電性をそれぞれ検査することにより上記配線パタ
ーンに対してシヨート検査を行うことを特徴とする回路
基板検査装置。
3. A circuit board inspecting apparatus for inspecting whether or not a wiring pattern of a circuit board to be inspected is formed in a predetermined state, a board holding means for positioning and holding the circuit board in a predetermined state, and the predetermined state. A plurality of first wiring patterns formed by fine pitches among the upper wiring patterns of the circuit board positioned and held by
And a tool for collectively shooting all the lands, and individually making electrical contact with each of the first lands and each of the second lands that should be electrically connected through the corresponding lines of the wiring pattern. A plurality of conductive members, and a conductivity inspecting unit that inspects each conductivity between the tool and each conductive member and each predetermined conductivity between the conductive members. All of the lands are collectively shot by the tool and the conductive members are brought into contact with the corresponding second lands, respectively. While conducting an open inspection on the wiring pattern by inspecting each of the conductivity, each of the conductive members is subjected to inspection without shorting each first land. While conducting contact with the corresponding second land, the conductivity inspection means inspects each conductivity between predetermined conductive members to perform a short inspection on the wiring pattern. Circuit board inspection device.
【請求項4】上記ツールは、各上記第1のランドと一括
して面接触する通電性の導電部を具えることを特徴とす
る請求項3に記載の回路基板検査装置。
4. The circuit board inspecting device according to claim 3, wherein the tool includes a conductive portion that is in conductive contact with each of the first lands at once.
JP6335715A 1994-12-21 1994-12-21 Circuit board inspection method and apparatus Pending JPH08178992A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6335715A JPH08178992A (en) 1994-12-21 1994-12-21 Circuit board inspection method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6335715A JPH08178992A (en) 1994-12-21 1994-12-21 Circuit board inspection method and apparatus

Publications (1)

Publication Number Publication Date
JPH08178992A true JPH08178992A (en) 1996-07-12

Family

ID=18291671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6335715A Pending JPH08178992A (en) 1994-12-21 1994-12-21 Circuit board inspection method and apparatus

Country Status (1)

Country Link
JP (1) JPH08178992A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014106039A (en) * 2012-11-26 2014-06-09 Nippon Mektron Ltd Continuity inspection device and continuity inspection method
CN114167259A (en) * 2021-12-07 2022-03-11 华东光电集成器件研究所 Method for programming and testing on-off of through holes of multi-piece substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014106039A (en) * 2012-11-26 2014-06-09 Nippon Mektron Ltd Continuity inspection device and continuity inspection method
CN114167259A (en) * 2021-12-07 2022-03-11 华东光电集成器件研究所 Method for programming and testing on-off of through holes of multi-piece substrate

Similar Documents

Publication Publication Date Title
US4918374A (en) Method and apparatus for inspecting integrated circuit probe cards
JP3394620B2 (en) Probe assembly and inspection device
JPH09107011A (en) Semiconductor device and method of aligning the semiconductor device
US5060371A (en) Method of making probe cards
US6252414B1 (en) Method and apparatus for testing circuits having different configurations with a single test fixture
JP2001337050A (en) Printed circuit board inspection method and apparatus
JP2007218635A (en) Probe card
US4328264A (en) Method for making apparatus for testing traces on a printed circuit board substrate
JP2000009755A (en) Jig board for printed circuit board inspection and printed circuit board inspection method
JPH03231438A (en) Probe card and probe device using the same
JP2000074991A (en) Semiconductor chip package quality inspection method and apparatus, and probe pin structure used therefor
JP2767291B2 (en) Inspection device
JP4406218B2 (en) Inspection device provided with probe, and positioning method by positioning mechanism of inspection device provided with probe
JP2000074990A (en) Semiconductor chip package quality inspection method and apparatus
JP2965174B2 (en) Semiconductor device inspection equipment
JPH01242972A (en) Inspecting device for short circuit and disconnection of pattern
JPH0666832A (en) Probe and inspection device
JPH06174774A (en) Electric inspection method for tab film carrier tape
JPS61166518A (en) Inspecting method of circuit board for driving of liquid crystal display body
JPH0712889A (en) Semiconductor inspection equipment
JPH10173014A (en) Inspection apparatus and inspection method for solid-state imaging device
JPH03291572A (en) Testing method for printed board
JPS6235912B2 (en)
JPH07104023A (en) Printed circuit board inspection method
JPH06242177A (en) Test device for semiconductor device