JPH08179363A

JPH08179363A - マトリックス型表示装置

Info

Publication number: JPH08179363A
Application number: JP31982794A
Authority: JP
Inventors: Hironori Aoki; 宏憲青木; Naoki Nakagawa; 直紀中川; Atsushi Endo; 厚志遠藤
Original assignee: Asahi Glass Co Ltd; Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp; AGC Inc
Priority date: 1994-12-22
Filing date: 1994-12-22
Publication date: 1996-07-12
Anticipated expiration: 2018-01-27
Also published as: JP3370463B2

Abstract

(57)【要約】【目的】画素電極面積の減少を最大限に抑え、画素開
口部を増加させることにより、表示品位の向上を図ると
ともに、他の表示特性を劣化させないマトリックス型表
示装置を提供する。【構成】透明の絶縁基板２０上に並設された複数のゲ
ート電極線２、該ゲート電極線と絶縁膜を介し交差する
複数のソース電極線１、前記ゲート電極線およびソース
電極線の交差部にそれぞれ設けられる薄膜トランジスタ
１５、および該薄膜トランジスタに接続される透明電極
からなる画素電極９を有するマトリックス型表示装置で
あって、ゲート電極線とソース電極線のあいだに介在す
る絶縁膜４ａ、４ｂが２層以上の多層膜で形成され、該
２層以上の絶縁膜のあいだに挟持されるように前記画素
電極が設けられている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置などのマ
トリックス型表示装置に関する。さらに詳しくは、画素
電極とゲート電極線やソース電極線との平面的にみた間
隔を狭くして開口率および表示特性を向上させたマトリ
ックス型表示装置に関する。

【０００２】

【従来の技術】マトリックス型表示装置は、通常２枚の
対向する基板のあいだに液晶などの表示材料が挟持さ
れ、この表示材料に選択的に電圧を印加するように構成
されている。前記２枚の基板の少なくとも一方には、マ
トリックス状に配列された透明性導電膜からなる画素電
極が設けられ、これらの画素電極ごとに選択的に電圧を
印加するための薄膜トランジスタ（以下、ＴＦＴとい
う）などのスイッチング素子およびその素子に信号を与
えるためのソース電極線、ゲート電極線が形成されてい
る。このスイッチング素子などが設けられた一方の基板
であるＴＦＴアレイ基板の従来の構造の平面説明図およ
び断面説明図を図７〜８に示す。

【０００３】図７〜８において、１はソース電極線、２
はゲート電極線、２ａはゲート電極、３は保持容量電
極、４はゲート絶縁膜、５はノンドープアモルファスシ
リコンなどの半導体からなる活性層、６はエッチングス
トッパー用絶縁膜、７はリンドープアモルファスシリコ
ンなどからなるコンタクト層、８はドレイン電極、９は
ドレイン電極８に接続された透明性導電膜からなる画素
電極、１０は保護膜、１１、１３はコンタクトホール、
１２は保持容量絶縁膜、２０は透明性絶縁基板である。

【０００４】このようなＴＦＴアレイ基板はつぎのよう
な工程により製造される。まず透明性絶縁基板２０の表
面にＩＴＯなどからなる透明性導電膜により保持容量電
極３を形成する。ついで保持容量絶縁膜１２を全面に形
成したのち、ゲート電極線２を保持容量電極３と接続す
るためのコンタクトホール１３を形成し、Ｃｒなどでゲ
ート電極線２およびゲート電極２ａを形成する。さらに
ＩＴＯなどの透明性導電膜により画素電極９を形成す
る。そしてゲート絶縁膜４、ノンドープアモルファスシ
リコン膜、エッチングストッパー用絶縁膜を連続成膜し
たのちパターン加工を行い、エッチングストッパー用絶
縁膜６を形成する。さらにリンドープアモルファスシリ
コン膜を形成したのちにコンタクトホール１１を形成す
る。そして、Ａｌなどの低抵抗材料を成膜したのちパタ
ーニングにより、ソース電極線１およびドレイン電極
８、さらにパターニングによりコンタクト層７、活性層
５を形成する。その結果、ドレイン電極８と画素電極９
がコンタクトホール１１を介して導通を有し、画素電極
９と接続されたＴＦＴ１５が形成される。このＴＦＴ１
５と画素電極９と保持容量１６とがマトリックス状に形
成されることによりＴＦＴアレイ基板を構成する。

【０００５】このように構成されるＴＦＴアレイ基板
に、カラーフィルタや透明導電膜などを有する対向電極
基板をそのあいだに液晶などの表示材料を挟持して対向
させ、マトリックス型表示装置を構成する。

【０００６】

【発明が解決しようとする課題】従来のマトリックス型
表示装置のうち、画素電極９がゲート電極線２およびゲ
ート電極２ａと同一層（レイヤー）に形成されるものに
ついては、画素電極９がマスク露光によるフォトリソグ
ラフィにより形成されるため、フォトリソグラフィの位
置ずれによる画素電極の位置ずれが発生する。一方、画
素電極とゲート電極線が同一平面上で重なりを生じる
と、信号の短絡が発生し、表示不良の原因となる。した
がって、位置ずれが生じても画素電極とゲート電極線と
の重なりが起こらないように、ゲート電極線から、マス
クずれのマージンを考慮した分の間隔をあけた位置にな
るように設計を行う。

【０００７】このような間隔は画素電極の面積を減少さ
せる一方、画素電極外を通過もしくは反射する光は表示
品質を落とすため、画素電極外の領域は、通常対向基板
もしくはＴＦＴアレイ基板上に設けられた遮光膜により
光を遮断する。このような遮光膜は画素内の光の透過エ
リアいわゆる開口率を減少させ、表示品質の向上を妨げ
る原因となる。したがって、前記に示すようなフォトリ
ソグラフィの位置ずれマージンを考慮した画素電極面積
の減少は、開口率の減少すなわち表示品位の低下につな
がっている。

【０００８】画素電極がソース電極線と同一層にあるば
あいも前記と同様に、ソース電極線と画素電極との短絡
が発生しないようフォトリソグラフィの位置ずれを考慮
した間隔を設けることから画素電極面積の減少、すなわ
ち開口率の低下の原因となっている。

【０００９】このような開口率の低下を防止する手段と
して、たとえば特開平４−３７８２２号公報には、前記
のようなフォトリソグラフィの位置ずれを考慮した間隙
をなくしたマトリックス型表示装置が開示されている。
その構造を図９〜１０に図７〜８と同様の図で同じ符号
を用いて示す。

【００１０】この例では、透明性絶縁基板２０上にゲー
ト電極線２そしてソース電極線１を形成後、画素電極９
をパターニングするのに光が照射された箇所のレジスト
がのこるいわゆるネガ形レジストを用いて、これら電極
線１、２をマスクとして使用し、透明性絶縁基板２０の
裏面側からの露光により画素電極９をパターニングし、
画素電極９とゲート、ソース各電極線２、１との間隔を
なくするか、もしくは小さくする方法が示されている。

【００１１】しかし、この例では、ゲート電極線、ソー
ス電極線、ドレイン電極をマスクとして使用して裏面露
光により画素電極をパターニングするため、画素電極は
ゲート電極線やソース電極線などを形成したのちの最後
の工程で形成されなければならない。そのため、保持容
量の一方の電極を画素電極と共用し、他方の保持容量電
極を基板上に形成するようなばあい、そのあいだの絶縁
膜が厚くなり、保持容量の容量値が小さくなるという問
題がある。

【００１２】さらに、この例ではＴＦＴ部と画素電極と
を接続するドレイン電極について、光を透過しない通常
の金属材料を用いたばあい、画素電極のパターニング時
に、ドレイン電極と重なる箇所のレジストが残留せず、
エッチング時に画素電極が消失する。つまり画素電極と
トランジスタ部の導通箇所（コンタクトエリア）がなく
なってしまう。以上の理由からドレイン電極は透過性を
有する導電体膜である必要がある。したがって、ドレイ
ン電極として使用する材質が制限されるため、通常ソー
ス電極線あるいはドレイン電極に用いられるＡｌやＴａ
などの低抵抗材料を使用することができない。したがっ
て、プロセスおよび製法上に制約があるだけでなく、ド
レインが高抵抗であるために表示品位を劣化させるとい
う問題もある。

【００１３】本発明のマトリックス型表示装置は上記の
ような従来の問題を解決するためになされたもので、画
素電極の面積の減少を最大限に抑え、画素開口部を増加
させることにより、表示品位の向上を図るとともに、他
の表示特性を劣化させないマトリックス型表示装置を実
現することを目的としている。

【００１４】

【課題を解決するための手段】請求項１記載のマトリッ
クス型表示装置は、透明の絶縁基板上に並設された複数
のゲート電極線、該ゲート電極線と絶縁膜を介し交差す
る複数のソース電極線、前記ゲート電極線およびソース
電極線の交差部にそれぞれ設けられる薄膜トランジス
タ、および該薄膜トランジスタに接続される透明電極か
らなる画素電極を有するマトリックス型表示装置であっ
て、前記ゲート電極線とソース電極線のあいだに介在す
る絶縁膜が２層以上の多層膜で形成され、該２層以上の
絶縁膜のあいだに挟持されるように前記画素電極が設け
られている。

【００１５】前記画素電極を挟持する絶縁膜が異なる材
料からなることが、たとえば保持容量絶縁膜を兼ねる絶
縁膜の誘電率とトランジスタ電流に影響を及ぼすゲート
絶縁膜としての誘電率を、膜厚の操作に頼らずに比較的
自由に設定できるため好ましい。

【００１６】前記画素電極を挟持する絶縁膜の一方が誘
電率の比較的大きい材料からなり、前記絶縁膜の他方が
シリコン化合物からなる絶縁膜であることが、容量特性
を維持しつつ、成膜の界面を正常に保つことができるた
め好ましい。

【００１７】請求項４記載のマトリックス型表示装置
は、透明の絶縁基板上に並設された複数のゲート電極
線、該ゲート電極線と絶縁膜を介し交差する複数のソー
ス電極線、前記ゲート電極線およびソース電極線の交差
部にそれぞれ設けられる薄膜トランジスタ、および該薄
膜トランジスタに接続される透明電極からなる画素電極
を有するマトリックス型表示装置であって、前記画素電
極が絶縁膜を介した第１の画素電極と第２の画素電極の
少なくとも２層からなり、第２の画素電極はゲート電極
線およびソース電極線とそれぞれ異なる層に形成され、
かつ、第１の画素電極より大きい面積に形成されてい
る。

【００１８】前記第２の画素電極は、前記ゲート電極線
とソース電極線とのあいだに２層以上の多層膜で形成さ
れた絶縁膜のあいだに形成されてもよいし、保護膜の表
面に形成されてもよい。

【００１９】前記第１の画素電極はゲート電極線または
ソース電極線と同一層に形成されていてもよい。

【００２０】また、前記第１の画素電極と第２の画素電
極が導電材料により電気的に接続されていてもよいし、
第１の画素電極と電気的に独立して形成されていてもよ
い。

【００２１】

【作用】請求項１記載のマトリックス型表示装置によれ
ば、ゲート電極線とソース電極線のあいだに絶縁膜が２
層以上の多層膜で形成され、その層間に画素電極が形成
されているため、画素電極のパターニングのマスクずれ
があり、平面的にみるとオーバーラップする部分があっ
ても、画素電極がゲート電極線またはソース電極線と直
接接触することはない。そのため、画素電極のパターニ
ングをゲート電極線とソース電極線とで囲まれる範囲一
杯に形成することができ、開口率が向上する。また、上
面も絶縁膜で覆われているため半導体層のエッチング時
などに画素電極にダメージを与えることもなく、さらに
ソース電極線などとの接触のおそれもない。

【００２２】前記２層以上の絶縁膜に、たとえば酸化タ
ンタルのような誘電率が比較的大きい材料とチッ化ケイ
素や酸化ケイ素などのシリコン化合物からなる絶縁物の
ような誘電率の異なる材料を用いることにより、保持容
量絶縁膜を兼ねる絶縁膜の誘電率とトランジスタ電流に
影響を及ぼす絶縁膜としての誘電率を、膜厚の操作に頼
らずに比較的自由に設定できるという利点がある。

【００２３】さらにシリコン化合物からなる絶縁膜を一
方に用いることにより、アモルファスシリコン層やエッ
チングストッパー用絶縁膜との連続成膜が可能となり、
膜の界面を正常に保つことができ良好なトランジスタ特
性がえられる。

【００２４】また、請求項４記載のマトリックス型表示
装置によれば、画素電極が少なくとも２層で形成され、
少なくとも第２の画素電極がゲート電極線およびソース
電極線とそれぞれ異なる層に形成され、第１の画素電極
より大きく形成されているため、第１の画素電極がゲー
ト電極線などとの接触を避けるために小さく形成されて
いても、第２画素電極がこれをカバーして開口率を向上
させることができる。また第１の画素電極により保持容
量の一方の電極を兼ねることにより、保持容量の他方の
電極が基板上に設けられていても、保持容量絶縁膜が厚
くなりすぎることがなく、小さな面積で大きな保持容量
がえられる。

【００２５】前記第２の画素電極を２層以上の絶縁膜の
あいだに設けることにより、画素電極が両面から保護さ
れるとともに第１の画素電極とも近く電気的接続をとり
易い。また、保護膜上に設けても第１の画素電極と容量
結合して液晶層への作用を大きくすることができる。

【００２６】したがって第１の画素電極がゲート電極線
またはソース電極線と同一層に形成されて、ゲート電極
線などと接触しないように小さく形成されても開口率が
向上する。

【００２７】さらに前記第１の画素電極と第２の画素電
極が導電材料により接続されれば、確実に第２の画素電
極が画素電極として機能するため好ましい。一方、直接
導電材料により接続されなくても、そのあいだの絶縁膜
を介して容量結合し、電気的に第１の画素電極と同電位
となり、画素電極として機能する。このばあいは、コン
タクト孔を設けなくてもよいため、プロセス上好まし
い。

【００２８】

【実施例】つぎに、本発明のマトリックス型表示装置を
図面を参照しながら説明する。

【００２９】［実施例１］図１は本発明のマトリックス
型表示装置の実施例１の画素部の平面説明図、図２はそ
のＡ−Ａ線断面説明図である。

【００３０】図１〜２において、１はソース電極線、２
はゲート電極線、２ａはゲート電極、３は保持容量電
極、４ａ、４ｂはそれぞれゲート絶縁膜を構成する第１
の絶縁膜、第２の絶縁膜、５はノンドープアモルファス
シリコンなどの半導体からなる活性層、６はエッチング
ストッパー用絶縁膜、７はリンドープアモルファスシリ
コンなどからなるコンタクト層、８はドレイン電極で、
これらによりＴＦＴ１５が形成されている。９はドレイ
ン電極８に接続される画素電極、１０は保護膜、１１は
コンタクトホール、２０は透明性絶縁基板で、第１のゲ
ート絶縁膜４ａが保持容量電極３上にも形成され、保持
容量絶縁膜も兼ねている。

【００３１】このＴＦＴ１５、画素電極９、保持容量１
６とによりマトリックス型表示装置の一方の基板である
ＴＦＴアレイ基板の１画素分を構成し、これらがＴＦＴ
アレイ基板上にマトリックス状に形成され、これらのあ
いだに前述のソース電極線１およびゲート電極線２が縦
横に形成されている。なお、保持容量１６は保持容量電
極３と第１の絶縁膜４ａの一部と画素電極９の一部とか
らなっている。

【００３２】平面的にみてゲート電極線２とソース電極
線１に囲まれる領域に画素電極９が形成されるが、この
画素電極９は第１の絶縁膜４ａと第２の絶縁膜４ｂとに
より挟持されており、ゲート電極線２およびソース電極
線１とは共に異なる平面上に形成されている。また、画
素電極９は第２の絶縁膜４ｂに設けられたコンタクトホ
ール１１を介してドレイン電極８と導通を有している。

【００３３】なお、この例ではゲート電極２ａおよびゲ
ート電極線２と保持容量電極３とが同じ層で基板上に設
けられたが、前述の図８のように保持容量絶縁膜１２上
にゲート電極２ａおよびゲート電極線２を形成し、保持
容量電極３とゲート電極２ａなどを異なる層に形成して
もよい。このばあい、保持容量の絶縁膜が保持容量絶縁
膜１２と第１の絶縁膜４ａとで構成されるため、これら
を合わせて所定の保持容量がえられるように、材料およ
び膜厚を設定することが好ましい。

【００３４】このようなＴＦＴアレイ基板はつぎのよう
な工程によって製造される。まず、透明性絶縁基板２０
上にＣｒ、Ａｌ、Ｔａなどの低抵抗金属を成膜し、ゲー
ト電極線２およびゲート電極２ａとなるパターンを形成
する。つぎにＩＴＯ、酸化スズ、酸化インジウムなどの
透明性導電材からなる保持容量電極３を形成し、その上
に酸化ケイ素、チッ化ケイ素、酸化タンタル、酸化アル
ミニウムなどからなる保持容量絶縁膜およびゲート絶縁
膜用の第１の絶縁膜４ａをＣＶＤ法などにより成膜す
る。そして、前述の透明性導電材を成膜後、フォトマス
クを用いたフォトリソグラフィにより画素電極９のパタ
ーニングを行う。

【００３５】画素電極９の形成後、チッ化ケイ素、酸化
タンタル、酸化ケイ素などからなる第２の絶縁膜４ｂお
よびノンドープアモルファスシリコン（ｉ−ａ−Ｓｉ）
などの半導体層、チッ化ケイ素、酸化ケイ素などの絶縁
膜を順次ＣＶＤ法などにより成膜したのち、パターニン
グによりエッチングストッパー用絶縁膜６を形成する。

【００３６】つぎにコンタクト層７を形成するため、リ
ンドープアモルファスシリコンを成膜したのち、パター
ン加工により画素電極９とドレイン電極８とを接続する
ためのコンタクトホール１１を形成する。

【００３７】さらに、スパッタ法などによりソース電極
線１およびドレイン電極８を形成するためのＣｒおよび
Ａｌを成膜し、パターニングする。さらに、このソース
電極線１およびドレイン電極８をマスクとして不要なリ
ンドープアモルファスシリコン層およびノンドープアモ
ルファスシリコン層を除去し、それぞれコンタクト層
７、活性層５とする。最後にチッ化ケイ素などの保護膜
１０を形成し、ＴＦＴアレイ基板が完成する。このＴＦ
Ｔアレイ基板とカラーフィルタや透明電極などが形成さ
れた対向電極基板とのあいだに液晶材料などの表示材料
を挟持することによりマトリックス型表示装置が形成さ
れる。

【００３８】このように形成されたマトリックス型表示
装置においては、画素電極９がゲート電極線２およびソ
ース電極線１と異なる平面上に形成されているため、フ
ォトリソグラフィの位置合わせずれを考慮する必要がな
い。したがって、ゲート電極線２、ソース電極線１と画
素電極９の形成順序にかかわらず、また、ドレイン電極
８を構成する材質を考慮することなく、画素電極９の面
積を広げた開口率の高い表示装置をうることが可能とな
る。

【００３９】なお、本実施例ではゲート絶縁膜４を２層
の絶縁膜４ａ、４ｂで構成したが、必ずしもゲート絶縁
膜４を多層膜にしなくても、要はゲート配線２とソース
配線１とのあいだに多層の絶縁膜が形成され、そのあい
だに画素電極が形成されればよい。

【００４０】［実施例２］前記実施例１においては、画
素電極９を挟持する第１の絶縁膜４ａおよび第２の絶縁
膜４ｂとして同一材料を用いたが、誘電率の異なる絶縁
膜を使用することにより、画素電極９と対向電極基板間
の電気的容量を任意に設定することが可能となる。たと
えば第１の絶縁膜４ａとして、酸化タンタルなどの誘電
率の比較的高い材料を用い、第２の絶縁膜４ｂとして、
チッ化シリコン、酸化シリコンなどのシリコン化合物か
らなる絶縁膜を用いることにより、アモルファスシリコ
ン層、エッチングストッパー用絶縁膜との連続成膜が可
能となり、ゲート絶縁膜の厚膜化による容量の低下を極
力抑えつつ、連続成膜により膜の界面を正常に保つこと
ができ、良好なトランジスタ特性がえられるという効果
がある。

【００４１】［実施例３］図３および図４は本発明のマ
トリックス型表示装置の他の実施例のＴＦＴアレイ基板
の一画素部分の平面説明図および断面説明図である。

【００４２】図３〜４において、符号は図１〜２と同じ
部分を示し、９ａは第１の画素電極、９ｂは第２の画素
電極である。本実施例は画素電極が第１の画素電極９ａ
と第２の画素電極９ｂとからなり、第１の画素電極９ａ
はゲート電極線２と同じ層に形成され、第２の画素電極
９ｂが第１の絶縁膜４ａを介して異なる層に形成され、
第２の画素電極９ｂがソース電極線１とゲート電極線２
とで囲まれる領域一杯に形成されていることに特徴があ
る。すなわち、平面的にみてゲート電極線２とソース電
極線１に囲まれる領域に画素電極９ａ、９ｂが形成され
るが、第１の画素電極９ａはゲート電極線２と同一平面
上でフォトリソグラフィの位置ずれを考慮して前記領域
より小さめに形成されている。一方、第２の画素電極９
ｂは前記領域一杯に形成され、開口率を向上させてい
る。また、ドレイン電極８は第１および第２の絶縁膜４
ａ、４ｂに設けられたコンタクトホール１１を介して第
１の画素電極線４ａと導通を有している。さらに、第２
の画素電極９ｂも第１の絶縁膜４ａに設けられたコンタ
クトホール１４を介して第１の画素電極９ａと導通を有
している。

【００４３】本実施例によれば、第１の画素電極９ａが
ゲート電極線２と同じ層に形成されていながら、フォト
リソグラフィの位置ずれを考慮した画素電極の小型化を
第２の画素電極９ｂでカバーし、開口率を高くすること
ができる。

【００４４】このようなＴＦＴアレイ基板はつぎのよう
な工程によって製造される。まず、透明性絶縁基板２０
上に実施例１と同様の保持容量電極３および保持容量絶
縁膜１２を形成し、コンタクトホール１３を形成したの
ちＣｒなどを成膜し、ゲート配線２およびゲート電極２
ａのパターンを形成する。さらに、実施例１と同様のＩ
ＴＯなどの透光性導電材を成膜後、フォトマスクを用い
たフォトリソグラフィにより第１の画素電極９ａを形成
する。つぎに第１の絶縁膜４ａとして実施例１と同様の
チッ化ケイ素あるいは五酸化タンタルなどの絶縁膜をＣ
ＶＤ法などにより成膜する。そして、この絶縁膜中に導
通を取るためのコンタクトホール１４を形成後、ＩＴＯ
など前述の透光性導電材を成膜し、フォトマスクを用い
たフォトリソグラフィにより第２の画素電極９ｂのパタ
ーニングを行う。この第２の画素電極９ｂのパターニン
グは、前述のようにゲート電極線２とソース電極線１と
で囲まれる領域一杯になるように行う。

【００４５】第２の画素電極９ｂの形成後、第２の絶縁
膜４ｂとしてチッ化ケイ素など前述の絶縁材料およびノ
ンドープアモルファスシリコン（ｉ−ａ−Ｓｉ）などの
半導体層、チッ化ケイ素などの絶縁膜をＣＶＤ法などに
より成膜したのち、絶縁膜をパターニングしてエッチン
グストッパー用絶縁膜６を形成する。

【００４６】つぎにリンドープアモルファスシリコン層
などを成膜したのち、パターン加工により第１の画素電
極９ａとドレイン電極８とを接続するためのコンタクト
ホール１１を形成する。

【００４７】さらに、スパッタ法などによりソース電極
線１およびドレイン電極８を形成するためのＣｒおよび
Ａｌなどの金属材料を成膜しパターニングする。さら
に、このソース電極線１およびドレイン電極８をマスク
として不要なアモルファスシリコンなどの半導体層やリ
ンドープアモルファスシリコン半導体層などを除去し、
活性層５、コンタクト層７を形成する。最後にチッ化ケ
イ素などの保護膜１０を形成し、ＴＦＴアレイ基板が完
成する。

【００４８】このように形成されたマトリックス型表示
装置においても、画素電極９ａ、９ｂとソース電極線１
またはゲート電極線２との同一平面に形成される第１の
画素電極９ａを小さくパターニングし、異なる層に形成
される第２の画素電極９ｂを大きく形成することによ
り、短絡のおそれがなく画素電極を広げることが可能と
なる。また第１の画素電極９ａが保持容量絶縁膜１２の
直上に形成されるため、保持容量特性を低下させること
がない。

【００４９】本実施例では、第２の画素電極９ｂは第１
の絶縁膜４ａの成膜後に形成されたため、第２の画素電
極９ｂの両面が絶縁膜で保護されるとともに、第１の画
素電極９ａとのコンタクトも近いため両画素電極の接続
が容易で好ましい。しかし、たとえば保護膜１０の成膜
後にコンタクトホールを形成し、さらに透明性導電材を
成膜し、パターニングを行うことにより第２の画素電極
９ｂを保護膜１０の表面に形成しても同様の効果がえら
れる。

【００５０】このように作製された表示装置においても
実施例１と同様に、ゲート電極線またはソース電極線と
画素電極の形成順序にかかわらず、また、ドレイン電極
を構成する材質を考慮することなく、画素電極の面積を
広げた開口率の高い表示装置がえられる。

【００５１】［実施例４］前記実施例３では、第１の画
素電極９ａと第２の画素電極９ｂがコンタクトホール１
４により導通を有する構造であったが、たとえば液晶表
示装置においては、表示は液晶層に印加される電圧によ
り決定される。したがって、第１の画素電極９ａと第２
の画素電極９ｂのコンタクトホール１４による導通が存
在しなくても、図６に示すように、第２の画素電極９ｂ
を存在させることにより、第１の画素電極９ａと第２の
画素電極９ｂ、さらには対向電極間に直列容量を形成で
きる。なお、図５〜６は図３〜４と同様の図で同じ符号
は同じ部分を示し、第２の画素電極９ｂの位置および接
続が異なる例である。また、この図では第２の画素電極
９ｂを保護膜１０上に形成しているが、第１の画素電極
９ａと直接コンタクトをとらなくてもよいため、簡単に
形成でき、液晶層への作用も大きくなる。しかし、図３
の例と同様に絶縁膜中に第２の画素電極９ｂが設けられ
るばあいでも同じである。

【００５２】本実施例によれば、第１および第２の絶縁
膜４ａ、４ｂにコンタクトホール１４を形成する工程を
省略でき、さらに第２の画素電極９ｂを保護膜１０上に
設けることにより、ゲート絶縁膜は一層ですみ、なおか
つ実施例３と同様に第２の画素電極９ｂのフォトリソグ
ラフィの位置ずれを考慮することなく広げることがで
き、開口率の高い表示装置をうることができる。

【００５３】［実施例５］実施例３および４では、第１
の画素電極９ａがゲート電極線２もしくはソース電極線
１と同一平面上に形成されたが、図１に示されるように
第１の画素電極９ａもゲート電極線２およびソース電極
線１と異なる平面に形成されるばあいでも、容易に画素
電極を広げることが可能であることから、当初の目的を
達成でき、開口率の高い表示装置がえられる。

【００５４】本実施例のばあい、とくに画素電極が２層
で形成されるため、マスクずれが生じても開口率を低下
させることがないという効果がある。

【００５５】

【発明の効果】請求項１記載のマトリックス型表示装置
によれば、画素電極がゲート電極線およびソース電極線
と異なる層に形成され、しかも画素電極の上面も絶縁膜
で覆われているため、画素電極とゲート電極線やソース
電極線との接触のおそれがなく、フォトリソグラフィの
マスクずれを考慮する必要がない。その結果、平面的に
みてゲート電極線とソース電極線とで囲まれた領域全体
に画素電極を形成することができ、開口率を向上するこ
とができ、表示品位および表示特性の優れたマトリック
ス型表示装置がえられる。また、保持容量絶縁膜の近く
に形成することができ、保持容量の特性を高く維持する
こともできる。

【００５６】請求項２記載の装置によれば、画素電極を
挟持する絶縁膜が異なる材料により形成されるため、た
とえば下層の絶縁膜は保持容量の絶縁膜を兼ねることよ
り、誘電率の大きい誘電体膜を使用し、上層の絶縁膜は
ＴＦＴのゲート絶縁膜として必要な誘電率およびアモル
ファスシリコンとの良好な界面状態を満たす絶縁膜を使
用することができ、ＴＦＴや保持容量の特性を高くする
とともに、前述の開口率の向上を達成でき、一層表示特
性の優れたマトリックス型表示装置がえられる。

【００５７】前記２種類の絶縁膜として誘電率の比較的
大きい材料とシリコン化合物からなる材料を用いること
によりトランジスタの特性を高く維持することができ
る。

【００５８】請求項４記載の装置によれば、画素電極が
２層で形成されているため、第１の画素電極をゲート電
極線などと同一層に形成されてもゲート電極線などと同
一層で形成されることによる画素電極とゲート電極線な
どとの間隙は、異なる層に形成され接触のおそれのない
第２の画素電極によりカバーされるため、高い開口率が
えられる。その結果、表示品位および表示特性の優れた
マトリックス型表示装置がえられる。

【００５９】第２の画素電極が絶縁膜のあいだに形成さ
れれば絶縁膜で保持されるとともに、第１の画素電極と
の接続も容易であり、また保護膜上に形成されれば成膜
プロセスが簡単でいずれも簡単に形成でき特性を向上さ
せることができる。

【００６０】前記第１の画素電極がゲート電極線などと
同一の層に形成されれば、保持容量の一方の電極を画素
電極と共用するばあいに、薄い保持容量絶縁膜のみを介
して電極を形成でき、保持容量特性を高く維持しながら
前述の開口率を向上させ、表示特性の優れたマトリック
ス型表示装置がえられる。

【００６１】前記第１の画素電極と第２の画素電極とを
導電材料で接続することにより両画素が完全に画素電極
として機能するため好ましい。両画素が直接接続されな
くても絶縁膜を介した容量結合により結合することがで
き、コンタクトのプロセスを必要とせず簡単に形成でき
る。

【００６２】以上のように、本発明によれば層構造やプ
ロセス上の制限、ドレイン電極の構成材料の制限などが
なく画素電極の面積を広げて開口率を向上し、表示品位
および表示特性の優れたマトリックス型表示装置がえら
れる。

【図面の簡単な説明】

【図１】本発明の表示装置の一実施例のＴＦＴアレイ
基板の１画素分を示す平面説明図である。

【図２】図１のＡ−Ａ線断面説明図である。

【図３】本発明の表示装置の他の実施例のＴＦＴアレ
イ基板の１画素分を示す平面説明図である。

【図４】図３のＡ−Ａ線断面説明図である。

【図５】本発明の表示装置のさらに他の実施例のＴＦ
Ｔアレイ基板の１画素分を示す平面説明図である。

【図６】図５のＡ−Ａ線断面説明図である。

【図７】従来の表示装置に用いられたＴＦＴアレイ基
板の１画素分を示す平面説明図である。

【図８】図７のＡ−Ａ線断面説明図である。

【図９】従来の表示装置の他の例のＴＦＴアレイ基板
の１画素分を示す平面説明図である。

【図１０】図９のＡ−Ａ線断面説明図である。

【符号の説明】

１ソース電極線、２ゲート電極線、２ａゲート電
極、３保持容量電極、４ゲート絶縁膜、４ａ第１
の絶縁膜、４ｂ第２の絶縁膜、８ドレイン電極、９
画素電極、９ａ第１の画素電極、９ｂ第２の画素
電極、１２保持容量絶縁膜、１５ＴＦＴ、１６保
持容量。

───────────────────────────────────────────────────── フロントページの続き (72)発明者遠藤厚志熊本県菊池郡西合志町御代志997番地株式会社アドバンスト・ディスプレイ内

Claims

【特許請求の範囲】

【請求項１】透明の絶縁基板上に並設された複数のゲ
ート電極線、該ゲート電極線と絶縁膜を介し交差する複
数のソース電極線、前記ゲート電極線およびソース電極
線の交差部にそれぞれ設けられる薄膜トランジスタ、お
よび該薄膜トランジスタに接続される透明電極からなる
画素電極を有するマトリックス型表示装置であって、前
記ゲート電極線とソース電極線のあいだに絶縁膜が２層
以上の多層膜で形成され、該２層以上の絶縁膜のあいだ
に挟持されるように前記画素電極が設けられてなるマト
リックス型表示装置。
【請求項２】前記画素電極を挟持する絶縁膜が異なる
材料からなる請求項１記載のマトリックス型表示装置。
【請求項３】前記画素電極を挟持する絶縁膜の一方が
誘電率の比較的大きい材料からなり、前記絶縁膜の他方
がシリコン化合物からなる絶縁膜である請求項２記載の
マトリックス型表示装置。
【請求項４】透明の絶縁基板上に並設された複数のゲ
ート電極線、該ゲート電極線と絶縁膜を介し交差する複
数のソース電極線、前記ゲート電極線およびソース電極
線の交差部にそれぞれ設けられる薄膜トランジスタ、お
よび該薄膜トランジスタに接続される透明電極からなる
画素電極を有するマトリックス型表示装置であって、前
記画素電極が絶縁膜を介した第１の画素電極と第２の画
素電極の少なくとも２層からなり、第２の画素電極はゲ
ート電極線およびソース電極線とそれぞれ異なる層に形
成され、かつ、第１の画素電極より大きい面積に形成さ
れてなるマトリックス型表示装置。
【請求項５】前記ゲート電極線とソース電極線とのあ
いだに絶縁膜が２層以上の多層膜で形成され、該２層以
上の絶縁膜のあいだに前記第２の画素電極が形成されて
なる請求項４記載のマトリックス型表示装置。
【請求項６】前記第２の画素電極が保護膜の表面に形
成されてなる請求項４記載のマトリクス型表示装置。
【請求項７】前記第１の画素電極がゲート電極線また
はソース電極線と同一層に形成されてなる請求項４、５
または６記載のマトリックス型表示装置。
【請求項８】前記第１の画素電極と第２の画素電極が
導電材料により電気的に接続されてなる請求項４、５、
６または７記載のマトリックス型表示装置。
【請求項９】前記第２の画素電極が第１の画素電極と
電気的に独立して形成されてなる請求項４、５、６また
は７記載のマトリックス型表示装置。