JPH0818029A - 共鳴トンネリング素子およびその製造方法 - Google Patents
共鳴トンネリング素子およびその製造方法Info
- Publication number
- JPH0818029A JPH0818029A JP6302616A JP30261694A JPH0818029A JP H0818029 A JPH0818029 A JP H0818029A JP 6302616 A JP6302616 A JP 6302616A JP 30261694 A JP30261694 A JP 30261694A JP H0818029 A JPH0818029 A JP H0818029A
- Authority
- JP
- Japan
- Prior art keywords
- tunneling
- silicon
- oxide
- diode
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/053—Manufacture or treatment of heterojunction diodes or of tunnel diodes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/70—Tunnel-effect diodes
- H10D8/755—Resonant tunneling diodes [RTD]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Composite Materials (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 共鳴トンネリング素子およびシステム、なら
びにその製造方法を提供する。 【構成】 共鳴トンネリングダイオード（４００）は、
シリコンアノード（４０２）、二酸化シリコン（「酸化
物」）トンネリングバリア（４０４、４０８）、シリコ
ン量子井戸（４０６）、シリコンカソード（４１０）、
アノード金属接点（４２２）、およびカソード金属接点
（４２０）から成る。前記トンネリングバリアは、電子
波束の拡散よりも小さいサイズの開口（４３０）を有
し、トンネリングバリアの高さに影響を及ぼすことな
く、ダイオード全体にわたって結晶の整合を保証する。
一例をあげると、トンネリングバリアは各々約２０ｎｍ
周期の格子構造と、格子状開口間に約４ｎｍ未満の分離
体とを有する。
びにその製造方法を提供する。 【構成】 共鳴トンネリングダイオード（４００）は、
シリコンアノード（４０２）、二酸化シリコン（「酸化
物」）トンネリングバリア（４０４、４０８）、シリコ
ン量子井戸（４０６）、シリコンカソード（４１０）、
アノード金属接点（４２２）、およびカソード金属接点
（４２０）から成る。前記トンネリングバリアは、電子
波束の拡散よりも小さいサイズの開口（４３０）を有
し、トンネリングバリアの高さに影響を及ぼすことな
く、ダイオード全体にわたって結晶の整合を保証する。
一例をあげると、トンネリングバリアは各々約２０ｎｍ
周期の格子構造と、格子状開口間に約４ｎｍ未満の分離
体とを有する。
Description
【０００１】
【産業上の利用分野】本発明は電子素子に関し、更に特
定すれば、共鳴トンネリング素子およびシステム、なら
びにその製造方法に関するものである。
定すれば、共鳴トンネリング素子およびシステム、なら
びにその製造方法に関するものである。
【０００２】
【従来の技術】より高性能なトランジスタや集積回路が
絶えず要求された結果、シリコンバイポーラおよびＣＭ
ＯＳトランジスタやガリウムヒ素ＭＯＳＥＦＴのような
既存の素子の改善、ならびに新たな種類の素子や材料の
導入が行われることとなった。特に、素子のサイズを縮
小して高周波数性能を高めたことにより、ポテンシャル
バリアを通過するキャリアトンネリング現象のような、
量子力学的効果（ｑｕａｎｔｕｍ ｍｅｃｈａｎｉｃａ
ｌ ｅｆｆｅｃｔｓ）も観察されるようになった。これ
によって、共鳴トンネリングダイオードのようなこれま
でのものに取って代わる素子構造や、このようなトンネ
リング現象を利用した共鳴トンネリング熱電子トランジ
スタが、開発されるに至った。
絶えず要求された結果、シリコンバイポーラおよびＣＭ
ＯＳトランジスタやガリウムヒ素ＭＯＳＥＦＴのような
既存の素子の改善、ならびに新たな種類の素子や材料の
導入が行われることとなった。特に、素子のサイズを縮
小して高周波数性能を高めたことにより、ポテンシャル
バリアを通過するキャリアトンネリング現象のような、
量子力学的効果（ｑｕａｎｔｕｍ ｍｅｃｈａｎｉｃａ
ｌ ｅｆｆｅｃｔｓ）も観察されるようになった。これ
によって、共鳴トンネリングダイオードのようなこれま
でのものに取って代わる素子構造や、このようなトンネ
リング現象を利用した共鳴トンネリング熱電子トランジ
スタが、開発されるに至った。
【０００３】共鳴トンネリングダイオードは、導電キャ
リア（ｃｏｎｄｕｃｔｉｏｎ ｃａｒｒｉｅｒ）がポテ
ンシャルバリアを潜り抜けることによって、負の差抵抗
（ｎｅｇａｔｉｖｅ ｄｉｆｆｅｒｅｎｔｉａｌ ｒｅ
ｓｉｓｔａｎｃｅ）を示す部分を有する電流−電圧曲線
を生じる２端子素子である。その基本であるエサキダイ
オードが、高濃度にドープされたＰＮ接合において、バ
ンド間トンネリング現象（例えば、伝導帯から価電子帯
に）を有したことを思い出されたい。別の共鳴トンネリ
ングダイオード構造に、単一バンド内の量子井戸を通じ
た共鳴トンネリング現象に基づくものがある。ＡｌＧａ
Ａｓ／ＧａＡｓ量子井戸を示す図１を見られたい。更
に、マースら（Ｍａｒｓ ｅｔ ａｌ）の「ＡｌＡｓ／
ＧａＡｓ二重バリア共鳴トンネリングダイオードの再生
可能な成長および応用」（１１Ｊ．Ｖａｃ．Ｓｃｉ．Ｔ
ｅｃｈ．Ｂ９６５（１９９３）、ならびにオズバイら
（Ｏｚｂｙ ｅｔ ａｌ）の「１１０−ＧＨｚモノリシ
ック共鳴−トンネリング−ダイオードトリガ回路」（１
２ ＩＥＥＥ Ｅｌｅｃ．Ｄｅｖ．Ｌｅｔｔ．４８０
（１９９１）は、各々ＧａＡｓ構造に埋め込まれた２つ
のＡｌＡｓトンネリングバリアを用いて、量子井戸共鳴
トンネリングダイオードを形成するものである。量子井
戸の厚さは４．５ナノメートル（ｎｍ）、トンネリング
バリアの厚さは１．７ｎｍとすることができる。図２
は、室温における電流−電圧の振舞を示すものである。
このような共鳴トンネリング「ダイオード」は対称的で
あることに注意されたい。図３ａに示すバイアスを用い
ると、量子井戸における離散電子レベル（ｄｉｓｃｒｅ
ｔｅ ｅｌｅｃｔｒｏｎ ｌｅｖｅｌ）（サブバンドの
底縁）が、カソード伝導帯の縁部と整合するので、電子
トンネリング現象が容易に発生し、電流は大きくなる。
逆に、図３ｂに示すバイアスを用いると、カソード伝導
帯が量子井戸レベル間で整合し、トンネリング現象を抑
制してしまうので、電流は小さくなる。
リア（ｃｏｎｄｕｃｔｉｏｎ ｃａｒｒｉｅｒ）がポテ
ンシャルバリアを潜り抜けることによって、負の差抵抗
（ｎｅｇａｔｉｖｅ ｄｉｆｆｅｒｅｎｔｉａｌ ｒｅ
ｓｉｓｔａｎｃｅ）を示す部分を有する電流−電圧曲線
を生じる２端子素子である。その基本であるエサキダイ
オードが、高濃度にドープされたＰＮ接合において、バ
ンド間トンネリング現象（例えば、伝導帯から価電子帯
に）を有したことを思い出されたい。別の共鳴トンネリ
ングダイオード構造に、単一バンド内の量子井戸を通じ
た共鳴トンネリング現象に基づくものがある。ＡｌＧａ
Ａｓ／ＧａＡｓ量子井戸を示す図１を見られたい。更
に、マースら（Ｍａｒｓ ｅｔ ａｌ）の「ＡｌＡｓ／
ＧａＡｓ二重バリア共鳴トンネリングダイオードの再生
可能な成長および応用」（１１Ｊ．Ｖａｃ．Ｓｃｉ．Ｔ
ｅｃｈ．Ｂ９６５（１９９３）、ならびにオズバイら
（Ｏｚｂｙ ｅｔ ａｌ）の「１１０−ＧＨｚモノリシ
ック共鳴−トンネリング−ダイオードトリガ回路」（１
２ ＩＥＥＥ Ｅｌｅｃ．Ｄｅｖ．Ｌｅｔｔ．４８０
（１９９１）は、各々ＧａＡｓ構造に埋め込まれた２つ
のＡｌＡｓトンネリングバリアを用いて、量子井戸共鳴
トンネリングダイオードを形成するものである。量子井
戸の厚さは４．５ナノメートル（ｎｍ）、トンネリング
バリアの厚さは１．７ｎｍとすることができる。図２
は、室温における電流−電圧の振舞を示すものである。
このような共鳴トンネリング「ダイオード」は対称的で
あることに注意されたい。図３ａに示すバイアスを用い
ると、量子井戸における離散電子レベル（ｄｉｓｃｒｅ
ｔｅ ｅｌｅｃｔｒｏｎ ｌｅｖｅｌ）（サブバンドの
底縁）が、カソード伝導帯の縁部と整合するので、電子
トンネリング現象が容易に発生し、電流は大きくなる。
逆に、図３ｂに示すバイアスを用いると、カソード伝導
帯が量子井戸レベル間で整合し、トンネリング現象を抑
制してしまうので、電流は小さくなる。
【０００４】ＡｌＧａＡｓやＧａＡｓのようなＩＩＩ−
Ｖ族半導体以外の、シリコンを基にした半導体において
量子井戸を作成する試みでは、主にシリコン−ゲルマニ
ウ合金に焦点を当てていた。例えば、注目すべきシリコ
ンを基にした異種構造に関する会議第２回（Ｔｏｐｉｃ
Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｉｌｉｃｏｎ−Ｂａ
ｓｅｄ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ ＩＩ）
（１９９２年シカゴ）では、グリュッツマッハーら（Ｇ
ｒｕｔｚｍａｃｈｅｒ ｅｔ ａｌ）の「低温大気圧で
の化学蒸着によって付着された非常に狭いＳｉＧｅ／Ｓ
ｉ」（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈ．Ｂ １０８３
（１９９３）（１０ｎｍ幅のＳｉトンネリングバリアを
有する１ｎｍ幅のＳｉ０．７５Ｇｅ０．２５の井戸）、
およびセジウイックら（Ｓｅｄｇｗｉｃｋ ｅｔ ａ
ｌ）の「大気圧化学蒸着」（１１ Ｊ．Ｖａｃ．Ｓｃ
ｉ．Ｔｅｃｈ．Ｂ １１２４（１９９３）（各々５ｎｍ
幅のシリコントンネリングバリアと６ｎｍ幅のＳｉ
０．７５Ｇｅ０．２５の井戸とを有する、選択的に酸化
物窓（ｏｘｉｄｅ ｗｉｎｄｏｗ）に成長したＳｉ／Ｓ
ｉＧｅ共鳴トンネリングダイオード）が含まれていた。
ＳｉＧｅ／Ｓｉ界面では、価電子帯オフセットが伝導帯
オフセットを大きく超過するので、殆どの研究者が考え
るのは、歪み層（ｓｔｒａｉｎｅｄ ｌａｙｅｒ）Ｓｉ
Ｇｅを用いた電子トンネリングではなく、正孔トンネリ
ングである。
Ｖ族半導体以外の、シリコンを基にした半導体において
量子井戸を作成する試みでは、主にシリコン−ゲルマニ
ウ合金に焦点を当てていた。例えば、注目すべきシリコ
ンを基にした異種構造に関する会議第２回（Ｔｏｐｉｃ
Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｉｌｉｃｏｎ−Ｂａ
ｓｅｄ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ ＩＩ）
（１９９２年シカゴ）では、グリュッツマッハーら（Ｇ
ｒｕｔｚｍａｃｈｅｒ ｅｔ ａｌ）の「低温大気圧で
の化学蒸着によって付着された非常に狭いＳｉＧｅ／Ｓ
ｉ」（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈ．Ｂ １０８３
（１９９３）（１０ｎｍ幅のＳｉトンネリングバリアを
有する１ｎｍ幅のＳｉ０．７５Ｇｅ０．２５の井戸）、
およびセジウイックら（Ｓｅｄｇｗｉｃｋ ｅｔ ａ
ｌ）の「大気圧化学蒸着」（１１ Ｊ．Ｖａｃ．Ｓｃ
ｉ．Ｔｅｃｈ．Ｂ １１２４（１９９３）（各々５ｎｍ
幅のシリコントンネリングバリアと６ｎｍ幅のＳｉ
０．７５Ｇｅ０．２５の井戸とを有する、選択的に酸化
物窓（ｏｘｉｄｅ ｗｉｎｄｏｗ）に成長したＳｉ／Ｓ
ｉＧｅ共鳴トンネリングダイオード）が含まれていた。
ＳｉＧｅ／Ｓｉ界面では、価電子帯オフセットが伝導帯
オフセットを大きく超過するので、殆どの研究者が考え
るのは、歪み層（ｓｔｒａｉｎｅｄ ｌａｙｅｒ）Ｓｉ
Ｇｅを用いた電子トンネリングではなく、正孔トンネリ
ングである。
【０００５】しかしながら、ＳｉＧｅ歪み層は、バンド
不連続性が小さい（５００ｍｅＶ未満）という、重大な
本質的な障害を有する。このため、大きなピーク−バレ
ー間電流差（約５より大きい）が生じるので、室温での
動作ができない。更に、歪んだ異種間接合および新たな
材料のゲルマニウムを加えるには、製造を可能とするた
めに、新たな低温製造方法の開発および実施を必要とす
るが、これは望ましいことではない。
不連続性が小さい（５００ｍｅＶ未満）という、重大な
本質的な障害を有する。このため、大きなピーク−バレ
ー間電流差（約５より大きい）が生じるので、室温での
動作ができない。更に、歪んだ異種間接合および新たな
材料のゲルマニウムを加えるには、製造を可能とするた
めに、新たな低温製造方法の開発および実施を必要とす
るが、これは望ましいことではない。
【０００６】ツは、アメリカ合衆国特許第５２１６２６
２号において、単一層の２枚分の厚さのエピタキシャル
二酸化シリコンの短周期シリコン／二酸化シリコン超格
子で作られた、トンネリングバリアを有する、シリコン
を基材とした量子井戸構造について記載している。
２号において、単一層の２枚分の厚さのエピタキシャル
二酸化シリコンの短周期シリコン／二酸化シリコン超格
子で作られた、トンネリングバリアを有する、シリコン
を基材とした量子井戸構造について記載している。
【０００７】シリコン／シリコン酸化物の界面は、現在
シリコン集積回路の多数を占めるＣＭＯＳトランジスタ
構造の性能の基礎となるものであるので、多くの研究者
がこれを研究してきている。酸化物の単一分子層の成長
および分析は、めずらしいものではなくなっている。例
えば、オーミら（Ｏｈｍｉ ｅｔ ａｌ）の「超清浄酸
化によるシリコン表面上の酸化物超薄膜」（６０ Ａｐ
ｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．２１２６（１９９２））、
ハットリ（Ｈａｔｔｏｒｉ）の「薄いＳｉＯ２およびＳ
ｉ／ＳｉＯ２界面の高解像度Ｘ線光電子放出スペクトル
分光法による研究」（１１ Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅ
ｃｈ．Ｂ １５２８（１９９３）、およびセイプルら
（ｓｅｉｐｌｅ ｅｔ ａｌ）の「走査式トンネリング
顕微鏡法によって観察された、Ｓｉ（ＩＩＩ）７ｘ７表
面の高温酸化およびエッチング」（１１ Ｊ．Ｖａｃ．
Ｓｃｉ．Ｔｅｃｈ．Ａ １６４９（１９９３）がある。
オーミらの論文では、３００°Ｃでシリコンウエハ上に
形成された酸化物単一層は、酸化物薄膜に対するフレン
ケル−プール（Ｆｒｅｎｋｅｌ−Ｐｏｏｌｅ）放出に関
して、標準的熱酸化物よりも優れた酸化物膜の基礎を形
成することが観察されている。
シリコン集積回路の多数を占めるＣＭＯＳトランジスタ
構造の性能の基礎となるものであるので、多くの研究者
がこれを研究してきている。酸化物の単一分子層の成長
および分析は、めずらしいものではなくなっている。例
えば、オーミら（Ｏｈｍｉ ｅｔ ａｌ）の「超清浄酸
化によるシリコン表面上の酸化物超薄膜」（６０ Ａｐ
ｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．２１２６（１９９２））、
ハットリ（Ｈａｔｔｏｒｉ）の「薄いＳｉＯ２およびＳ
ｉ／ＳｉＯ２界面の高解像度Ｘ線光電子放出スペクトル
分光法による研究」（１１ Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅ
ｃｈ．Ｂ １５２８（１９９３）、およびセイプルら
（ｓｅｉｐｌｅ ｅｔ ａｌ）の「走査式トンネリング
顕微鏡法によって観察された、Ｓｉ（ＩＩＩ）７ｘ７表
面の高温酸化およびエッチング」（１１ Ｊ．Ｖａｃ．
Ｓｃｉ．Ｔｅｃｈ．Ａ １６４９（１９９３）がある。
オーミらの論文では、３００°Ｃでシリコンウエハ上に
形成された酸化物単一層は、酸化物薄膜に対するフレン
ケル−プール（Ｆｒｅｎｋｅｌ−Ｐｏｏｌｅ）放出に関
して、標準的熱酸化物よりも優れた酸化物膜の基礎を形
成することが観察されている。
【０００８】
【発明が解決しようとする課題】本発明は、アノード、
カソード、および量子井戸シリコン層のエピタキシャル
整合のために、孔あき二酸化シリコントンネリングバリ
アを用い、シリコンを基材にした共鳴トンネリングダイ
オードおよびトランジスタを提供するものである。
カソード、および量子井戸シリコン層のエピタキシャル
整合のために、孔あき二酸化シリコントンネリングバリ
アを用い、シリコンを基材にした共鳴トンネリングダイ
オードおよびトランジスタを提供するものである。
【０００９】
【実施例】第１好適実施例による共鳴トンネリングダイ
オード 図４ａ〜図４ｄは、断面図および平面図で、全体的に参
照番号４００で示した第１好適実施例による共鳴トンネ
リングダイオードを、概略的に（ｈｅｕｒｉｓｔｉｃａ
ｌｌｙ）示したものであり、シリコンアノード４０２、
二酸化シリコン（「酸化物」）トンネリングバリア４０
４、シリコン量子井戸４０６、酸化物トンネリングバリ
ア４０８、シリコンカソード４１０、アノード金属接点
４２２、およびカソード金属接点４２０を含む。トンネ
リングバリア４０４および４０８は、各々約２０ｎｍ周
期の格子構造と、格子状開口４３０に約４ｎｍ未満の分
離体とを有する。図４ｂの平面図は、トンネリングバリ
ア４０４／４０８の各々の格子構造を示す。トンネリン
グバリア４０４／４０８は、各々遷移層を有し厚さ約１
ｎｍであり（大まかに言って４分子層で非結晶）、そし
て約１μｍｘ２μｍの寸法である（したがって、各トン
ネリングバリアには、図４ｂに示すような５列９個の開
口ではなく、大体５０列１００個の開口４３０がなけれ
ばいけないので、図４ａおよび図４ｂは尺度通りではな
い）。量子井戸４０６は、厚さ約４ｎｍである。バリア
４０４／４０８の厚さは、主にトンネリング電流の大き
さに影響を及ぼすが、共鳴レベルには影響を及ぼさない
ことに注意されたい。共鳴レベルは、量子井戸の幅とバ
リアの高さとから得られる。また、トンネリングバリア
の正確な電子的および科学的性質は、バリアによって異
なる。
オード 図４ａ〜図４ｄは、断面図および平面図で、全体的に参
照番号４００で示した第１好適実施例による共鳴トンネ
リングダイオードを、概略的に（ｈｅｕｒｉｓｔｉｃａ
ｌｌｙ）示したものであり、シリコンアノード４０２、
二酸化シリコン（「酸化物」）トンネリングバリア４０
４、シリコン量子井戸４０６、酸化物トンネリングバリ
ア４０８、シリコンカソード４１０、アノード金属接点
４２２、およびカソード金属接点４２０を含む。トンネ
リングバリア４０４および４０８は、各々約２０ｎｍ周
期の格子構造と、格子状開口４３０に約４ｎｍ未満の分
離体とを有する。図４ｂの平面図は、トンネリングバリ
ア４０４／４０８の各々の格子構造を示す。トンネリン
グバリア４０４／４０８は、各々遷移層を有し厚さ約１
ｎｍであり（大まかに言って４分子層で非結晶）、そし
て約１μｍｘ２μｍの寸法である（したがって、各トン
ネリングバリアには、図４ｂに示すような５列９個の開
口ではなく、大体５０列１００個の開口４３０がなけれ
ばいけないので、図４ａおよび図４ｂは尺度通りではな
い）。量子井戸４０６は、厚さ約４ｎｍである。バリア
４０４／４０８の厚さは、主にトンネリング電流の大き
さに影響を及ぼすが、共鳴レベルには影響を及ぼさない
ことに注意されたい。共鳴レベルは、量子井戸の幅とバ
リアの高さとから得られる。また、トンネリングバリア
の正確な電子的および科学的性質は、バリアによって異
なる。
【００１０】周期的な電位内の電子（即ち、アノード４
０２、量子井戸４０６、またはカソード４１０の単結晶
シリコン内の電子）を記述する波束（ｗａｖｅ ｐａｃ
ｋｅｔ）の拡散（ｓｐｒｅａｄ）は、大まかに言って、
その波束を構成する波形ベクトルの拡散の逆である。し
たがって、ブリュアンゾーン（波形ベクトルに関するい
かなる共鳴にも必要とされる）の寸法に比較して小さい
波形ベクトルの拡散では、波束の拡散は、多くの結晶の
単純胞にわたる。シリコンにおける波束の拡散は、７つ
の単純胞よりも少なくとも約４ｎｍ以上大きい。トンネ
リングバリア酸化物における開口４３０の各々は、大き
くても４ｎｍの直径しかなく、或いはそれより小さいこ
ともある。したがって、トンネリングバリア４０４／４
０８は、電子（波束）にとっては、連続で突入可能な開
口はないものと見えることになる。
０２、量子井戸４０６、またはカソード４１０の単結晶
シリコン内の電子）を記述する波束（ｗａｖｅ ｐａｃ
ｋｅｔ）の拡散（ｓｐｒｅａｄ）は、大まかに言って、
その波束を構成する波形ベクトルの拡散の逆である。し
たがって、ブリュアンゾーン（波形ベクトルに関するい
かなる共鳴にも必要とされる）の寸法に比較して小さい
波形ベクトルの拡散では、波束の拡散は、多くの結晶の
単純胞にわたる。シリコンにおける波束の拡散は、７つ
の単純胞よりも少なくとも約４ｎｍ以上大きい。トンネ
リングバリア酸化物における開口４３０の各々は、大き
くても４ｎｍの直径しかなく、或いはそれより小さいこ
ともある。したがって、トンネリングバリア４０４／４
０８は、電子（波束）にとっては、連続で突入可能な開
口はないものと見えることになる。
【００１１】４ｎｍという量子井戸４０６の幅は、量子
井戸内の結晶モーメンタム（ｃｒｙｓｔａｌｍｏｍｅｎ
ｔｕｍ）の量子化成分のために、最も低い伝導副帯の縁
部が、伝導帯の縁部よりも約２０ｍｅＶ、８５ｍｅＶ、
２００ｍｅＶ、および３５０ｍｅＶ上になければならな
いことを暗示するものである。非常に薄い酸化物に対す
る、シリコン／酸化物界面における伝導帯のオフセット
は約２．９ｅＶ（厚い酸化物に対する３．２ｅＶに対し
て）であり、図５ａ〜図５ｃは、ダイオード４００を通
過する電子伝導のバンド図を示す。図５ａにおいて、ゼ
ロバイアスでは電流は生じない。図５ｂにおいて、ダイ
オード４００に約１００ｍＶのバイアスをかけると最初
の共鳴ピーク電流が発生する。図５ｃにおいて、ダイオ
ード４００に約１５０ｍＶのバイアスをかけると、最初
のバレー電流が生じる。アノード４０２は、バリア４０
４に接する数ｎｍを除いて、ｎ＋がドープされ、一方カ
ソード４１０も、バリア４０８に隣接する数ｎｍを除い
てｎ＋がドープされることに注意されたい。ドーピング
する領域をトンネリングバリアから離すことによって、
ドーパント原子がトンネリングバリアおよび格子間隔領
域に合体し、不純物に助けられたトンネリング現象が生
じるのを回避する。ドープされたアノードおよびカソー
ドを用いることによって、アノードとカソードとの間に
印加されたバイアスの大部分は、バリアおよび量子井戸
に現れる。シリコンの誘電係数は、酸化物の約３倍であ
るので、印加された電圧降下は、大まかに、１／３が酸
化物バリアに、１／３が量子井戸に、そして１／３が酸
化物バリアに接するドープされていないアノードおよび
カソードに分かれる。酸化物の降服電圧（ｂｒｅａｋｄ
ｏｗｎ ｖｏｌｔａｇｅ）は、１０ＭＶ／ｃｍの単位で
あるので、酸化物バリアを破壊し得る降服電流を避ける
ためには、降服電圧は、トンネルバリアのカソード側の
空乏を無視して、全二重バリア間で約３ボルト未満にし
なくてはならない。
井戸内の結晶モーメンタム（ｃｒｙｓｔａｌｍｏｍｅｎ
ｔｕｍ）の量子化成分のために、最も低い伝導副帯の縁
部が、伝導帯の縁部よりも約２０ｍｅＶ、８５ｍｅＶ、
２００ｍｅＶ、および３５０ｍｅＶ上になければならな
いことを暗示するものである。非常に薄い酸化物に対す
る、シリコン／酸化物界面における伝導帯のオフセット
は約２．９ｅＶ（厚い酸化物に対する３．２ｅＶに対し
て）であり、図５ａ〜図５ｃは、ダイオード４００を通
過する電子伝導のバンド図を示す。図５ａにおいて、ゼ
ロバイアスでは電流は生じない。図５ｂにおいて、ダイ
オード４００に約１００ｍＶのバイアスをかけると最初
の共鳴ピーク電流が発生する。図５ｃにおいて、ダイオ
ード４００に約１５０ｍＶのバイアスをかけると、最初
のバレー電流が生じる。アノード４０２は、バリア４０
４に接する数ｎｍを除いて、ｎ＋がドープされ、一方カ
ソード４１０も、バリア４０８に隣接する数ｎｍを除い
てｎ＋がドープされることに注意されたい。ドーピング
する領域をトンネリングバリアから離すことによって、
ドーパント原子がトンネリングバリアおよび格子間隔領
域に合体し、不純物に助けられたトンネリング現象が生
じるのを回避する。ドープされたアノードおよびカソー
ドを用いることによって、アノードとカソードとの間に
印加されたバイアスの大部分は、バリアおよび量子井戸
に現れる。シリコンの誘電係数は、酸化物の約３倍であ
るので、印加された電圧降下は、大まかに、１／３が酸
化物バリアに、１／３が量子井戸に、そして１／３が酸
化物バリアに接するドープされていないアノードおよび
カソードに分かれる。酸化物の降服電圧（ｂｒｅａｋｄ
ｏｗｎ ｖｏｌｔａｇｅ）は、１０ＭＶ／ｃｍの単位で
あるので、酸化物バリアを破壊し得る降服電流を避ける
ためには、降服電圧は、トンネルバリアのカソード側の
空乏を無視して、全二重バリア間で約３ボルト未満にし
なくてはならない。
【００１２】図４ｃは、トンネリングバリア酸化物４０
４および４０８における、他の開口４４０の集合を、平
面図で示すものである。別の開口４４０は、平行な４ｎ
ｍ幅のスロットであり、トンネリングバリア酸化物の傾
域を分離する。開口の配向は任意である。これら開口の
寸法の少なくとも１つが約４ｎｍ未満である限り、トン
ネリングバリアはバリアとして作用する。
４および４０８における、他の開口４４０の集合を、平
面図で示すものである。別の開口４４０は、平行な４ｎ
ｍ幅のスロットであり、トンネリングバリア酸化物の傾
域を分離する。開口の配向は任意である。これら開口の
寸法の少なくとも１つが約４ｎｍ未満である限り、トン
ネリングバリアはバリアとして作用する。
【００１３】同様に、図４ｄは、トンネリングバリア酸
化物４０４および４０８の更に別の開口４７０を、平面
図で示すものである。この別の開口４７０は、トンネリ
ングバリア酸化物を六角形のアレイに分割する、４ｎｍ
幅の網状となっている。開口の配向は任意である。これ
ら開口の寸法の少なくとも１つが約４ｎｍ未満である限
り、トンネリングバリアはバリアとして作用する。ま
た、シリコンエピタキシャル成長のための拡張領域を設
ければ、エピタキシーを簡素化することができる。
化物４０４および４０８の更に別の開口４７０を、平面
図で示すものである。この別の開口４７０は、トンネリ
ングバリア酸化物を六角形のアレイに分割する、４ｎｍ
幅の網状となっている。開口の配向は任意である。これ
ら開口の寸法の少なくとも１つが約４ｎｍ未満である限
り、トンネリングバリアはバリアとして作用する。ま
た、シリコンエピタキシャル成長のための拡張領域を設
ければ、エピタキシーを簡素化することができる。
【００１４】このように、ダイオード４００は、標準的
な集積回路の材料、即ちシリコンおよび酸化物のみを用
いたシステムにおいて、共鳴トンネリング現象を発生さ
せ、しかも室温で動作することができる。
な集積回路の材料、即ちシリコンおよび酸化物のみを用
いたシステムにおいて、共鳴トンネリング現象を発生さ
せ、しかも室温で動作することができる。
【００１５】製造 図６ａ〜６ｅは、ダイオード４００の製造方法の第１実
施例を断面図で示すものであり、以下のステップから成
る。
施例を断面図で示すものであり、以下のステップから成
る。
【００１６】（ａ）厚さ２５ミル、直径約１０センチメ
ートルで、（１００）方向に配向したシリコンウエハ６
００を用意する。現場でのアンチモニのドーピングのた
めのチビン（ＳｂＨ３）を用いてジクロロシランを分解
することにより、ＬＰＣＶＤ（低圧化学蒸着）反応器内
で、ウエハ６００上にシリコン６０２の厚さ１μｍのｎ
＋層をエピタキシャル成長させる。次に、まずＨＦ／Ｎ
Ｈ４Ｆ溶液中で洗浄して、ウエハ６００が空気と接触す
る時に成長する約１．４ｎｍの自然酸化物（ｎａｔｉｖ
ｅ ｏｘｉｄｅ）を除去し、次にイオン除去水（ｄｅｏ
ｉｎｉｚｅｄｗａｔｅｒ）で洗浄することにより、ウエ
ハ６００を清浄する。ＨＦ／ＮＨ４Ｆによる洗浄は、一
価水酸化物（ｍｏｎｏｈｙｄｒｉｄｅ）表面層を形成す
ることにより、酸化物のないシリコン表面を安定化す
る。次に、ウエハ６００を、分子ビームエピタキシー
（ＭＢＥ）成長室に挿入し、水素を脱離し、そして約５
００℃で、７ｎｍのドープされていないエピタキシャル
シリコン６０４を成長させる。ＭＢＥ成長室からウエハ
６００を取り出し、再びＨＦ／ＮＨ４Ｆに水を加えて洗
浄を行い、約６ｎｍのドープされておらず水酸化物によ
って安定化されたシリコン６０４を残す。次に、ウエハ
６００を炉に挿入し、酸素のないアルゴン雰囲気中で約
４００℃に加熱し、そして水分のない酸素雰囲気中で約
３００℃でウエハ６００を酸化させる。これによって水
素を脱離し、酸化物の単一層を成長させる。酸化物の厚
さを増したいのであれば、酸化物単一層の成長後、酸素
のないアルゴン雰囲気で９００℃の成長温度にウエハを
加熱し、次に十分な酸素を注入し、約３ｎｍの酸化物６
０６を成長させる。図６ａを見られたい。
ートルで、（１００）方向に配向したシリコンウエハ６
００を用意する。現場でのアンチモニのドーピングのた
めのチビン（ＳｂＨ３）を用いてジクロロシランを分解
することにより、ＬＰＣＶＤ（低圧化学蒸着）反応器内
で、ウエハ６００上にシリコン６０２の厚さ１μｍのｎ
＋層をエピタキシャル成長させる。次に、まずＨＦ／Ｎ
Ｈ４Ｆ溶液中で洗浄して、ウエハ６００が空気と接触す
る時に成長する約１．４ｎｍの自然酸化物（ｎａｔｉｖ
ｅ ｏｘｉｄｅ）を除去し、次にイオン除去水（ｄｅｏ
ｉｎｉｚｅｄｗａｔｅｒ）で洗浄することにより、ウエ
ハ６００を清浄する。ＨＦ／ＮＨ４Ｆによる洗浄は、一
価水酸化物（ｍｏｎｏｈｙｄｒｉｄｅ）表面層を形成す
ることにより、酸化物のないシリコン表面を安定化す
る。次に、ウエハ６００を、分子ビームエピタキシー
（ＭＢＥ）成長室に挿入し、水素を脱離し、そして約５
００℃で、７ｎｍのドープされていないエピタキシャル
シリコン６０４を成長させる。ＭＢＥ成長室からウエハ
６００を取り出し、再びＨＦ／ＮＨ４Ｆに水を加えて洗
浄を行い、約６ｎｍのドープされておらず水酸化物によ
って安定化されたシリコン６０４を残す。次に、ウエハ
６００を炉に挿入し、酸素のないアルゴン雰囲気中で約
４００℃に加熱し、そして水分のない酸素雰囲気中で約
３００℃でウエハ６００を酸化させる。これによって水
素を脱離し、酸化物の単一層を成長させる。酸化物の厚
さを増したいのであれば、酸化物単一層の成長後、酸素
のないアルゴン雰囲気で９００℃の成長温度にウエハを
加熱し、次に十分な酸素を注入し、約３ｎｍの酸化物６
０６を成長させる。図６ａを見られたい。
【００１７】（ｂ）ウエハ６００を、イオンビームリソ
グラフィ機械に挿入し、２０ＫｅＶのプロトンビーム
（水素イオン）を用いて、直径４ｎｍの開口を格子状に
形成するように、酸化物層６０６から酸化物を除去す
る。イオンビームを４ｎｍ未満のスポットサイズに合焦
し、このイオンビームでウエハ６００を横切るようにラ
タスキャンを行う。尚、ビームは何にも整合する必要は
なく、直径約４ｎｍの開口パターンを形成すればよいこ
とに注意されたい。イオンビーム機械内部の低圧によっ
て、スパッタリングで除去されない領域から、ＳｉＯの
形状の酸化物６０６ほぼ１層分を脱離する。実際、低圧
における蒸着（ｅｖａｐｏｒａｔｉｏｎ）によってＳｉ
Ｏの単一層が約１枚失われ、スパッタリングされた酸素
およびシリコン原子によって酸化物の開口が形成され、
スパッタリングされた酸化物の下のシリコンも、水蒸気
の形成によって、スパッタリングにより除去される。ビ
ームエネルギが低いので、結晶の損傷は重大ではなく、
後の温度サイクルでこの損傷を熱処理によって取り除
く。波状線を有する結晶の損傷を示す図６ｂを見られた
い。
グラフィ機械に挿入し、２０ＫｅＶのプロトンビーム
（水素イオン）を用いて、直径４ｎｍの開口を格子状に
形成するように、酸化物層６０６から酸化物を除去す
る。イオンビームを４ｎｍ未満のスポットサイズに合焦
し、このイオンビームでウエハ６００を横切るようにラ
タスキャンを行う。尚、ビームは何にも整合する必要は
なく、直径約４ｎｍの開口パターンを形成すればよいこ
とに注意されたい。イオンビーム機械内部の低圧によっ
て、スパッタリングで除去されない領域から、ＳｉＯの
形状の酸化物６０６ほぼ１層分を脱離する。実際、低圧
における蒸着（ｅｖａｐｏｒａｔｉｏｎ）によってＳｉ
Ｏの単一層が約１枚失われ、スパッタリングされた酸素
およびシリコン原子によって酸化物の開口が形成され、
スパッタリングされた酸化物の下のシリコンも、水蒸気
の形成によって、スパッタリングにより除去される。ビ
ームエネルギが低いので、結晶の損傷は重大ではなく、
後の温度サイクルでこの損傷を熱処理によって取り除
く。波状線を有する結晶の損傷を示す図６ｂを見られた
い。
【００１８】（ｃ）イオンビーム機械からウエハ６００
を取り出し、再びＨＦ／ＮＨ４Ｆに水洗浄材を加えたも
ので洗浄し、酸化物６０６の開口によって露出されたシ
リコン上に成長した自然酸化物を除去する。これはま
た、約２ｎｍの酸化物６０６も除去し、厚さが所望より
もわずかに１ｎｍ多いだけのトンネリングバリアを残
す。ここでも、ＨＦ／ＮＨ４Ｆによる洗浄で、水酸化物
の単層を形成し、酸化物６０６の開口によって露出され
た酸化物のないシリコン表面を安定化する。次に、ウエ
ハ６００を分子ビームエピタキシー（ＭＢＥ）成長室に
挿入し、水素を脱離させ、８００℃以上の短い温度サイ
クルでイオンビームによる結晶の損傷を熱処理し、次に
５００℃でドープされていないエピタキシャルシリコン
６０８を成長させる。前記短い高温サイクルは、酸化物
を多量に蒸着させることなく、残留する結晶の損傷を熱
処理で取り除くもので、通常のＭＢＥによる自然酸化物
の脱離では、１０００〜１２５０℃を用いる。エピタキ
シャル成長は、酸化物の開口によって露出されたシリコ
ン上で開始し、最終的に酸化物６０６を横切って横方向
に広がる。ＭＢＥ成長室からウエハ６００を取り出し、
再びＨＦ／ＮＨ４Ｆに水洗浄材を加えて清浄し、自然酸
化物を除去し、安定した酸化物のない水酸化処理された
（ｈｙｄｒｉｄｅｄ）シリコン表面を生成する。図６ｃ
を見られたい。
を取り出し、再びＨＦ／ＮＨ４Ｆに水洗浄材を加えたも
ので洗浄し、酸化物６０６の開口によって露出されたシ
リコン上に成長した自然酸化物を除去する。これはま
た、約２ｎｍの酸化物６０６も除去し、厚さが所望より
もわずかに１ｎｍ多いだけのトンネリングバリアを残
す。ここでも、ＨＦ／ＮＨ４Ｆによる洗浄で、水酸化物
の単層を形成し、酸化物６０６の開口によって露出され
た酸化物のないシリコン表面を安定化する。次に、ウエ
ハ６００を分子ビームエピタキシー（ＭＢＥ）成長室に
挿入し、水素を脱離させ、８００℃以上の短い温度サイ
クルでイオンビームによる結晶の損傷を熱処理し、次に
５００℃でドープされていないエピタキシャルシリコン
６０８を成長させる。前記短い高温サイクルは、酸化物
を多量に蒸着させることなく、残留する結晶の損傷を熱
処理で取り除くもので、通常のＭＢＥによる自然酸化物
の脱離では、１０００〜１２５０℃を用いる。エピタキ
シャル成長は、酸化物の開口によって露出されたシリコ
ン上で開始し、最終的に酸化物６０６を横切って横方向
に広がる。ＭＢＥ成長室からウエハ６００を取り出し、
再びＨＦ／ＮＨ４Ｆに水洗浄材を加えて清浄し、自然酸
化物を除去し、安定した酸化物のない水酸化処理された
（ｈｙｄｒｉｄｅｄ）シリコン表面を生成する。図６ｃ
を見られたい。
【００１９】（ｄ）再び、ウエハ６００を炉に挿入し、
酸素のないアルゴン雰囲気でそれを３００℃に加熱す
る。次に、ウエハ６００を３００℃で水分のない酸素雰
囲気で酸化させ、酸化物の単一層を成長させる。この酸
化物単一層の成長後、ウエハを９００℃の成畏温度に加
熱し、次に十分な酸素を注入して約３ｎｍの酸化物６１
０を成長させる。次に、ステップ（ｂ）を繰り返し、イ
オンビームスパッタリングによって、酸化物６１０に直
径４ｎｍの開口の格子を形成する。この格子は、ステッ
プ（ｂ）からの格子に整合させる必要はなく、実際異な
る周期を有していてもよい。図６ｄを見られたい。
酸素のないアルゴン雰囲気でそれを３００℃に加熱す
る。次に、ウエハ６００を３００℃で水分のない酸素雰
囲気で酸化させ、酸化物の単一層を成長させる。この酸
化物単一層の成長後、ウエハを９００℃の成畏温度に加
熱し、次に十分な酸素を注入して約３ｎｍの酸化物６１
０を成長させる。次に、ステップ（ｂ）を繰り返し、イ
オンビームスパッタリングによって、酸化物６１０に直
径４ｎｍの開口の格子を形成する。この格子は、ステッ
プ（ｂ）からの格子に整合させる必要はなく、実際異な
る周期を有していてもよい。図６ｄを見られたい。
【００２０】（ｅ）最後に、ステップ（ｃ）を繰り返す
が、酸化物６１０上にシリコン６１２を６ｎｍだけ成長
させる。次に、ＬＰＣＶＤによって、ジクロロシランと
スチビンの分解により、現場でドープされた２００ｎｍ
のシリコンをエピタキシャル成長させる。そして、フォ
トリソグラフィによってパターニングし、フッソを基材
としたエッチング剤でメサ形にエッチングし、更にアノ
ードおよびカソード接点用金属を付着して、ダイオード
を完成させる。図６ｅを見られたい。
が、酸化物６１０上にシリコン６１２を６ｎｍだけ成長
させる。次に、ＬＰＣＶＤによって、ジクロロシランと
スチビンの分解により、現場でドープされた２００ｎｍ
のシリコンをエピタキシャル成長させる。そして、フォ
トリソグラフィによってパターニングし、フッソを基材
としたエッチング剤でメサ形にエッチングし、更にアノ
ードおよびカソード接点用金属を付着して、ダイオード
を完成させる。図６ｅを見られたい。
【００２１】前記イオンビームリソグラフィは、ＭＢＥ
機械に組込むこともでき、こうすればウエハの転移処理
をいくらか回避できることに注意されたい。このような
場合、イオンビームは、シリコン表面の洗浄にも用いる
ことができる。更に、酸化物の成長は、従来の技術で引
用したツの特許に示唆されているように、シリコンと酸
素双方のビームを用いることによって、ＭＢＥ機械の中
で行うこともできるが、ツの格子に一致させた酸化物
は、本好適実施例では必要でない。
機械に組込むこともでき、こうすればウエハの転移処理
をいくらか回避できることに注意されたい。このような
場合、イオンビームは、シリコン表面の洗浄にも用いる
ことができる。更に、酸化物の成長は、従来の技術で引
用したツの特許に示唆されているように、シリコンと酸
素双方のビームを用いることによって、ＭＢＥ機械の中
で行うこともできるが、ツの格子に一致させた酸化物
は、本好適実施例では必要でない。
【００２２】第２好適実施例 図７は、第２好適実施例のシリコン／酸化物の共鳴トン
ネリングダイオード７００を、断面図で概略的に示した
ものである。共鳴トンネリングダイオード７００がダイ
オード４００と異なるのは、ダイオード４００では１６
ｎｍ離れているのに対して、約１μｍ離された酸化物ト
ンネリングバリア７０４および７０８に、直径４ｎｍの
開口を有することである。ここでも、酸化物トンネリン
グダイオードの開口は、電子が通過するのを防ぐと共
に、量子井戸７０６とアノード７０２とのエピタキシャ
ル成長を保証する格子整合機構として作用するように、
十分小くなっている。ダイオード７００の製造は、ダイ
オード４００の製造に準ずるが、シリコンのエピタキシ
ャル成長は、シリコンエピタキシャル層（ｓｉｌｉｃｏ
ｎ ｅｐｉｌａｙｅｙｓ）の単結晶特性を確保するため
に、より高い成長温度（例えば、８００℃）または素速
い熱処理（キセノンのフラッシュランプ）、または双方
を必要とする。実際、開口間の間隔がダイオードの直径
を超える場合、メサ型にエッチングすることにより、開
口をなくし、連続した酸化物トンネリングバリアを得る
ことができる。この場合、酸化物の開口は、直径１０ｎ
ｍ未満にする必要はなく、実際には、最終的なトンネリ
ングバリアを取り囲む広い輪とすることもできる。厚さ
約６ｎｍの量子井戸シリコン層の横方向再結晶の容易性
によって、ダイオードの直径が決まる。勿論、より厚い
シリコンを成長させて、自然酸化物の成長および除去の
サイクルのような、種々の方法でエッチバックすること
もできる。
ネリングダイオード７００を、断面図で概略的に示した
ものである。共鳴トンネリングダイオード７００がダイ
オード４００と異なるのは、ダイオード４００では１６
ｎｍ離れているのに対して、約１μｍ離された酸化物ト
ンネリングバリア７０４および７０８に、直径４ｎｍの
開口を有することである。ここでも、酸化物トンネリン
グダイオードの開口は、電子が通過するのを防ぐと共
に、量子井戸７０６とアノード７０２とのエピタキシャ
ル成長を保証する格子整合機構として作用するように、
十分小くなっている。ダイオード７００の製造は、ダイ
オード４００の製造に準ずるが、シリコンのエピタキシ
ャル成長は、シリコンエピタキシャル層（ｓｉｌｉｃｏ
ｎ ｅｐｉｌａｙｅｙｓ）の単結晶特性を確保するため
に、より高い成長温度（例えば、８００℃）または素速
い熱処理（キセノンのフラッシュランプ）、または双方
を必要とする。実際、開口間の間隔がダイオードの直径
を超える場合、メサ型にエッチングすることにより、開
口をなくし、連続した酸化物トンネリングバリアを得る
ことができる。この場合、酸化物の開口は、直径１０ｎ
ｍ未満にする必要はなく、実際には、最終的なトンネリ
ングバリアを取り囲む広い輪とすることもできる。厚さ
約６ｎｍの量子井戸シリコン層の横方向再結晶の容易性
によって、ダイオードの直径が決まる。勿論、より厚い
シリコンを成長させて、自然酸化物の成長および除去の
サイクルのような、種々の方法でエッチバックすること
もできる。
【００２３】第３好適実施例 図８は、第３好適実施例のシリコン／酸化物共鳴トンネ
リングダイオード８００の断面図を、概略的に示す。ダ
イオード８００がダイオード４００や７００と異なるの
は、メサ型アイソレーションではなく、酸化物のアイソ
レーションを有することである。実際、ダイオード８０
０は、ダイオード４００またはダイオード７００の工程
に沿って製造できるが、最後のメサエッチングが、マス
クを用いた熱酸化または酸素注入に置き換えられ、アイ
ソレーション用酸化物８５０を形成する。それ以外で
は、酸化物トンネリングバリア８０４／８０８およびシ
リコン量子井戸８０６、更にシリコンアノード８０２お
よびカソード８１０は、ダイオード４００またはダイオ
ード７００のいずれかの対応する部分と同じ特性を有す
る。
リングダイオード８００の断面図を、概略的に示す。ダ
イオード８００がダイオード４００や７００と異なるの
は、メサ型アイソレーションではなく、酸化物のアイソ
レーションを有することである。実際、ダイオード８０
０は、ダイオード４００またはダイオード７００の工程
に沿って製造できるが、最後のメサエッチングが、マス
クを用いた熱酸化または酸素注入に置き換えられ、アイ
ソレーション用酸化物８５０を形成する。それ以外で
は、酸化物トンネリングバリア８０４／８０８およびシ
リコン量子井戸８０６、更にシリコンアノード８０２お
よびカソード８１０は、ダイオード４００またはダイオ
ード７００のいずれかの対応する部分と同じ特性を有す
る。
【００２４】多ピーク共鳴 単に好適実施例の構造上にトンネリングバリアおよび量
子井戸を更に成長させることにより、好適実施例を更に
多数の直列量子井戸に展開して、多数の共鳴ピークを有
する共鳴トンネリングダイオードを形成することができ
る。実際、連続的に接する量子井戸とトンネリングダイ
オードを成長させることによって、従来の技術で引用し
たツの特許に類似した、超格子構造を得ることができ
る。
子井戸を更に成長させることにより、好適実施例を更に
多数の直列量子井戸に展開して、多数の共鳴ピークを有
する共鳴トンネリングダイオードを形成することができ
る。実際、連続的に接する量子井戸とトンネリングダイ
オードを成長させることによって、従来の技術で引用し
たツの特許に類似した、超格子構造を得ることができ
る。
【００２５】応用 前記好適実施例のダイオードは、図９〜図１１に示され
たメモリセルのような種々の構造に組み込むことができ
る。特に、図９はスタティックランダムアクセスメモリ
（ＳＲＡＭ）セル９００を概略的に示し、ワード線９１
２上の電圧によって制御されるシリコン電界効果トラン
ジスタの通過ゲート９０８によってビット線９１０に結
合された、直列の共鳴トンネリングダイオード９０２お
よび９０４を含んでいる（ＲＴＤ９０２はＲＴＤ９０４
の負荷として作用する）。セル９００のノード９０６の
双安定性は、各ＲＴＤの電流バレーよりも少し大きく設
定されたバイアス電圧Ｖｄｄから得られるので、一方の
ＲＴＤはそのバレーにおいて動作し、他方のＲＴＤは小
さなバイアスで動作する。図１０は、ＲＴＤ９０２〜９
０４に対する電流−電圧曲線を重ね合せて示したもので
あり、各ＲＴＤは図２に示した特性を有する。交差点
（Ｖｄｄに近い（高）ノード９０６上の電圧に対する対
と、低のノード９０６に対する対）は、安定な直列動作
点を示す。そして、ノード９０６を高または低に遷移さ
せる大きなドライバによって、アクセスノード９０６上
の電圧を通過ゲート９０８を通過させることにより、セ
ル９００を所望の安定状態にすることができる。一方、
センス増幅器のアクセスノード９０６上の電圧を通過ゲ
ートを通過させることにより、中断することなくセルの
状態を検出する。勿論、図２に示したものよりもＲＴＤ
のピーク対バレー比が大きければ、それぞれＶｄｄおよ
び０により近い安定な高および低の電圧を、ノード９０
６に形成することができる。
たメモリセルのような種々の構造に組み込むことができ
る。特に、図９はスタティックランダムアクセスメモリ
（ＳＲＡＭ）セル９００を概略的に示し、ワード線９１
２上の電圧によって制御されるシリコン電界効果トラン
ジスタの通過ゲート９０８によってビット線９１０に結
合された、直列の共鳴トンネリングダイオード９０２お
よび９０４を含んでいる（ＲＴＤ９０２はＲＴＤ９０４
の負荷として作用する）。セル９００のノード９０６の
双安定性は、各ＲＴＤの電流バレーよりも少し大きく設
定されたバイアス電圧Ｖｄｄから得られるので、一方の
ＲＴＤはそのバレーにおいて動作し、他方のＲＴＤは小
さなバイアスで動作する。図１０は、ＲＴＤ９０２〜９
０４に対する電流−電圧曲線を重ね合せて示したもので
あり、各ＲＴＤは図２に示した特性を有する。交差点
（Ｖｄｄに近い（高）ノード９０６上の電圧に対する対
と、低のノード９０６に対する対）は、安定な直列動作
点を示す。そして、ノード９０６を高または低に遷移さ
せる大きなドライバによって、アクセスノード９０６上
の電圧を通過ゲート９０８を通過させることにより、セ
ル９００を所望の安定状態にすることができる。一方、
センス増幅器のアクセスノード９０６上の電圧を通過ゲ
ートを通過させることにより、中断することなくセルの
状態を検出する。勿論、図２に示したものよりもＲＴＤ
のピーク対バレー比が大きければ、それぞれＶｄｄおよ
び０により近い安定な高および低の電圧を、ノード９０
６に形成することができる。
【００２６】図１１は、好適実施例のＲＴＤに単一のシ
リコン電界効果トランジスタを用いた、図９の構造を斜
視図で示したものである。電界効果トランジスタのドレ
イン上にＲＴＤを並列配置し、メサ形にエッチングする
ことによって、ＲＴＤの位置を規定し、同時に製造する
ことが可能になることに注意されたい。
リコン電界効果トランジスタを用いた、図９の構造を斜
視図で示したものである。電界効果トランジスタのドレ
イン上にＲＴＤを並列配置し、メサ形にエッチングする
ことによって、ＲＴＤの位置を規定し、同時に製造する
ことが可能になることに注意されたい。
【００２７】エピタキシャルトンネリングバリア 前記好適実施例は、従来の技術で引用したツの特許の２
単一層歪み層酸化物（ｔｗｏ ｍｏｎｏｌａｙｅｒ，ｓ
ｔｒａｉｎｅｄ ｌａｙｅｒ ｏｘｉｄｅ）やシリコン
と格子が一致するフッ化カルウム（ＣａＦ２）および硫
化亜鉛（ＺｎＳ）トンネリングバリアのような、エピタ
キシャルトンネリングバリアにも応用することができ
る。実際、開口を用い、トンネリングバリア層を介し
て、トンネリングバリア層の他方の側面上に、シリコン
をエピタキシャル成長させることによって、格子一致層
（ｌａｔｔｉｃｅｄ ｍａｔｃｈｅｄｌａｙｅｒ）およ
び非格子一致層（ｎｏｎ−ｌａｔｔｉｃｅｄ ｍａｔａ
ｃｈｅｄ ｌａｙｅｒ）の双方に、この成長したシリコ
ンの良好な格子の一致が保証される。バリア層上のシリ
コンの核形成（ｎｕｃｌｅａｔｉｏｎ）によって生じる
ような結晶の欠陥を排除するために、再結晶熱処理が必
要となることがある。これは、開口を通じた成長とは無
関係である。同様に、成長温度を高くすることによっ
て、熱処理の必要性を減少させることになる。
単一層歪み層酸化物（ｔｗｏ ｍｏｎｏｌａｙｅｒ，ｓ
ｔｒａｉｎｅｄ ｌａｙｅｒ ｏｘｉｄｅ）やシリコン
と格子が一致するフッ化カルウム（ＣａＦ２）および硫
化亜鉛（ＺｎＳ）トンネリングバリアのような、エピタ
キシャルトンネリングバリアにも応用することができ
る。実際、開口を用い、トンネリングバリア層を介し
て、トンネリングバリア層の他方の側面上に、シリコン
をエピタキシャル成長させることによって、格子一致層
（ｌａｔｔｉｃｅｄ ｍａｔｃｈｅｄｌａｙｅｒ）およ
び非格子一致層（ｎｏｎ−ｌａｔｔｉｃｅｄ ｍａｔａ
ｃｈｅｄ ｌａｙｅｒ）の双方に、この成長したシリコ
ンの良好な格子の一致が保証される。バリア層上のシリ
コンの核形成（ｎｕｃｌｅａｔｉｏｎ）によって生じる
ような結晶の欠陥を排除するために、再結晶熱処理が必
要となることがある。これは、開口を通じた成長とは無
関係である。同様に、成長温度を高くすることによっ
て、熱処理の必要性を減少させることになる。
【００２８】一般的に、どのような結晶物質でも、シリ
コンの代わりに用いることができ、他のいかなる材料で
も、トンネリングバリア層の材料に代わることができ
る。この場合でも、トンネリングバリア層に開口を形成
し、結晶物質のエピタキシャル成長を進める本好適実施
例の手法を適用することができる。更に、前記トンネリ
ングバリアは、ツのように超格子とすることもでき、ま
た多数ダイオードを積層状にまたは並列に形成し、バイ
ポーラまたは熱電子トランジスタのエミッタに挿入する
ことも可能である。最後に、エピタキシャル材料を各過
剰成長（ｏｖｅｒｇｒｏｗｔｈ）中に交換し、量子井戸
の材料をアノードおよびカソードの材料とは異なるもの
とし、しかも格子が一致する（一致するように歪ませ
る）ようにすることもできる。
コンの代わりに用いることができ、他のいかなる材料で
も、トンネリングバリア層の材料に代わることができ
る。この場合でも、トンネリングバリア層に開口を形成
し、結晶物質のエピタキシャル成長を進める本好適実施
例の手法を適用することができる。更に、前記トンネリ
ングバリアは、ツのように超格子とすることもでき、ま
た多数ダイオードを積層状にまたは並列に形成し、バイ
ポーラまたは熱電子トランジスタのエミッタに挿入する
ことも可能である。最後に、エピタキシャル材料を各過
剰成長（ｏｖｅｒｇｒｏｗｔｈ）中に交換し、量子井戸
の材料をアノードおよびカソードの材料とは異なるもの
とし、しかも格子が一致する（一致するように歪ませ
る）ようにすることもできる。
【００２９】変更および利点 前記好適実施例は、エピタキシャル成長のためのバリア
層の開口およびこのような共鳴トンネリング異種構造に
よる、アノード、カソード、および量子井戸層のエピタ
キシャル整合の１つ以上の特徴を保持しつつ、多くの方
法で改造することができる。
層の開口およびこのような共鳴トンネリング異種構造に
よる、アノード、カソード、および量子井戸層のエピタ
キシャル整合の１つ以上の特徴を保持しつつ、多くの方
法で改造することができる。
【００３０】例えば、開口の直径を過度に大きくしなけ
れば、寸法および格子バターンを変えることができる。
例えば、２つのトンネリングバリアが異なるパターンを
有してもよいし、一方のトンネリングバリアにおいてパ
ターンを変更することもでき、またトンネリングキャリ
アを電子でなく、正孔とすることもできる。酸化物をイ
オンビームで除去し、トンネリングバリア格子を形成す
る際、ヘリウム、ネオン、アルゴン、クリプトンまたは
キセノンのような不活性ガスを用いてもよい。これら
は、選択可能なモーメンタム転送効率（ｓｅｌｅｃｔａ
ｂｌｅ ｍｏｍｅｎｔｕｍ ｔｒａｎｓｆｅｒ ｅｆｆ
ｉｃｉｅｎｃｙ）のために、質量の大きなイオン（ｌａ
ｒｇｅｒ ｍａｓｓ ｉｏｎ）を発生して、しかも蒸着
する中性生成物を生成する。共鳴トンネリングダイオー
ドをエミッタに埋め込んみ、シリコン−ゲルマニウムベ
ースを用いた異種接合バイポーラトランジスタや、共鳴
トンネリングダイオードをエミッタに埋め込んだ同種接
合バイポーラトランジスタを製造することもできる。
れば、寸法および格子バターンを変えることができる。
例えば、２つのトンネリングバリアが異なるパターンを
有してもよいし、一方のトンネリングバリアにおいてパ
ターンを変更することもでき、またトンネリングキャリ
アを電子でなく、正孔とすることもできる。酸化物をイ
オンビームで除去し、トンネリングバリア格子を形成す
る際、ヘリウム、ネオン、アルゴン、クリプトンまたは
キセノンのような不活性ガスを用いてもよい。これら
は、選択可能なモーメンタム転送効率（ｓｅｌｅｃｔａ
ｂｌｅ ｍｏｍｅｎｔｕｍ ｔｒａｎｓｆｅｒ ｅｆｆ
ｉｃｉｅｎｃｙ）のために、質量の大きなイオン（ｌａ
ｒｇｅｒ ｍａｓｓ ｉｏｎ）を発生して、しかも蒸着
する中性生成物を生成する。共鳴トンネリングダイオー
ドをエミッタに埋め込んみ、シリコン−ゲルマニウムベ
ースを用いた異種接合バイポーラトランジスタや、共鳴
トンネリングダイオードをエミッタに埋め込んだ同種接
合バイポーラトランジスタを製造することもできる。
【００３１】エピタキシャルシリコンを確保するための
トンネリングバリア酸化物の開口は、標準的シリコン／
酸化物材料システムに、共鳴トンネリング構造を与える
という利点を有する。更に、トランジスタや回路におい
て、共鳴トンネリング構造は、単位領域当たり形成され
るロジックまたはメモリの量を増大させる利点を有す
る。例えば、従来のバイポーラトランジスタで、エミッ
タが共鳴トンネリング素子から成る共鳴トンネリングバ
イポーラトランジスタを用いて全加算回路を形成し、ト
ランジスタの数が通常の１／３に、ゲート遅れが従来技
術の１／３に低下した。
トンネリングバリア酸化物の開口は、標準的シリコン／
酸化物材料システムに、共鳴トンネリング構造を与える
という利点を有する。更に、トランジスタや回路におい
て、共鳴トンネリング構造は、単位領域当たり形成され
るロジックまたはメモリの量を増大させる利点を有す
る。例えば、従来のバイポーラトランジスタで、エミッ
タが共鳴トンネリング素子から成る共鳴トンネリングバ
イポーラトランジスタを用いて全加算回路を形成し、ト
ランジスタの数が通常の１／３に、ゲート遅れが従来技
術の１／３に低下した。
【００３２】以上の説明に関して更に以下の項を開示す
る。 （１） （ａ）第１端子、第２端子、および量子井戸と、（ｂ）
第１および第２トンネリングバリアと、から成り、前記
第１トンネリングバリアは前記第１端子から前記量子井
戸を分離し、前記第２トンネリングバリアは前記第２端
子から前記量子井戸を分離し、前記第１トンネリングバ
リアは前記第１端子および前記量子井戸の少なくとも一
方と同一物質で、前記量子井戸と前記第１端子との双方
に接する領域を含むことを特徴とする共鳴トンネリング
ダイオード。 （２） 請求項１において、（ａ）前記第１端子、前記第２端
子、および前記量子井戸は、シリコンで形成され、
（ｂ）前記第１トンネリングバリアおよび前記第２トン
ネリングバリアはシリコンと酸化物との化合物（ｃｏｍ
ｐｏｕｎｄ）を含むことを特徴とする前記ダイオード。 （３） 請求項１において、（ａ）前記領域は格子パターンを有
することを特徴とする前記ダイオード。 （４） 請求項２において、（ａ）前記化合物は二酸化シリコン
であることを特徴とする前記ダイオード。
る。 （１） （ａ）第１端子、第２端子、および量子井戸と、（ｂ）
第１および第２トンネリングバリアと、から成り、前記
第１トンネリングバリアは前記第１端子から前記量子井
戸を分離し、前記第２トンネリングバリアは前記第２端
子から前記量子井戸を分離し、前記第１トンネリングバ
リアは前記第１端子および前記量子井戸の少なくとも一
方と同一物質で、前記量子井戸と前記第１端子との双方
に接する領域を含むことを特徴とする共鳴トンネリング
ダイオード。 （２） 請求項１において、（ａ）前記第１端子、前記第２端
子、および前記量子井戸は、シリコンで形成され、
（ｂ）前記第１トンネリングバリアおよび前記第２トン
ネリングバリアはシリコンと酸化物との化合物（ｃｏｍ
ｐｏｕｎｄ）を含むことを特徴とする前記ダイオード。 （３） 請求項１において、（ａ）前記領域は格子パターンを有
することを特徴とする前記ダイオード。 （４） 請求項２において、（ａ）前記化合物は二酸化シリコン
であることを特徴とする前記ダイオード。
【００３３】（５） （ａ）シリコンを基材としたトランジスタと、（ｂ）ア
モルファスシリコン−酸素化合物を含む複数のトンネリ
ングバリアを有するシリコン共鳴トンネリングダイオー
ドと、から成り、前記ダイオードが前記トランジスタに
結合されていることを特徴とする集積回路。 （６） 請求項５において、（ａ）前記トンネリングバリアは各
々、前記トンネリングバリアの一方の両側上のシリコン
領域に接する、シリコン領域を含むことを特徴とする、
前記集積回路 （７） 請求項６において、（ａ）前記シリコン領域は、格子パ
ターンを有することを特徴とする前記集積回路。 （８） 請求項５において、（ａ）前記シリコン−酸素化合物
は、二酸化シリコンであることを特徴とする前記集積回
路。 （９） 請求項５において、（ａ）前記トランジスタは、絶縁ゲ
ート電界効果トランジスタであることを特徴とする前記
集積回路。 （１０） トンネリングバリアを製造する方法であって、（ａ）導
電物質上にトンネリングバリア化合物層を形成するステ
ップと、（ｂ）前記層に少なくとも１つの開口を形成す
るステップと、（ｅ）前記開口を通じて前記層上に前記
物質を拡張させるステップと、から成ることを特徴とす
る前記方法。
モルファスシリコン−酸素化合物を含む複数のトンネリ
ングバリアを有するシリコン共鳴トンネリングダイオー
ドと、から成り、前記ダイオードが前記トランジスタに
結合されていることを特徴とする集積回路。 （６） 請求項５において、（ａ）前記トンネリングバリアは各
々、前記トンネリングバリアの一方の両側上のシリコン
領域に接する、シリコン領域を含むことを特徴とする、
前記集積回路 （７） 請求項６において、（ａ）前記シリコン領域は、格子パ
ターンを有することを特徴とする前記集積回路。 （８） 請求項５において、（ａ）前記シリコン−酸素化合物
は、二酸化シリコンであることを特徴とする前記集積回
路。 （９） 請求項５において、（ａ）前記トランジスタは、絶縁ゲ
ート電界効果トランジスタであることを特徴とする前記
集積回路。 （１０） トンネリングバリアを製造する方法であって、（ａ）導
電物質上にトンネリングバリア化合物層を形成するステ
ップと、（ｂ）前記層に少なくとも１つの開口を形成す
るステップと、（ｅ）前記開口を通じて前記層上に前記
物質を拡張させるステップと、から成ることを特徴とす
る前記方法。
【００３４】（１１） 請求項１０において、（ａ）前記導電物質はシリコンで
あり、（ｂ）前記トンネリングバリア化合物は、シリコ
ン−酸素化合物であることを特徴とする前記方法。 （１２） 請求項１０において、更に、（ａ）前記開口を通じ前記
層上に拡張した前記物質上に、トンネリングバリア化合
物層を形成するステップと、（ｂ）前記第２層に少なく
とも１つの第２開口を形成するステップと、（ｃ）前記
物質を、前記開口を通じて前記第２層上に拡張させるス
テップと、を含み、これにより共鳴トンネリングダイオ
ードを形成することを特徴とする前記方法。 （１３） 請求項１２において、更に、（ａ）前記導電物質および
前記層および第２層の一部を除去し、少なくとも１つの
メサ型共鳴トンネリングダイオードを形成するステップ
を含むことを特徴とする前記方法。 （１４） 請求項１２において、更に、（ａ）前記導電物質および
前記層および第２層の一部を不活性化し、少なくとも１
つの絶縁物で分離された共鳴トンネリングダイオードを
形成するステップを含むことを特徴とする前記方法。
あり、（ｂ）前記トンネリングバリア化合物は、シリコ
ン−酸素化合物であることを特徴とする前記方法。 （１２） 請求項１０において、更に、（ａ）前記開口を通じ前記
層上に拡張した前記物質上に、トンネリングバリア化合
物層を形成するステップと、（ｂ）前記第２層に少なく
とも１つの第２開口を形成するステップと、（ｃ）前記
物質を、前記開口を通じて前記第２層上に拡張させるス
テップと、を含み、これにより共鳴トンネリングダイオ
ードを形成することを特徴とする前記方法。 （１３） 請求項１２において、更に、（ａ）前記導電物質および
前記層および第２層の一部を除去し、少なくとも１つの
メサ型共鳴トンネリングダイオードを形成するステップ
を含むことを特徴とする前記方法。 （１４） 請求項１２において、更に、（ａ）前記導電物質および
前記層および第２層の一部を不活性化し、少なくとも１
つの絶縁物で分離された共鳴トンネリングダイオードを
形成するステップを含むことを特徴とする前記方法。
【００３５】（１５） シリコンの量子井戸（４０６）と、シリコン酸化物のト
ンネリングバリア（４０４、４０８）とから成る共鳴ト
ンネリングダイオード（４００）。前記トンネリングバ
リアは、電子波束の拡散（ｅｌｅｃｔｒｏｎ ｗａｖｅ
ｐａｃｋｅｔｓｐｒｅａｄ）よりも小さいサイズの開
口（４３０）を有し、トンネリングバリアの高さに影響
を及ぼすことなく、ダイオード全体にわたって結晶の整
合を保証する。
ンネリングバリア（４０４、４０８）とから成る共鳴ト
ンネリングダイオード（４００）。前記トンネリングバ
リアは、電子波束の拡散（ｅｌｅｃｔｒｏｎ ｗａｖｅ
ｐａｃｋｅｔｓｐｒｅａｄ）よりも小さいサイズの開
口（４３０）を有し、トンネリングバリアの高さに影響
を及ぼすことなく、ダイオード全体にわたって結晶の整
合を保証する。
【図１】公知の共鳴トンネリングダイオードのバンド
図。
図。
【図２】電流−電圧特性を示す図。
【図３】公知の共鳴トンネリングダイオードのバンド
図。
図。
【図４】ａは第１実施例によるダイオードの断面図。ｂ
〜ｃは第１実施例によるダイオードの平面図。
〜ｃは第１実施例によるダイオードの平面図。
【図５】種々のバイアスをかけた場合の第１好適実施例
のダイオードのバンド図。
のダイオードのバンド図。
【図６】第１好適実施例のダイオードの製造ステップを
示す図。
示す図。
【図７】他の好適実施例によるダイオードを示す図。
【図８】他の好適実施例によるダイオードを示す図。
【図９】メモリセルに応用した好適実施例のダイオード
を示す図。
を示す図。
【図１０】メモリセルに応用した好適実施例めダイオー
ドを示す図。
ドを示す図。
【図１１】メモリセルに応用した好適実施例のダイオー
ドを示す図。
ドを示す図。
４００ 共鳴トンネリングダイオード ４０２ シリコンアノード ４０４ 二酸化シリコントンネリングバリア ４０６ シリコン量子井戸 ４０８ 酸化物トンネリングバリア ４１０ シリコンカソード ４２２ アノード金属接点 ４２０ カソード金属接点 ４３０ 格子状開口
【手続補正書】
【提出日】平成７年１月２６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 共鳴トンネリング素子およびその製造
方法
方法
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子素子に関し、更に特
定すれば、共鳴トンネリング素子およびシステム、なら
びにその製造方法に関するものである。
定すれば、共鳴トンネリング素子およびシステム、なら
びにその製造方法に関するものである。
【０００２】
【従来の技術】より高性能なトランジスタや集積回路が
絶えず要求された結果、シリコンバイポーラおよびＣＭ
ＯＳトランジスタやガリウムヒ素ＭＯＳＥＦＴのような
既存の素子の改善、ならびに新たな種類の素子や材料の
導入が行われることとなった。特に、素子のサイズを縮
小して高周波数性能を高めたことにより、ポテンシャル
バリアを通過するキャリアトンネリング現象のような、
量子力学的効果（ｑｕａｎｔｕｍ ｍｅｃｈａｎｉｃａ
ｌ ｅｆｆｅｃｔｓ）も観察されるようになった。これ
によって、共鳴トンネリングダイオードのようなこれま
でのものに取って代わる素子構造や、このようなトンネ
リング現象を利用した共鳴トンネリング熱電子トランジ
スタが、開発されるに至った。
絶えず要求された結果、シリコンバイポーラおよびＣＭ
ＯＳトランジスタやガリウムヒ素ＭＯＳＥＦＴのような
既存の素子の改善、ならびに新たな種類の素子や材料の
導入が行われることとなった。特に、素子のサイズを縮
小して高周波数性能を高めたことにより、ポテンシャル
バリアを通過するキャリアトンネリング現象のような、
量子力学的効果（ｑｕａｎｔｕｍ ｍｅｃｈａｎｉｃａ
ｌ ｅｆｆｅｃｔｓ）も観察されるようになった。これ
によって、共鳴トンネリングダイオードのようなこれま
でのものに取って代わる素子構造や、このようなトンネ
リング現象を利用した共鳴トンネリング熱電子トランジ
スタが、開発されるに至った。
【０００３】共鳴トンネリングダイオードは、導電キャ
リア（ｃｏｎｄｕｃｔｉｏｎ ｃａｒｒｉｅｒ）がポテ
ンシャルバリアを潜り抜けることによって、負の差抵抗
（ｎｅｇａｔｉｖｅ ｄｉｆｆｅｒｅｎｔｉａｌ ｒｅ
ｓｉｓｔａｎｃｅ）を示す部分を有する電流−電圧曲線
を生じる２端子素子である。その基本であるエサキダイ
オードが、高濃度にドープされたＰＮ接合において、バ
ンド間トンネリング現象（例えば、伝導帯から価電子帯
に）を有したことを思い出されたい。別の共鳴トンネリ
ングダイオード構造に、単一バンド内の量子井戸を通じ
た共鳴トンネリング現象に基づくものがある。ＡｌＧａ
Ａｓ／ＧａＡｓ量子井戸を示す図１を見られたい。更
に、マースら（Ｍａｒｓ ｅｔ ａｌ）の「ＡｌＡｓ／
ＧａＡｓ二重バリア共鳴トンネリングダイオードの再生
可能な成長および応用」（１１ Ｊ．Ｖａｃ．Ｓｃｉ．
Ｔｅｃｈ．Ｂ９６５（１９９３）、ならびにオズバイら
（Ｏｚｂｙ ｅｔ ａｌ）の「１１０−ＧＨｚモノリシ
ック共鳴−トンネリング−ダイオードトリガ回路」（１
２ ＩＥＥＥ Ｅｌｅｃ．Ｄｅｖ．Ｌｅｔｔ．４８０
（１９９１）は、各々ＧａＡｓ構造に埋め込まれた２つ
のＡｌＡｓトンネリングバリアを用いて、量子井戸共鳴
トンネリングダイオードを形成するものである。量子井
戸の厚さは４．５ナノメートル（ｎｍ）、トンネリング
バリアの厚さは１．７ｎｍとすることができる。図２
は、室温における電流−電圧の振舞を示すものである。
このような共鳴トンネリング「ダイオード」は対称的で
あることに注意されたい。図３ａに示すバイアスを用い
ると、量子井戸における離散電子レベル（ｄｉｓｃｒｅ
ｔｅ ｅｌｅｃｔｒｏｎ ｌｅｖｅｌ）（サブバンドの
底縁）が、カソード伝導帯の縁部と整合するので、電子
トンネリング現象が容易に発生し、電流は大きくなる。
逆に、図３ｂに示すバイアスを用いると、カソード伝導
帯が量子井戸レベル間で整合し、トンネリング現象を抑
制してしまうので、電流は小さくなる。
リア（ｃｏｎｄｕｃｔｉｏｎ ｃａｒｒｉｅｒ）がポテ
ンシャルバリアを潜り抜けることによって、負の差抵抗
（ｎｅｇａｔｉｖｅ ｄｉｆｆｅｒｅｎｔｉａｌ ｒｅ
ｓｉｓｔａｎｃｅ）を示す部分を有する電流−電圧曲線
を生じる２端子素子である。その基本であるエサキダイ
オードが、高濃度にドープされたＰＮ接合において、バ
ンド間トンネリング現象（例えば、伝導帯から価電子帯
に）を有したことを思い出されたい。別の共鳴トンネリ
ングダイオード構造に、単一バンド内の量子井戸を通じ
た共鳴トンネリング現象に基づくものがある。ＡｌＧａ
Ａｓ／ＧａＡｓ量子井戸を示す図１を見られたい。更
に、マースら（Ｍａｒｓ ｅｔ ａｌ）の「ＡｌＡｓ／
ＧａＡｓ二重バリア共鳴トンネリングダイオードの再生
可能な成長および応用」（１１ Ｊ．Ｖａｃ．Ｓｃｉ．
Ｔｅｃｈ．Ｂ９６５（１９９３）、ならびにオズバイら
（Ｏｚｂｙ ｅｔ ａｌ）の「１１０−ＧＨｚモノリシ
ック共鳴−トンネリング−ダイオードトリガ回路」（１
２ ＩＥＥＥ Ｅｌｅｃ．Ｄｅｖ．Ｌｅｔｔ．４８０
（１９９１）は、各々ＧａＡｓ構造に埋め込まれた２つ
のＡｌＡｓトンネリングバリアを用いて、量子井戸共鳴
トンネリングダイオードを形成するものである。量子井
戸の厚さは４．５ナノメートル（ｎｍ）、トンネリング
バリアの厚さは１．７ｎｍとすることができる。図２
は、室温における電流−電圧の振舞を示すものである。
このような共鳴トンネリング「ダイオード」は対称的で
あることに注意されたい。図３ａに示すバイアスを用い
ると、量子井戸における離散電子レベル（ｄｉｓｃｒｅ
ｔｅ ｅｌｅｃｔｒｏｎ ｌｅｖｅｌ）（サブバンドの
底縁）が、カソード伝導帯の縁部と整合するので、電子
トンネリング現象が容易に発生し、電流は大きくなる。
逆に、図３ｂに示すバイアスを用いると、カソード伝導
帯が量子井戸レベル間で整合し、トンネリング現象を抑
制してしまうので、電流は小さくなる。
【０００４】ＡｌＧａＡｓやＧａＡｓのようなＩＩＩ−
Ｖ族半導体以外の、シリコンを基にした半導体において
量子井戸を作成する試みでは、主にシリコン−ゲルマニ
ウム合金に焦点を当てていた。例えば、注目すべきシリ
コンを基にした異種構造に関する会議第２回（Ｔｏｐｉ
ｃ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｉｌｉｃｏｎ−Ｂ
ａｓｅｄ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ ＩＩ）
（１９９２年シカゴ）では、グリュッツマッハーら（Ｇ
ｒｕｔｚｍａｃｈｅｒ ｅｔ ａｌ）の「低温大気圧で
の化学蒸着によって付着された非常に狭いＳｉＧｅ／Ｓ
ｉ」（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈ．Ｂ １０８３
（１９９３）（１０ｎｍ幅のＳｉトンネリングバリアを
有する１ｎｍ幅のＳｉ０．７５Ｇｅ０．２５の井戸）、
およびセジウイックら（Ｓｅｄｇｗｉｃｋ ｅｔ ａ
ｌ）の「大気圧化学蒸着」（１１ Ｊ．Ｖａｃ．Ｓｃ
ｉ．Ｔｅｃｈ．Ｂ １１２４（１９９３）（各々５ｎｍ
幅のシリコントンネリングバリアと６ｎｍ幅のＳｉ
０．７５Ｇｅ０．２５の井戸とを有する、選択的に酸化
物窓（ｏｘｉｄｅ ｗｉｎｄｏｗ）に成長したＳｉ／Ｓ
ｉＧｅ共鳴トンネリングダイオード）が含まれていた。
ＳｉＧｅ／Ｓｉ界面では、価電子帯オフセットが伝導帯
オフセットを大きく超過するので、殆どの研究者が考え
るのは、歪み層（ｓｔｒａｉｎｅｄ ｌａｙｅｒ）Ｓｉ
Ｇｅを用いた電子トンネリングではなく、正孔トンネリ
ングである。
Ｖ族半導体以外の、シリコンを基にした半導体において
量子井戸を作成する試みでは、主にシリコン−ゲルマニ
ウム合金に焦点を当てていた。例えば、注目すべきシリ
コンを基にした異種構造に関する会議第２回（Ｔｏｐｉ
ｃ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｉｌｉｃｏｎ−Ｂ
ａｓｅｄ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ ＩＩ）
（１９９２年シカゴ）では、グリュッツマッハーら（Ｇ
ｒｕｔｚｍａｃｈｅｒ ｅｔ ａｌ）の「低温大気圧で
の化学蒸着によって付着された非常に狭いＳｉＧｅ／Ｓ
ｉ」（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈ．Ｂ １０８３
（１９９３）（１０ｎｍ幅のＳｉトンネリングバリアを
有する１ｎｍ幅のＳｉ０．７５Ｇｅ０．２５の井戸）、
およびセジウイックら（Ｓｅｄｇｗｉｃｋ ｅｔ ａ
ｌ）の「大気圧化学蒸着」（１１ Ｊ．Ｖａｃ．Ｓｃ
ｉ．Ｔｅｃｈ．Ｂ １１２４（１９９３）（各々５ｎｍ
幅のシリコントンネリングバリアと６ｎｍ幅のＳｉ
０．７５Ｇｅ０．２５の井戸とを有する、選択的に酸化
物窓（ｏｘｉｄｅ ｗｉｎｄｏｗ）に成長したＳｉ／Ｓ
ｉＧｅ共鳴トンネリングダイオード）が含まれていた。
ＳｉＧｅ／Ｓｉ界面では、価電子帯オフセットが伝導帯
オフセットを大きく超過するので、殆どの研究者が考え
るのは、歪み層（ｓｔｒａｉｎｅｄ ｌａｙｅｒ）Ｓｉ
Ｇｅを用いた電子トンネリングではなく、正孔トンネリ
ングである。
【０００５】しかしながら、ＳｉＧｅ歪み層は、バンド
不連続性が小さい（５００ｍｅＶ未満）という、重大な
本質的な障害を有する。このため、大きなピーク−バレ
ー間電流差（約５より大きい）が生じるので、室温での
動作ができない。更に、歪んだ異種間接合および新たな
材料のゲルマニウムを加えるには、製造を可能とするた
めに、新たな低温製造方法の開発および実施を必要とす
るが、これは望ましいことではない。
不連続性が小さい（５００ｍｅＶ未満）という、重大な
本質的な障害を有する。このため、大きなピーク−バレ
ー間電流差（約５より大きい）が生じるので、室温での
動作ができない。更に、歪んだ異種間接合および新たな
材料のゲルマニウムを加えるには、製造を可能とするた
めに、新たな低温製造方法の開発および実施を必要とす
るが、これは望ましいことではない。
【０００６】ツは、アメリカ合衆国特許第５２１６２６
２号において、単一層の２枚分の厚さのエピタキシャル
二酸化シリコンの短周期シリコン／二酸化シリコン超格
子で作られた、トンネリングバリアを有する、シリコン
を基材とした量子井戸構造について記載している。
２号において、単一層の２枚分の厚さのエピタキシャル
二酸化シリコンの短周期シリコン／二酸化シリコン超格
子で作られた、トンネリングバリアを有する、シリコン
を基材とした量子井戸構造について記載している。
【０００７】シリコン／シリコン酸化物の界面は、現在
シリコン集積回路の多数を占めるＣＭＯＳトランジスタ
構造の性能の基礎となるものであるので、多くの研究者
がこれを研究してきている。酸化物の単一分子層の成長
および分析は、めずらしいものではなくなっている。例
えば、オーミら（Ｏｈｍｉ ｅｔ ａｌ）の「超清浄酸
化によるシリコン表面上の酸化物超薄膜」（６０ Ａｐ
ｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．２１２６（１９９２））、
ハットリ（Ｈａｔｔｏｒｉ）の「薄いＳｉＯ２およびＳ
ｉ／ＳｉＯ２界面の高解像度Ｘ線光電子放スペクトル分
光法による研究」（１１ Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃ
ｈ．Ｂ １５２８（１９９３）、およびセイプルら（ｓ
ｅｉｐｌｅ ｅｔ ａｌ）の「走査式トンネリング顕微
鏡法によって観察された、Ｓｉ（ＩＩＩ）７×７表面の
高温酸化およびエッチング」（１１ Ｊ．Ｖａｃ．Ｓｃ
ｉ．Ｔｅｃｈ．Ａ １６４９（１９９３）がある。オー
ミらの論文では、３００℃でシリコンウエハ上に形成さ
れた酸化物単一層は、酸化物薄膜に対するフレンケル−
プール（Ｆｒｅｎｋｅｌ−Ｐｏｏｌｅ）放出に関して、
標準的熱酸化物よりも優れた酸化物膜の基礎を形成する
ことが観察されている。
シリコン集積回路の多数を占めるＣＭＯＳトランジスタ
構造の性能の基礎となるものであるので、多くの研究者
がこれを研究してきている。酸化物の単一分子層の成長
および分析は、めずらしいものではなくなっている。例
えば、オーミら（Ｏｈｍｉ ｅｔ ａｌ）の「超清浄酸
化によるシリコン表面上の酸化物超薄膜」（６０ Ａｐ
ｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．２１２６（１９９２））、
ハットリ（Ｈａｔｔｏｒｉ）の「薄いＳｉＯ２およびＳ
ｉ／ＳｉＯ２界面の高解像度Ｘ線光電子放スペクトル分
光法による研究」（１１ Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃ
ｈ．Ｂ １５２８（１９９３）、およびセイプルら（ｓ
ｅｉｐｌｅ ｅｔ ａｌ）の「走査式トンネリング顕微
鏡法によって観察された、Ｓｉ（ＩＩＩ）７×７表面の
高温酸化およびエッチング」（１１ Ｊ．Ｖａｃ．Ｓｃ
ｉ．Ｔｅｃｈ．Ａ １６４９（１９９３）がある。オー
ミらの論文では、３００℃でシリコンウエハ上に形成さ
れた酸化物単一層は、酸化物薄膜に対するフレンケル−
プール（Ｆｒｅｎｋｅｌ−Ｐｏｏｌｅ）放出に関して、
標準的熱酸化物よりも優れた酸化物膜の基礎を形成する
ことが観察されている。
【０００８】
【発明が解決しようとする課題】本発明は、アノード、
カソード、および量子井戸シリコン層のエピタキシャル
整合のために、孔あき二酸化シリコントンネリングバリ
アを用い、シリコンを基材にした共鳴トンネリングダイ
オードおよびトランジスタを提供するものである。
カソード、および量子井戸シリコン層のエピタキシャル
整合のために、孔あき二酸化シリコントンネリングバリ
アを用い、シリコンを基材にした共鳴トンネリングダイ
オードおよびトランジスタを提供するものである。
【０００９】
【実施例】第１好適実施例による共鳴トンネリングダイ
オード 図４ａ〜図４ｄは、断面図および平面図で、全体的に参
照番号４００で示した第１好適実施例による共鳴トンネ
リングダイオードを、概略的に（ｈｅｕｒｉｓｔｉｃａ
ｌｌｙ）示したものであり、シリコンアノード４０２、
二酸化シリコン（「酸化物」）トンネリングバリア４０
４、シリコン量子井戸４０６、酸化物トンネリングバリ
ア４０８、シリコンカソード４１０、アノード金属接点
４２２、およびカソード金属接点４２０を含む。トンネ
リングバリア４０４および４０８は、各々約２０ｎｍ周
期の格子構造と、格子状開口４３０に約４ｎｍ未満の分
離体とを有する。図４ｂの平面図は、トンネリングバリ
ア４０４／４０８の各々の格子構造を示す。トンネリン
グバリア４０４／４０８は、各々遷移層を有し厚さ約１
ｎｍであり（大まかに言って４分子層で非結晶）、そし
て約１μｍ×２μｍの寸法である（したがって、各トン
ネリングバリアには、図４ｂに示すような５列９個の開
口ではなく、大体５０列１００個の開口４３０がなけれ
ばいけないので、図４ａおよび図４ｂは尺度通りではな
い）。量子井戸４０６は、厚さ約４ｎｍである。バリア
４０４／４０８の厚さは、主にトンネリング電流の大き
さに影響を及ぼすが、共鳴レベルには影響を及ぼさない
ことに注意されたい。共鳴レベルは、量子井戸の幅とバ
リアの高さとから得られる。また、トンネリングバリア
の正確な電子的および科学的性質は、バリアによって異
なる。
オード 図４ａ〜図４ｄは、断面図および平面図で、全体的に参
照番号４００で示した第１好適実施例による共鳴トンネ
リングダイオードを、概略的に（ｈｅｕｒｉｓｔｉｃａ
ｌｌｙ）示したものであり、シリコンアノード４０２、
二酸化シリコン（「酸化物」）トンネリングバリア４０
４、シリコン量子井戸４０６、酸化物トンネリングバリ
ア４０８、シリコンカソード４１０、アノード金属接点
４２２、およびカソード金属接点４２０を含む。トンネ
リングバリア４０４および４０８は、各々約２０ｎｍ周
期の格子構造と、格子状開口４３０に約４ｎｍ未満の分
離体とを有する。図４ｂの平面図は、トンネリングバリ
ア４０４／４０８の各々の格子構造を示す。トンネリン
グバリア４０４／４０８は、各々遷移層を有し厚さ約１
ｎｍであり（大まかに言って４分子層で非結晶）、そし
て約１μｍ×２μｍの寸法である（したがって、各トン
ネリングバリアには、図４ｂに示すような５列９個の開
口ではなく、大体５０列１００個の開口４３０がなけれ
ばいけないので、図４ａおよび図４ｂは尺度通りではな
い）。量子井戸４０６は、厚さ約４ｎｍである。バリア
４０４／４０８の厚さは、主にトンネリング電流の大き
さに影響を及ぼすが、共鳴レベルには影響を及ぼさない
ことに注意されたい。共鳴レベルは、量子井戸の幅とバ
リアの高さとから得られる。また、トンネリングバリア
の正確な電子的および科学的性質は、バリアによって異
なる。
【００１０】周期的な電位内の電子（即ち、アノード４
０２、量子井戸４０６、またはカソード４１０の単結晶
シリコン内の電子）を記述する波束（ｗａｖｅ ｐａｃ
ｋｅｔ）の拡散（ｓｐｒｅａｄ）は、大まかに言って、
その波束を構成する波形ベクトルの拡散の逆である。し
たがって、ブリュアンゾーン（波形ベクトルに関するい
かなる共鳴にも必要とされる）の寸法に比較して小さい
波形ベクトルの拡散では、波束の拡散は、多くの結晶の
単純胞にわたる。シリコンにおける波束の拡散は、７つ
の単純胞よりも少なくとも約４ｎｍ以上大きい。トンネ
リングバリア酸化物における開口４３０の各々は、大き
くても４ｎｍの直径しかなく、或いはそれより小さいこ
ともある。したがって、トンネリングバリア４０４／４
０８は、電子（波束）にとっては、連続で突入可能な開
口はないものと見えることになる。
０２、量子井戸４０６、またはカソード４１０の単結晶
シリコン内の電子）を記述する波束（ｗａｖｅ ｐａｃ
ｋｅｔ）の拡散（ｓｐｒｅａｄ）は、大まかに言って、
その波束を構成する波形ベクトルの拡散の逆である。し
たがって、ブリュアンゾーン（波形ベクトルに関するい
かなる共鳴にも必要とされる）の寸法に比較して小さい
波形ベクトルの拡散では、波束の拡散は、多くの結晶の
単純胞にわたる。シリコンにおける波束の拡散は、７つ
の単純胞よりも少なくとも約４ｎｍ以上大きい。トンネ
リングバリア酸化物における開口４３０の各々は、大き
くても４ｎｍの直径しかなく、或いはそれより小さいこ
ともある。したがって、トンネリングバリア４０４／４
０８は、電子（波束）にとっては、連続で突入可能な開
口はないものと見えることになる。
【００１１】４ｎｍという量子井戸４０６の幅は、量子
井戸内の結晶モーメンタム（ｃｒｙｓｔａｌ ｍｏｍｅ
ｎｔｕｍ）の量子化成分のために、最も低い伝導副帯の
縁部が、伝導帯の縁部よりも約２０ｍｅＶ、８５ｍｅ
Ｖ、２００ｍｅＶ、および３５０ｍｅＶ上になければな
らないことを暗示するものである。非常に薄い酸化物に
対する、シリコン／酸化物界面における伝導帯のオフセ
ットは約２．９ｅＶ（厚い酸化物に対する３．２ｅＶに
対して）であり、図５ａ〜図５ｃは、ダイオード４００
を通過する電子伝導のバンド図を示す。図５ａにおい
て、ゼロバイアスでは電流は生じない。図５ｂにおい
て、ダイオード４００に約１００ｍＶのバイアスをかけ
ると最初の共鳴ピーク電流が発生する。図５ｃにおい
て、ダイオード４００に約１５０ｍＶのバイアスをかけ
ると、最初のバレー電流が生じる。アノード４０２は、
バリア４０４に接する数ｎｍを除いて、ｎ＋がドープさ
れ、一方カソード４１０も、バリア４０８に隣接する数
ｎｍを除いてｎ＋がドープされることに注意されたい。
ドーピングする領域をトンネリングバリアから離すこと
によって、ドーパント原子がトンネリングバリアおよび
格子間隔領域に合体し、不純物に助けられたトンネリン
グ現象が生じるのを回避する。ドープされたアノードお
よびカソードを用いることによって、アノードとカソー
ドとの間に印加されたバイアスの大部分は、バリアおよ
び量子井戸に現れる。シリコンの誘電係数は、酸化物の
約３倍であるので、印加された電圧降下は、大まかに、
１／３が酸化物バリアに、１／３が量子井戸に、そして
１／３が酸化物バリアに接するドープされていないアノ
ードおよびカソードに分かれる。酸化物の降服電圧（ｂ
ｒｅａｋｄｏｗｎ ｖｏｌｔａｇｅ）は、１０ＭＶ／ｃ
ｍの単位であるので、酸化物バリアを破壊し得る降服電
流を避けるためには、降服電圧は、トンネルバリアのカ
ソード側の空乏を無視して、全二重バリア間で約３ボル
ト未満にしなくてはならない。
井戸内の結晶モーメンタム（ｃｒｙｓｔａｌ ｍｏｍｅ
ｎｔｕｍ）の量子化成分のために、最も低い伝導副帯の
縁部が、伝導帯の縁部よりも約２０ｍｅＶ、８５ｍｅ
Ｖ、２００ｍｅＶ、および３５０ｍｅＶ上になければな
らないことを暗示するものである。非常に薄い酸化物に
対する、シリコン／酸化物界面における伝導帯のオフセ
ットは約２．９ｅＶ（厚い酸化物に対する３．２ｅＶに
対して）であり、図５ａ〜図５ｃは、ダイオード４００
を通過する電子伝導のバンド図を示す。図５ａにおい
て、ゼロバイアスでは電流は生じない。図５ｂにおい
て、ダイオード４００に約１００ｍＶのバイアスをかけ
ると最初の共鳴ピーク電流が発生する。図５ｃにおい
て、ダイオード４００に約１５０ｍＶのバイアスをかけ
ると、最初のバレー電流が生じる。アノード４０２は、
バリア４０４に接する数ｎｍを除いて、ｎ＋がドープさ
れ、一方カソード４１０も、バリア４０８に隣接する数
ｎｍを除いてｎ＋がドープされることに注意されたい。
ドーピングする領域をトンネリングバリアから離すこと
によって、ドーパント原子がトンネリングバリアおよび
格子間隔領域に合体し、不純物に助けられたトンネリン
グ現象が生じるのを回避する。ドープされたアノードお
よびカソードを用いることによって、アノードとカソー
ドとの間に印加されたバイアスの大部分は、バリアおよ
び量子井戸に現れる。シリコンの誘電係数は、酸化物の
約３倍であるので、印加された電圧降下は、大まかに、
１／３が酸化物バリアに、１／３が量子井戸に、そして
１／３が酸化物バリアに接するドープされていないアノ
ードおよびカソードに分かれる。酸化物の降服電圧（ｂ
ｒｅａｋｄｏｗｎ ｖｏｌｔａｇｅ）は、１０ＭＶ／ｃ
ｍの単位であるので、酸化物バリアを破壊し得る降服電
流を避けるためには、降服電圧は、トンネルバリアのカ
ソード側の空乏を無視して、全二重バリア間で約３ボル
ト未満にしなくてはならない。
【００１２】図４ｃは、トンネリングバリア酸化物４０
４および４０８における、他の開口４４０の集合を、平
面図で示すものである。別の開口４４０は、平行な４ｎ
ｍ幅のスロットであり、トンネリングバリア酸化物の領
域を分離する。開口の配向は任意である。これら開口の
寸法の少なくとも１つが約４ｎｍ未満である限り、トン
ネリングバリアはバリアとして作用する。
４および４０８における、他の開口４４０の集合を、平
面図で示すものである。別の開口４４０は、平行な４ｎ
ｍ幅のスロットであり、トンネリングバリア酸化物の領
域を分離する。開口の配向は任意である。これら開口の
寸法の少なくとも１つが約４ｎｍ未満である限り、トン
ネリングバリアはバリアとして作用する。
【００１３】同様に、図４ｄは、トンネリングバリア酸
化物４０４および４０８の更に別の開口４７０を、平面
図で示すものである。この別の開口４７０は、トンネリ
ングバリア酸化物を六角形のアレイに分割する、４ｎｍ
幅の網状となっている。開口の配向は任意である。これ
ら開口の寸法の少なくとも１つが約４ｎｍ未満である限
り、トンネリングバリアはバリアとして作用する。ま
た、シリコンエピタキシャル成長のための拡張領域を設
ければ、エピタキシーを簡素化することができる。
化物４０４および４０８の更に別の開口４７０を、平面
図で示すものである。この別の開口４７０は、トンネリ
ングバリア酸化物を六角形のアレイに分割する、４ｎｍ
幅の網状となっている。開口の配向は任意である。これ
ら開口の寸法の少なくとも１つが約４ｎｍ未満である限
り、トンネリングバリアはバリアとして作用する。ま
た、シリコンエピタキシャル成長のための拡張領域を設
ければ、エピタキシーを簡素化することができる。
【００１４】このように、ダイオード４００は、標準的
な集積回路の材料、即ちシリコンおよび酸化物のみを用
いたシステムにおいて、共鳴トンネリング現象を発生さ
せ、しかも室温で動作することができる。
な集積回路の材料、即ちシリコンおよび酸化物のみを用
いたシステムにおいて、共鳴トンネリング現象を発生さ
せ、しかも室温で動作することができる。
【００１５】製造 図６ａ〜６ｅは、ダイオード４００の製造方法の第１実
施例を断面図で示すものであり、以下のステップから成
る。
施例を断面図で示すものであり、以下のステップから成
る。
【００１６】（ａ）厚さ２５ミル、直径約１０センチメ
ートルで、（１００）方向に配向したシリコンウエハ６
００を用意する。現場でのアンチモニのドーピングのた
めのスチビン（ＳｂＨ３）を用いてジクロロシランを分
解することにより、ＬＰＣＶＤ（低圧化学蒸着）反応器
内で、ウエハ６００上にシリコン６０２の厚さ１μｍの
ｎ＋層をエピタキシャル成長させる。次に、まずＨＦ／
ＮＨ４Ｆ溶液中で洗浄して、ウエハ６００が空気と接触
する時に成長する約１．４ｎｍの自然酸化物（ｎａｔｉ
ｖｅ ｏｘｉｄｅ）を除去し、次にイオン除去水（ｄｅ
ｏｉｎｉｚｅｄｗａｔｅｒ）で洗浄することにより、ウ
エハ６００を清浄する。ＨＦ／ＮＨ４Ｆによる洗浄は、
一価水酸化物（ｍｏｎｏｈｙｄｒｉｄｅ）表面層を形成
することにより、酸化物のないシリコン表面を安定化す
る。次に、ウエハ６００を、分子ビームエピタキシー
（ＭＢＥ）成長室に挿入し、水素を脱離し、そして約５
００℃で、７ｎｍのドープされていないエピタキシャル
シリコン６０４を成長させる。ＭＢＥ成長室からウエハ
６００を取り出し、再びＨＦ／ＮＨ４Ｆに水を加えて洗
浄を行い、約６ｎｍのドープされておらず水酸化物によ
って安定化されたシリコン６０４を残す。次に、ウエハ
６００を炉に挿入し、酸素のないアルゴン雰囲気中で約
４００℃に加熱し、そして水分のない酸素雰囲気中で約
３００℃でウエハ６００を酸化させる。これによって水
素を脱離し、酸化物の単一層を成長させる。酸化物の厚
さを増したいのであれば、酸化物単一層の成長後、酸素
のないアルゴン雰囲気で９００℃の成長温度にウエハを
加熱し、次に十分な酸素を注入し、約３ｎｍの酸化物６
０６を成長させる。図６ａを見られたい。
ートルで、（１００）方向に配向したシリコンウエハ６
００を用意する。現場でのアンチモニのドーピングのた
めのスチビン（ＳｂＨ３）を用いてジクロロシランを分
解することにより、ＬＰＣＶＤ（低圧化学蒸着）反応器
内で、ウエハ６００上にシリコン６０２の厚さ１μｍの
ｎ＋層をエピタキシャル成長させる。次に、まずＨＦ／
ＮＨ４Ｆ溶液中で洗浄して、ウエハ６００が空気と接触
する時に成長する約１．４ｎｍの自然酸化物（ｎａｔｉ
ｖｅ ｏｘｉｄｅ）を除去し、次にイオン除去水（ｄｅ
ｏｉｎｉｚｅｄｗａｔｅｒ）で洗浄することにより、ウ
エハ６００を清浄する。ＨＦ／ＮＨ４Ｆによる洗浄は、
一価水酸化物（ｍｏｎｏｈｙｄｒｉｄｅ）表面層を形成
することにより、酸化物のないシリコン表面を安定化す
る。次に、ウエハ６００を、分子ビームエピタキシー
（ＭＢＥ）成長室に挿入し、水素を脱離し、そして約５
００℃で、７ｎｍのドープされていないエピタキシャル
シリコン６０４を成長させる。ＭＢＥ成長室からウエハ
６００を取り出し、再びＨＦ／ＮＨ４Ｆに水を加えて洗
浄を行い、約６ｎｍのドープされておらず水酸化物によ
って安定化されたシリコン６０４を残す。次に、ウエハ
６００を炉に挿入し、酸素のないアルゴン雰囲気中で約
４００℃に加熱し、そして水分のない酸素雰囲気中で約
３００℃でウエハ６００を酸化させる。これによって水
素を脱離し、酸化物の単一層を成長させる。酸化物の厚
さを増したいのであれば、酸化物単一層の成長後、酸素
のないアルゴン雰囲気で９００℃の成長温度にウエハを
加熱し、次に十分な酸素を注入し、約３ｎｍの酸化物６
０６を成長させる。図６ａを見られたい。
【００１７】（ｂ）ウエハ６００を、イオンビームリソ
グラフィ機械に挿入し、２０ＫｅＶのプロトンビーム
（水素イオン）を用いて、直径４ｎｍの開口を格子状に
形成するように、酸化物層６０６から酸化物を除去す
る。イオンビームを４ｎｍ未満のスポットサイズに合焦
し、このイオンビームでウエハ６００を横切るようにラ
スタスキャンを行う。尚、ビームは何にも整合する必要
はなく、直径約４ｎｍの開口パターンを形成すればよい
ことに注意されたい。イオンビーム機械内部の低圧によ
って、スパッタリングで除去されない領域から、ＳｉＯ
の形状の酸化物６０６ほぼ１層分を脱離する。実際、低
圧における蒸着（ｅｖａｐｏｒａｔｉｏｎ）によってＳ
ｉＯの単一層が約１枚失われ、スパッタリングされた酸
素およびシリコン原子によって酸化物の開口が形成さ
れ、スパッタリングされた酸化物の下のシリコンも、水
蒸気の形成によって、スパッタリングにより除去され
る。ビームエネルギが低いので、結晶の損傷は重大では
なく、後の温度サイクルでこの損傷を熱処理によって取
り除く。波状線を有する結晶の損傷を示す図６ｂを見ら
れたい。
グラフィ機械に挿入し、２０ＫｅＶのプロトンビーム
（水素イオン）を用いて、直径４ｎｍの開口を格子状に
形成するように、酸化物層６０６から酸化物を除去す
る。イオンビームを４ｎｍ未満のスポットサイズに合焦
し、このイオンビームでウエハ６００を横切るようにラ
スタスキャンを行う。尚、ビームは何にも整合する必要
はなく、直径約４ｎｍの開口パターンを形成すればよい
ことに注意されたい。イオンビーム機械内部の低圧によ
って、スパッタリングで除去されない領域から、ＳｉＯ
の形状の酸化物６０６ほぼ１層分を脱離する。実際、低
圧における蒸着（ｅｖａｐｏｒａｔｉｏｎ）によってＳ
ｉＯの単一層が約１枚失われ、スパッタリングされた酸
素およびシリコン原子によって酸化物の開口が形成さ
れ、スパッタリングされた酸化物の下のシリコンも、水
蒸気の形成によって、スパッタリングにより除去され
る。ビームエネルギが低いので、結晶の損傷は重大では
なく、後の温度サイクルでこの損傷を熱処理によって取
り除く。波状線を有する結晶の損傷を示す図６ｂを見ら
れたい。
【００１８】（ｃ）イオンビーム機械からウエハ６００
を取り出し、再びＨＦ／ＮＨ４Ｆに水洗浄材を加えたも
ので洗浄し、酸化物６０６の開口によって露出されたシ
リコン上に成長した自然酸化物を除去する。これはま
た、約２ｎｍの酸化物６０６も除去し、厚さが所望より
もわずかに１ｎｍ多いだけのトンネリングバリアを残
す。ここでも、ＨＦ／ＮＨ４Ｆによる洗浄で、水酸化物
の単層を形成し、酸化物６０６の開口によって露出され
た酸化物のないシリコン表面を安定化する。次に、ウエ
ハ６００を分子ビームエピタキシー（ＭＢＥ）成長室に
挿入し、水素を脱離させ、８００℃以上の短い温度サイ
クルでイオンビームによる結晶の損傷を熱処理し、次に
５００℃でドープされていないエピタキシャルシリコン
６０８を成長させる。前記短い高温サイクルは、酸化物
を多量に蒸着させることなく、残留する結晶の損傷を熱
処理で取り除くもので、通常のＭＢＥによる自然酸化物
の脱離では、１０００〜１２５０℃を用いる。エピタキ
シャル成長は、酸化物の開口によって露出されたシリコ
ン上で開始し、最終的に酸化物６０６を横切って横方向
に広がる。ＭＢＥ成長室からウエハ６００を取り出し、
再びＨＦ／ＮＨ４Ｆに水洗浄材を加えて清浄し、自然酸
化物を除去し、安定した酸化物のない水酸化処理された
（ｈｙｄｒｉｄｅｄ）シリコン表面を生成する。図６ｃ
を見られたい。
を取り出し、再びＨＦ／ＮＨ４Ｆに水洗浄材を加えたも
ので洗浄し、酸化物６０６の開口によって露出されたシ
リコン上に成長した自然酸化物を除去する。これはま
た、約２ｎｍの酸化物６０６も除去し、厚さが所望より
もわずかに１ｎｍ多いだけのトンネリングバリアを残
す。ここでも、ＨＦ／ＮＨ４Ｆによる洗浄で、水酸化物
の単層を形成し、酸化物６０６の開口によって露出され
た酸化物のないシリコン表面を安定化する。次に、ウエ
ハ６００を分子ビームエピタキシー（ＭＢＥ）成長室に
挿入し、水素を脱離させ、８００℃以上の短い温度サイ
クルでイオンビームによる結晶の損傷を熱処理し、次に
５００℃でドープされていないエピタキシャルシリコン
６０８を成長させる。前記短い高温サイクルは、酸化物
を多量に蒸着させることなく、残留する結晶の損傷を熱
処理で取り除くもので、通常のＭＢＥによる自然酸化物
の脱離では、１０００〜１２５０℃を用いる。エピタキ
シャル成長は、酸化物の開口によって露出されたシリコ
ン上で開始し、最終的に酸化物６０６を横切って横方向
に広がる。ＭＢＥ成長室からウエハ６００を取り出し、
再びＨＦ／ＮＨ４Ｆに水洗浄材を加えて清浄し、自然酸
化物を除去し、安定した酸化物のない水酸化処理された
（ｈｙｄｒｉｄｅｄ）シリコン表面を生成する。図６ｃ
を見られたい。
【００１９】（ｄ）再び、ウエハ６００を炉に挿入し、
酸素のないアルゴン雰囲気でそれを３００℃に加熱す
る。次に、ウエハ６００を３００℃で水分のない酸素雰
囲気で酸化させ、酸化物の単一層を成長させる。この酸
化物単一層の成長後、ウエハを９００℃の成長温度に加
熱し、次に十分な酸素を注入して約３ｎｍの酸化物６１
０を成長させる。次に、ステップ（ｂ）を繰り返し、イ
オンビームスパッタリングによって、酸化物６１０に直
径４ｎｍの開口の格子を形成する。この格子は、ステッ
プ（ｂ）からの格子に整合させる必要はなく、実際異な
る周期を有していてもよい。図６ｄを見られたい。
酸素のないアルゴン雰囲気でそれを３００℃に加熱す
る。次に、ウエハ６００を３００℃で水分のない酸素雰
囲気で酸化させ、酸化物の単一層を成長させる。この酸
化物単一層の成長後、ウエハを９００℃の成長温度に加
熱し、次に十分な酸素を注入して約３ｎｍの酸化物６１
０を成長させる。次に、ステップ（ｂ）を繰り返し、イ
オンビームスパッタリングによって、酸化物６１０に直
径４ｎｍの開口の格子を形成する。この格子は、ステッ
プ（ｂ）からの格子に整合させる必要はなく、実際異な
る周期を有していてもよい。図６ｄを見られたい。
【００２０】（ｅ）最後に、ステップ（ｃ）を繰り返す
が、酸化物６１０上にシリコン６１２を６ｎｍだけ成長
させる。次に、ＬＰＣＶＤによって、ジクロロシランと
スチビンの分解により、現場でドープされた２００ｎｍ
のシリコンをエピタキシャル成長させる。そして、フォ
トリソグラフィによってパターニングし、フッソを基材
としたエッチング剤でメサ形にエッチングし、更にアノ
ードおよびカソード接点用金属を付着して、ダイオード
を完成させる。図６ｅを見られたい。
が、酸化物６１０上にシリコン６１２を６ｎｍだけ成長
させる。次に、ＬＰＣＶＤによって、ジクロロシランと
スチビンの分解により、現場でドープされた２００ｎｍ
のシリコンをエピタキシャル成長させる。そして、フォ
トリソグラフィによってパターニングし、フッソを基材
としたエッチング剤でメサ形にエッチングし、更にアノ
ードおよびカソード接点用金属を付着して、ダイオード
を完成させる。図６ｅを見られたい。
【００２１】前記イオンビームリソグラフィは、ＭＢＥ
機械に組込むこともでき、こうすればウエハの転移処理
をいくらか回避できることに注意されたい。このような
場合、イオンビームは、シリコン表面の洗浄にも用いる
ことができる。更に、酸化物の成長は、従来の技術で引
用したツの特許に示唆されているように、シリコンと酸
素双方のビームを用いることによって、ＭＢＥ機械の中
で行うこともできるが、ツの格子に一致させた酸化物
は、本好適実施例では必要でない。
機械に組込むこともでき、こうすればウエハの転移処理
をいくらか回避できることに注意されたい。このような
場合、イオンビームは、シリコン表面の洗浄にも用いる
ことができる。更に、酸化物の成長は、従来の技術で引
用したツの特許に示唆されているように、シリコンと酸
素双方のビームを用いることによって、ＭＢＥ機械の中
で行うこともできるが、ツの格子に一致させた酸化物
は、本好適実施例では必要でない。
【００２２】第２好適実施例 図７は、第２好適実施例のシリコン／酸化物の共鳴トン
ネリングダイオード７００を、断面図で概略的に示した
ものである。共鳴トンネリングダイオード７００がダイ
オード４００と異なるのは、ダイオード４００では１６
ｎｍ離れているのに対して、約１μｍ離された酸化物ト
ンネリングバリア７０４および７０８に、直径４ｎｍの
開口を有することである。ここでも、酸化物トンネリン
グダイオードの開口は、電子が通過するのを防ぐと共
に、量子井戸７０６とアノード７０２とのエピタキシャ
ル成長を保証する格子整合機構として作用するように、
十分小さくなっている。ダイオード７００の製造は、ダ
イオード４００の製造に準ずるが、シリコンのエピタキ
シャル成長は、シリコンエピタキシャル層（ｓｉｌｉｃ
ｏｎ ｅｐｉｌａｙｅｒｓ）の単結晶特性を確保するた
めに、より高い成長温度（例えば、８００℃）、または
素速い熱処理（キセノンのフラッシュランプ）、または
双方を必要とする。実際、開口間の間隔がダイオードの
直径を超える場合、メサ型にエッチングすることによ
り、開口をなくし、連続した酸化物トンネリングバリア
を得ることができる。この場合、酸化物の開口は、直径
１０ｎｍ未満にする必要はなく、実際には、最終的なト
ンネリングバリアを取り囲む広い輪とすることもでき
る。厚さ約６ｎｍの量子井戸シリコン層の横方向再結晶
の容易性によって、ダイオードの直径が決まる。勿論、
より厚いシリコンを成長させて、自然酸化物の成長およ
び除去のサイクルのような、種々の方法でエッチバック
することもできる。
ネリングダイオード７００を、断面図で概略的に示した
ものである。共鳴トンネリングダイオード７００がダイ
オード４００と異なるのは、ダイオード４００では１６
ｎｍ離れているのに対して、約１μｍ離された酸化物ト
ンネリングバリア７０４および７０８に、直径４ｎｍの
開口を有することである。ここでも、酸化物トンネリン
グダイオードの開口は、電子が通過するのを防ぐと共
に、量子井戸７０６とアノード７０２とのエピタキシャ
ル成長を保証する格子整合機構として作用するように、
十分小さくなっている。ダイオード７００の製造は、ダ
イオード４００の製造に準ずるが、シリコンのエピタキ
シャル成長は、シリコンエピタキシャル層（ｓｉｌｉｃ
ｏｎ ｅｐｉｌａｙｅｒｓ）の単結晶特性を確保するた
めに、より高い成長温度（例えば、８００℃）、または
素速い熱処理（キセノンのフラッシュランプ）、または
双方を必要とする。実際、開口間の間隔がダイオードの
直径を超える場合、メサ型にエッチングすることによ
り、開口をなくし、連続した酸化物トンネリングバリア
を得ることができる。この場合、酸化物の開口は、直径
１０ｎｍ未満にする必要はなく、実際には、最終的なト
ンネリングバリアを取り囲む広い輪とすることもでき
る。厚さ約６ｎｍの量子井戸シリコン層の横方向再結晶
の容易性によって、ダイオードの直径が決まる。勿論、
より厚いシリコンを成長させて、自然酸化物の成長およ
び除去のサイクルのような、種々の方法でエッチバック
することもできる。
【００２３】第３好適実施例 図８は、第３好適実施例のシリコン／酸化物共鳴トンネ
リングダイオード８００の断面図を、概略的に示す。ダ
イオード８００がダイオード４００や７００と異なるの
は、メサ型アイソレーションではなく、酸化物のアイソ
レーションを有することである。実際、ダイオード８０
０は、ダイオード４００またはダイオード７００の工程
に沿って製造できるが、最後のメサエッチングが、マス
クを用いた熱酸化または酸素注入に置き換えられ、アイ
ソレーション用酸化物８５０を形成する。それ以外で
は、酸化物トンネリングバリア８０４／８０８およびシ
リコン量子井戸８０６、更にシリコンアノード８０２お
よびカソード８１０は、ダイオード４００またはダイオ
ード７００のいずれかの対応する部分と同じ特性を有す
る。
リングダイオード８００の断面図を、概略的に示す。ダ
イオード８００がダイオード４００や７００と異なるの
は、メサ型アイソレーションではなく、酸化物のアイソ
レーションを有することである。実際、ダイオード８０
０は、ダイオード４００またはダイオード７００の工程
に沿って製造できるが、最後のメサエッチングが、マス
クを用いた熱酸化または酸素注入に置き換えられ、アイ
ソレーション用酸化物８５０を形成する。それ以外で
は、酸化物トンネリングバリア８０４／８０８およびシ
リコン量子井戸８０６、更にシリコンアノード８０２お
よびカソード８１０は、ダイオード４００またはダイオ
ード７００のいずれかの対応する部分と同じ特性を有す
る。
【００２４】多ピーク共鳴 単に好適実施例の構造上にトンネリングバリアおよび量
子井戸を更に成長させることにより、好適実施例を更に
多数の直列量子井戸に展開して、多数の共鳴ピークを有
する共鳴トンネリングダイオードを形成することができ
る。実際、連続的に接する量子井戸とトンネリングダイ
オードを成長させることによって、従来の技術で引用し
たツの特許に類似した、超格子構造を得ることができ
る。
子井戸を更に成長させることにより、好適実施例を更に
多数の直列量子井戸に展開して、多数の共鳴ピークを有
する共鳴トンネリングダイオードを形成することができ
る。実際、連続的に接する量子井戸とトンネリングダイ
オードを成長させることによって、従来の技術で引用し
たツの特許に類似した、超格子構造を得ることができ
る。
【００２５】応用 前記好適実施例のダイオードは、図９〜図１１に示され
たメモリセルのような種々の構造に組み込むことができ
る。特に、図９はスタティックランダムアクセスメモリ
（ＳＲＡＭ）セル９００を概略的に示し、ワード線９１
２上の電圧によって制御されるシリコン電界効果トラン
ジスタの通過ゲート９０８によってビット線９１０に結
合された、直列の共鳴トンネリングダイオード９０２お
よび９０４を含んでいる（ＲＴＤ９０２はＲＴＤ９０４
の負荷として作用する）。セル９００のノード９０６の
双安定性は、各ＲＴＤの電流バレーよりも少し大きく設
定されたバイアス電圧Ｖｄｄから得られるので、一方の
ＲＴＤはそのバレーにおいて動作し、他方のＲＴＤは小
さなバイアスで動作する。図１０は、ＲＴＤ９０２〜９
０４に対する電流−電圧曲線を重ね合せて示したもので
あり、各ＲＴＤは図２に示した特性を有する。交差点
（Ｖｄｄに近い（高）ノード９０６上の電圧に対する対
と、低のノード９０６に対する対）は、安定な直列動作
点を示す。そして、ノード９０６を高または低に遷移さ
せる大きなドライバによって、アクセスノード９０６上
の電圧を通過ゲート９０８を通過させることにより、セ
ル９００を所望の安定状態にすることができる。一方、
センス増幅器のアクセスノード９０６上の電圧を通過ゲ
ートを通過させることにより、中断することなくセルの
状態を検出する。勿論、図２に示したものよりもＲＴＤ
のピーク対バレー比が大きければ、それぞれＶｄｄおよ
び０により近い安定な高および低の電圧を、ノード９０
６に形成することができる。
たメモリセルのような種々の構造に組み込むことができ
る。特に、図９はスタティックランダムアクセスメモリ
（ＳＲＡＭ）セル９００を概略的に示し、ワード線９１
２上の電圧によって制御されるシリコン電界効果トラン
ジスタの通過ゲート９０８によってビット線９１０に結
合された、直列の共鳴トンネリングダイオード９０２お
よび９０４を含んでいる（ＲＴＤ９０２はＲＴＤ９０４
の負荷として作用する）。セル９００のノード９０６の
双安定性は、各ＲＴＤの電流バレーよりも少し大きく設
定されたバイアス電圧Ｖｄｄから得られるので、一方の
ＲＴＤはそのバレーにおいて動作し、他方のＲＴＤは小
さなバイアスで動作する。図１０は、ＲＴＤ９０２〜９
０４に対する電流−電圧曲線を重ね合せて示したもので
あり、各ＲＴＤは図２に示した特性を有する。交差点
（Ｖｄｄに近い（高）ノード９０６上の電圧に対する対
と、低のノード９０６に対する対）は、安定な直列動作
点を示す。そして、ノード９０６を高または低に遷移さ
せる大きなドライバによって、アクセスノード９０６上
の電圧を通過ゲート９０８を通過させることにより、セ
ル９００を所望の安定状態にすることができる。一方、
センス増幅器のアクセスノード９０６上の電圧を通過ゲ
ートを通過させることにより、中断することなくセルの
状態を検出する。勿論、図２に示したものよりもＲＴＤ
のピーク対バレー比が大きければ、それぞれＶｄｄおよ
び０により近い安定な高および低の電圧を、ノード９０
６に形成することができる。
【００２６】図１１は、好適実施例のＲＴＤに単一のシ
リコン電界効果トランジスタを用いた、図９の構造を斜
視図で示したものである。電界効果トランジスタのドレ
イン上にＲＴＤを並列配置し、メサ形にエッチングする
ことによって、ＲＴＤの位置を規定し、同時に製造する
ことが可能になることに注意されたい。
リコン電界効果トランジスタを用いた、図９の構造を斜
視図で示したものである。電界効果トランジスタのドレ
イン上にＲＴＤを並列配置し、メサ形にエッチングする
ことによって、ＲＴＤの位置を規定し、同時に製造する
ことが可能になることに注意されたい。
【００２７】エピタキシャルトンネリングバリア 前記好適実施例は、従来の技術で引用したツの特許の２
単一層歪み層酸化物（ｔｗｏ ｍｏｎｏｌａｙｅｒ，ｓ
ｔｒａｉｎｅｄ ｌａｙｅｒ ｏｘｉｄｅ）やシリコン
と格子が一致するフッ化カルシウム（ＣａＦ２）および
硫化亜鉛（ＺｎＳ）トンネリングバリアのような、エピ
タキシャルトンネリングバリアにも応用することができ
る。実際、開口を用い、トンネリングバリア層を介し
て、トンネリングバリア層の他方の側面上に、シリコン
をエピタキシャル成長させることによって、格子一致層
（ｌａｔｔｉｃｅｄ ｍａｔｃｈｅｄ ｌａｙｅｒ）お
よび非格子一致層（ｎｏｎ−ｌａｔｔｉｃｅｄ ｍａｔ
ａｃｈｅｄ ｌａｙｅｒ）の双方に、この成長したシリ
コンの良好な格子の一致が保証される。バリア層上のシ
リコンの核形成（ｎｕｃｌｅａｔｉｏｎ）によって生じ
るような結晶の欠陥を排除するために、再結晶熱処理が
必要となることがある。これは、開口を通じた成長とは
無関係である。同様に、成長温度を高くすることによっ
て、熱処理の必要性を減少させることになる。
単一層歪み層酸化物（ｔｗｏ ｍｏｎｏｌａｙｅｒ，ｓ
ｔｒａｉｎｅｄ ｌａｙｅｒ ｏｘｉｄｅ）やシリコン
と格子が一致するフッ化カルシウム（ＣａＦ２）および
硫化亜鉛（ＺｎＳ）トンネリングバリアのような、エピ
タキシャルトンネリングバリアにも応用することができ
る。実際、開口を用い、トンネリングバリア層を介し
て、トンネリングバリア層の他方の側面上に、シリコン
をエピタキシャル成長させることによって、格子一致層
（ｌａｔｔｉｃｅｄ ｍａｔｃｈｅｄ ｌａｙｅｒ）お
よび非格子一致層（ｎｏｎ−ｌａｔｔｉｃｅｄ ｍａｔ
ａｃｈｅｄ ｌａｙｅｒ）の双方に、この成長したシリ
コンの良好な格子の一致が保証される。バリア層上のシ
リコンの核形成（ｎｕｃｌｅａｔｉｏｎ）によって生じ
るような結晶の欠陥を排除するために、再結晶熱処理が
必要となることがある。これは、開口を通じた成長とは
無関係である。同様に、成長温度を高くすることによっ
て、熱処理の必要性を減少させることになる。
【００２８】一般的に、どのような結晶物質でも、シリ
コンの代わりに用いることができ、他のいかなる材料で
も、トンネリングバリア層の材料に代わることができ
る。この場合でも、トンネリングバリア層に開口を形成
し、結晶物質のエピタキシャル成長を進める本好適実施
例の手法を適用することができる。更に、前記トンネリ
ングバリアは、ツのように超格子とすることもでき、ま
た多数ダイオードを積層状にまたは並列に形成し、バイ
ポーラまたは熱電子トランジスタのエミッタに挿入する
ことも可能である。最後に、エピタキシャル材料を各過
剰成長（ｏｖｅｒｇｒｏｗｔｈ）中に交換し、量子井戸
の材料をアノードおよびカソードの材料とは異なるもの
とし、しかも格子が一致する（一致するように歪ませ
る）ようにすることもできる。
コンの代わりに用いることができ、他のいかなる材料で
も、トンネリングバリア層の材料に代わることができ
る。この場合でも、トンネリングバリア層に開口を形成
し、結晶物質のエピタキシャル成長を進める本好適実施
例の手法を適用することができる。更に、前記トンネリ
ングバリアは、ツのように超格子とすることもでき、ま
た多数ダイオードを積層状にまたは並列に形成し、バイ
ポーラまたは熱電子トランジスタのエミッタに挿入する
ことも可能である。最後に、エピタキシャル材料を各過
剰成長（ｏｖｅｒｇｒｏｗｔｈ）中に交換し、量子井戸
の材料をアノードおよびカソードの材料とは異なるもの
とし、しかも格子が一致する（一致するように歪ませ
る）ようにすることもできる。
【００２９】変更および利点 前記好適実施例は、エピタキシャル成長のためのバリア
層の開口およびこのような共鳴トンネリング異種構造に
よる、アノード、カソード、および量子井戸層のエピタ
キシャル整合の１つ以上の特徴を保持しつつ、多くの方
法で改造することができる。
層の開口およびこのような共鳴トンネリング異種構造に
よる、アノード、カソード、および量子井戸層のエピタ
キシャル整合の１つ以上の特徴を保持しつつ、多くの方
法で改造することができる。
【００３０】例えば、開口の直径を過度に大きくしなけ
れば、寸法および格子パターンを変えることができる。
例えば、２つのトンネリングバリアが異なるパターンを
有してもよいし、一方のトンネリングバリアにおいてパ
ターンを変更することもでき、またトンネリングキャリ
アを電子でなく、正孔とすることもできる。酸化物をイ
オンビームで除去し、トンネリングバリア格子を形成す
る際、ヘリウム、ネオン、アルゴン、クリプトンまたは
キセノンのような不活性ガスを用いてもよい。これら
は、選択可能なモーメンタム転送効率（ｓｅｌｅｃｔａ
ｂｌｅ ｍｏｍｅｎｔｕｍ ｔｒａｎｓｆｅｒ ｅｆ
ｆｉｃｉｅｎｃｙ）のために、質量の大きなイオン（ｌ
ａｒｇｅｒ ｍａｓｓ ｉｏｎ）を発生して、しかも蒸
着する中性生成物を生成する。共鳴トンネリングダイオ
ードをエミッタに埋め込んみ、シリコン−ゲルマニウム
ベースを用いた異種接合バイポーラトランジスタや、共
鳴トンネリングダイオードをエミッタに埋め込んだ同種
接合バイポーラトランジスタを製造することもできる。
れば、寸法および格子パターンを変えることができる。
例えば、２つのトンネリングバリアが異なるパターンを
有してもよいし、一方のトンネリングバリアにおいてパ
ターンを変更することもでき、またトンネリングキャリ
アを電子でなく、正孔とすることもできる。酸化物をイ
オンビームで除去し、トンネリングバリア格子を形成す
る際、ヘリウム、ネオン、アルゴン、クリプトンまたは
キセノンのような不活性ガスを用いてもよい。これら
は、選択可能なモーメンタム転送効率（ｓｅｌｅｃｔａ
ｂｌｅ ｍｏｍｅｎｔｕｍ ｔｒａｎｓｆｅｒ ｅｆ
ｆｉｃｉｅｎｃｙ）のために、質量の大きなイオン（ｌ
ａｒｇｅｒ ｍａｓｓ ｉｏｎ）を発生して、しかも蒸
着する中性生成物を生成する。共鳴トンネリングダイオ
ードをエミッタに埋め込んみ、シリコン−ゲルマニウム
ベースを用いた異種接合バイポーラトランジスタや、共
鳴トンネリングダイオードをエミッタに埋め込んだ同種
接合バイポーラトランジスタを製造することもできる。
【００３１】エピタキシャルシリコンを確保するための
トンネリングバリア酸化物の開口は、標準的シリコン／
酸化物材料システムに、共鳴トンネリング構造を与える
という利点を有する。更に、トランジスタや回路におい
て、共鳴トンネリング構造は、単位領域当たり形成され
るロジックまたはメモリの量を増大させる利点を有す
る。例えば、従来のバイポーラトランジスタで、エミッ
タが共鳴トンネリング素子から成る共鳴トンネリングバ
イポーラトランジスタを用いて全加算回路を形成し、ト
ランジスタの数が通常の１／３に、ゲート遅れが従来技
術の１／３に低下した。
トンネリングバリア酸化物の開口は、標準的シリコン／
酸化物材料システムに、共鳴トンネリング構造を与える
という利点を有する。更に、トランジスタや回路におい
て、共鳴トンネリング構造は、単位領域当たり形成され
るロジックまたはメモリの量を増大させる利点を有す
る。例えば、従来のバイポーラトランジスタで、エミッ
タが共鳴トンネリング素子から成る共鳴トンネリングバ
イポーラトランジスタを用いて全加算回路を形成し、ト
ランジスタの数が通常の１／３に、ゲート遅れが従来技
術の１／３に低下した。
【００３２】以上の説明に関して更に以下の項を開示す
る。 （１） （ａ）第１端子、第２端子、および量子井戸と、（ｂ）
第１および第２トンネリングバリアと、から成り、前記
第１トンネリングバリアは前記第１端子から前記量子井
戸を分離し、前記第２トンネリングバリアは前記第２端
子から前記量子井戸を分離し、前記第１トンネリングバ
リアは前記第１端子および前記量子井戸の少なくとも一
方と同一物質で、前記量子井戸と前記第１端子との双方
に接する領域を含むことを特徴とする共鳴トンネリング
ダイオード。 （２） 請求項１において、（ａ）前記第１端子、前記第２端
子、および前記量子井戸は、シリコンで形成され、
（ｂ）前記第１トンネリングバリアおよび前記第２トン
ネリングバリアはシリコンと酸化物との化合物（ｃｏｍ
ｐｏｕｎｄ）を含むことを特徴とする前記ダイオード。 （３） 請求項１において、（ａ）前記領域は格子パターンを有
することを特徴とする前記ダイオード。 （４） 請求項２において、（ａ）前記化合物は二酸化シリコン
であることを特徴とする前記ダイオード。
る。 （１） （ａ）第１端子、第２端子、および量子井戸と、（ｂ）
第１および第２トンネリングバリアと、から成り、前記
第１トンネリングバリアは前記第１端子から前記量子井
戸を分離し、前記第２トンネリングバリアは前記第２端
子から前記量子井戸を分離し、前記第１トンネリングバ
リアは前記第１端子および前記量子井戸の少なくとも一
方と同一物質で、前記量子井戸と前記第１端子との双方
に接する領域を含むことを特徴とする共鳴トンネリング
ダイオード。 （２） 請求項１において、（ａ）前記第１端子、前記第２端
子、および前記量子井戸は、シリコンで形成され、
（ｂ）前記第１トンネリングバリアおよび前記第２トン
ネリングバリアはシリコンと酸化物との化合物（ｃｏｍ
ｐｏｕｎｄ）を含むことを特徴とする前記ダイオード。 （３） 請求項１において、（ａ）前記領域は格子パターンを有
することを特徴とする前記ダイオード。 （４） 請求項２において、（ａ）前記化合物は二酸化シリコン
であることを特徴とする前記ダイオード。
【００３３】（５） （ａ）シリコンを基材としたトランジスタと、（ｂ）ア
モルファスシリコン−酸素化合物を含む複数のトンネリ
ングバリアを有するシリコン共鳴トンネリングダイオー
ドと、から成り、前記ダイオードが前記トランジスタに
結合されていることを特徴とする集積回路。 （６） 請求項５において、（ａ）前記トンネリングバリアは各
々、前記トンネリングバリアの一方の両側上のシリコン
領域に接する、シリコン領域を含むことを特徴とする、
前記集積回路。 （７） 請求項６において、（ａ）前記シリコン領域は、格子パ
ターンを有することを特徴とする前記集積回路。 （８） 請求項５において、（ａ）前記シリコン−酸素化合物
は、二酸化シリコンであることを特徴とする前記集積回
路。 （９） 請求項５において、（ａ）前記トランジスタは、絶縁ゲ
ート電界効果トランジスタであることを特徴とする前記
集積回路。 （１０） トンネリングバリアを製造する方法であって、（ａ）導
電物質上にトンネリングバリア化合物層を形成するステ
ップと、（ｂ）前記層に少なくとも１つの開口を形成す
るステップと、（ｃ）前記開口を通じて前記層上に前記
物質を拡張させるステップと、から成ることを特徴とす
る前記方法。
モルファスシリコン−酸素化合物を含む複数のトンネリ
ングバリアを有するシリコン共鳴トンネリングダイオー
ドと、から成り、前記ダイオードが前記トランジスタに
結合されていることを特徴とする集積回路。 （６） 請求項５において、（ａ）前記トンネリングバリアは各
々、前記トンネリングバリアの一方の両側上のシリコン
領域に接する、シリコン領域を含むことを特徴とする、
前記集積回路。 （７） 請求項６において、（ａ）前記シリコン領域は、格子パ
ターンを有することを特徴とする前記集積回路。 （８） 請求項５において、（ａ）前記シリコン−酸素化合物
は、二酸化シリコンであることを特徴とする前記集積回
路。 （９） 請求項５において、（ａ）前記トランジスタは、絶縁ゲ
ート電界効果トランジスタであることを特徴とする前記
集積回路。 （１０） トンネリングバリアを製造する方法であって、（ａ）導
電物質上にトンネリングバリア化合物層を形成するステ
ップと、（ｂ）前記層に少なくとも１つの開口を形成す
るステップと、（ｃ）前記開口を通じて前記層上に前記
物質を拡張させるステップと、から成ることを特徴とす
る前記方法。
【００３４】（１１） 請求項１０において、（ａ）前記導電物質はシリコンで
あり、（ｂ）前記トンネリングバリア化合物は、シリコ
ン−酸素化合物であることを特徴とする前記方法。 （１２） 請求項１０において、更に、（ａ）前記開口を通じ前記
層上に拡張した前記物質上に、トンネリングバリア化合
物層を形成するステップと、（ｂ）前記第２層に少なく
とも１つの第２開口を形成するステップと、（ｃ）前記
物質を、前記開口を通じて前記第２層上に拡張させるス
テップと、を含み、これにより共鳴トンネリングダイオ
ードを形成することを特徴とする前記方法。 （１３） 請求項１２において、更に、（ａ）前記導電物質および
前記層および第２層の一部を除去し、少なくとも１つの
メサ型共鳴トンネリングダイオードを形成するステップ
を含むことを特徴とする前記方法。 （１４） 請求項１２において、更に、（ａ）前記導電物質および
前記層および第２層の一部を不活性化し、少なくとも１
つの絶縁物で分離された共鳴トンネリングダイオードを
形成するステップを含むことを特徴とする前記方法。
あり、（ｂ）前記トンネリングバリア化合物は、シリコ
ン−酸素化合物であることを特徴とする前記方法。 （１２） 請求項１０において、更に、（ａ）前記開口を通じ前記
層上に拡張した前記物質上に、トンネリングバリア化合
物層を形成するステップと、（ｂ）前記第２層に少なく
とも１つの第２開口を形成するステップと、（ｃ）前記
物質を、前記開口を通じて前記第２層上に拡張させるス
テップと、を含み、これにより共鳴トンネリングダイオ
ードを形成することを特徴とする前記方法。 （１３） 請求項１２において、更に、（ａ）前記導電物質および
前記層および第２層の一部を除去し、少なくとも１つの
メサ型共鳴トンネリングダイオードを形成するステップ
を含むことを特徴とする前記方法。 （１４） 請求項１２において、更に、（ａ）前記導電物質および
前記層および第２層の一部を不活性化し、少なくとも１
つの絶縁物で分離された共鳴トンネリングダイオードを
形成するステップを含むことを特徴とする前記方法。
【００３５】（１５） シリコンの量子井戸４０６と、シリコン酸化物のトンネ
リングバリア４０４，４０８とから成る共鳴トンネリン
グダイオード４００。前記トンネリングバリアは、電子
波束の拡散（ｅｌｅｃｔｒｏｎ ｗａｖｅ ｐａｃｋｅ
ｔ ｓｐｒｅａｄ）よりも小さいサイズの開口４３０を
有し、トンネリングバリアの高さに影響を及ぼすことな
く、ダイオード全体にわたって結晶の整合を保証する。
リングバリア４０４，４０８とから成る共鳴トンネリン
グダイオード４００。前記トンネリングバリアは、電子
波束の拡散（ｅｌｅｃｔｒｏｎ ｗａｖｅ ｐａｃｋｅ
ｔ ｓｐｒｅａｄ）よりも小さいサイズの開口４３０を
有し、トンネリングバリアの高さに影響を及ぼすことな
く、ダイオード全体にわたって結晶の整合を保証する。
【図面の簡単な説明】
【図１】公知の共鳴トンネリングダイオードのバンド
図。
図。
【図２】電流−電圧特性を示す図。
【図３】公知の共鳴トンネリングダイオードのバンド
図。
図。
【図４】ａは第１実施例によるダイオードの断面図。ｂ
〜ｄは第１実施例によるダイオードの平面図。
〜ｄは第１実施例によるダイオードの平面図。
【図５】種々のバイアスをかけた場合の第１好適実施例
のダイオードのバンド図。
のダイオードのバンド図。
【図６】第１好適実施例のダイオードの製造ステップを
示す図。
示す図。
【図７】他の好適実施例によるダイオードを示す図。
【図８】他の好適実施例によるダイオードを示す図。
【図９】メモリセルに応用した好適実施例のダイオード
を示す図。
を示す図。
【図１０】メモリセルに応用した好適実施例のダイオー
ドを示す図。
ドを示す図。
【図１１】メモリセルに応用した好適実施例のダイオー
ドを示す図。
ドを示す図。
【符号の説明】 ４００ 共鳴トンネリングダイオード ４０２ シリコンアノード ４０４ 二酸化シリコントンネリングバリア ４０６ シリコン量子井戸 ４０８ 酸化物トンネリングバリア ４１０ シリコンカソード ４２２ アノード金属接点 ４２０ カソード金属接点 ４３０ 格子状開口
Claims (2)
- 【請求項１】（ａ）第１端子、第２端子、および量子井
戸と、（ｂ）第１および第２トンネリングバリアと、か
ら成り、前記第１トンネリングバリアは前記第１端子か
ら前記量子井戸を分離し、前記第２トンネリングバリア
は前記第２端子から前記量子井戸を分離し、前記第１ト
ンネリングバリアは前記第１端子および前記量子井戸の
少なくとも一方と同一物質で、前記量子井戸と前記第１
端子との双方に接する領域を含むことを特徴とする共鳴
トンネリングダイオード。 - 【請求項２】トンネリングバリアを製造する方法であっ
て、 （ａ）導電物質上にトンネリングバリア化合物層を形成
するステップと、 （ｂ）前記層に少なくとも１つの開口を形成するステッ
プと、 （ｃ）前記開口を通じて前記層上に前記物質を拡張させ
るステップと、から成ることを特徴とする前記方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/145,267 US5796119A (en) | 1993-10-29 | 1993-10-29 | Silicon resonant tunneling |
| US145267 | 1993-10-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0818029A true JPH0818029A (ja) | 1996-01-19 |
Family
ID=22512324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6302616A Pending JPH0818029A (ja) | 1993-10-29 | 1994-10-31 | 共鳴トンネリング素子およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5796119A (ja) |
| EP (1) | EP0651447B1 (ja) |
| JP (1) | JPH0818029A (ja) |
| KR (1) | KR950012750A (ja) |
| DE (1) | DE69404601T2 (ja) |
Families Citing this family (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2749977B1 (fr) * | 1996-06-14 | 1998-10-09 | Commissariat Energie Atomique | Transistor mos a puits quantique et procedes de fabrication de celui-ci |
| KR100419253B1 (ko) * | 2000-11-24 | 2004-02-19 | 엘지전자 주식회사 | 이 쓰리 데이터 프레임 펄스 위치 검출 장치 |
| US6967347B2 (en) * | 2001-05-21 | 2005-11-22 | The Regents Of The University Of Colorado | Terahertz interconnect system and applications |
| US6534784B2 (en) * | 2001-05-21 | 2003-03-18 | The Regents Of The University Of Colorado | Metal-oxide electron tunneling device for solar energy conversion |
| US7173275B2 (en) * | 2001-05-21 | 2007-02-06 | Regents Of The University Of Colorado | Thin-film transistors based on tunneling structures and applications |
| US7388276B2 (en) * | 2001-05-21 | 2008-06-17 | The Regents Of The University Of Colorado | Metal-insulator varactor devices |
| US7126151B2 (en) * | 2001-05-21 | 2006-10-24 | The Regents Of The University Of Colorado, A Body Corporate | Interconnected high speed electron tunneling devices |
| US6563185B2 (en) * | 2001-05-21 | 2003-05-13 | The Regents Of The University Of Colorado | High speed electron tunneling device and applications |
| US6979580B2 (en) * | 2002-12-09 | 2005-12-27 | Progressant Technologies, Inc. | Process for controlling performance characteristics of a negative differential resistance (NDR) device |
| US6830964B1 (en) * | 2003-06-26 | 2004-12-14 | Rj Mears, Llc | Method for making semiconductor device including band-engineered superlattice |
| FR2876498B1 (fr) | 2004-10-12 | 2008-03-14 | Commissariat Energie Atomique | Procede de realisation d'heterostructures resonnantes a transport planaire |
| EP1935028B1 (en) | 2005-09-12 | 2019-11-13 | Nissan Motor Company Limited | Semiconductor device and method of manufacturing the same |
| US7777290B2 (en) * | 2006-06-13 | 2010-08-17 | Wisconsin Alumni Research Foundation | PIN diodes for photodetection and high-speed, high-resolution image sensing |
| WO2012037474A1 (en) | 2010-09-17 | 2012-03-22 | The Governors Of The University Of Alberta | Two-and three-terminal molecular electronic devices with ballistic electron transport |
| US10109342B2 (en) | 2016-05-11 | 2018-10-23 | Atomera Incorporated | Dram architecture to reduce row activation circuitry power and peripheral leakage and related methods |
| US10170604B2 (en) | 2016-08-08 | 2019-01-01 | Atomera Incorporated | Method for making a semiconductor device including a resonant tunneling diode with electron mean free path control layers |
| US10107854B2 (en) | 2016-08-17 | 2018-10-23 | Atomera Incorporated | Semiconductor device including threshold voltage measurement circuitry |
| US10410880B2 (en) | 2017-05-16 | 2019-09-10 | Atomera Incorporated | Semiconductor device including a superlattice as a gettering layer |
| EP3639299A1 (en) | 2017-06-13 | 2020-04-22 | Atomera Incorporated | Semiconductor device with recessed channel array transistor (rcat) including a superlattice and associated methods |
| US10109479B1 (en) | 2017-07-31 | 2018-10-23 | Atomera Incorporated | Method of making a semiconductor device with a buried insulating layer formed by annealing a superlattice |
| TWI712172B (zh) | 2017-08-18 | 2020-12-01 | 美商安托梅拉公司 | 包含與超晶格-sti界面相鄰的非單晶縱樑的半導體元件及其方法 |
| US10396223B2 (en) | 2017-12-15 | 2019-08-27 | Atomera Incorporated | Method for making CMOS image sensor with buried superlattice layer to reduce crosstalk |
| US10304881B1 (en) | 2017-12-15 | 2019-05-28 | Atomera Incorporated | CMOS image sensor with buried superlattice layer to reduce crosstalk |
| US10461118B2 (en) | 2017-12-15 | 2019-10-29 | Atomera Incorporated | Method for making CMOS image sensor including photodiodes with overlying superlattices to reduce crosstalk |
| US10608043B2 (en) | 2017-12-15 | 2020-03-31 | Atomera Incorporation | Method for making CMOS image sensor including stacked semiconductor chips and readout circuitry including a superlattice |
| US10615209B2 (en) | 2017-12-15 | 2020-04-07 | Atomera Incorporated | CMOS image sensor including stacked semiconductor chips and readout circuitry including a superlattice |
| US10355151B2 (en) | 2017-12-15 | 2019-07-16 | Atomera Incorporated | CMOS image sensor including photodiodes with overlying superlattices to reduce crosstalk |
| US10361243B2 (en) | 2017-12-15 | 2019-07-23 | Atomera Incorporated | Method for making CMOS image sensor including superlattice to enhance infrared light absorption |
| US10367028B2 (en) | 2017-12-15 | 2019-07-30 | Atomera Incorporated | CMOS image sensor including stacked semiconductor chips and image processing circuitry including a superlattice |
| US10529768B2 (en) | 2017-12-15 | 2020-01-07 | Atomera Incorporated | Method for making CMOS image sensor including pixels with read circuitry having a superlattice |
| US10608027B2 (en) | 2017-12-15 | 2020-03-31 | Atomera Incorporated | Method for making CMOS image sensor including stacked semiconductor chips and image processing circuitry including a superlattice |
| US10529757B2 (en) | 2017-12-15 | 2020-01-07 | Atomera Incorporated | CMOS image sensor including pixels with read circuitry having a superlattice |
| US10276625B1 (en) | 2017-12-15 | 2019-04-30 | Atomera Incorporated | CMOS image sensor including superlattice to enhance infrared light absorption |
| US10879356B2 (en) | 2018-03-08 | 2020-12-29 | Atomera Incorporated | Method for making a semiconductor device including enhanced contact structures having a superlattice |
| US10727049B2 (en) | 2018-03-09 | 2020-07-28 | Atomera Incorporated | Method for making a semiconductor device including compound semiconductor materials and an impurity and point defect blocking superlattice |
| US10468245B2 (en) | 2018-03-09 | 2019-11-05 | Atomera Incorporated | Semiconductor device including compound semiconductor materials and an impurity and point defect blocking superlattice |
| US10884185B2 (en) | 2018-04-12 | 2021-01-05 | Atomera Incorporated | Semiconductor device including vertically integrated optical and electronic devices and comprising a superlattice |
| US11664459B2 (en) | 2018-04-12 | 2023-05-30 | Atomera Incorporated | Method for making an inverted T channel field effect transistor (ITFET) including a superlattice |
| US10566191B1 (en) | 2018-08-30 | 2020-02-18 | Atomera Incorporated | Semiconductor device including superlattice structures with reduced defect densities |
| US10811498B2 (en) | 2018-08-30 | 2020-10-20 | Atomera Incorporated | Method for making superlattice structures with reduced defect densities |
| US10580867B1 (en) | 2018-11-16 | 2020-03-03 | Atomera Incorporated | FINFET including source and drain regions with dopant diffusion blocking superlattice layers to reduce contact resistance |
| US10840335B2 (en) | 2018-11-16 | 2020-11-17 | Atomera Incorporated | Method for making semiconductor device including body contact dopant diffusion blocking superlattice to reduce contact resistance |
| US10840337B2 (en) | 2018-11-16 | 2020-11-17 | Atomera Incorporated | Method for making a FINFET having reduced contact resistance |
| US10840336B2 (en) | 2018-11-16 | 2020-11-17 | Atomera Incorporated | Semiconductor device with metal-semiconductor contacts including oxygen insertion layer to constrain dopants and related methods |
| US10593761B1 (en) | 2018-11-16 | 2020-03-17 | Atomera Incorporated | Method for making a semiconductor device having reduced contact resistance |
| US10818755B2 (en) | 2018-11-16 | 2020-10-27 | Atomera Incorporated | Method for making semiconductor device including source/drain dopant diffusion blocking superlattices to reduce contact resistance |
| US10847618B2 (en) | 2018-11-16 | 2020-11-24 | Atomera Incorporated | Semiconductor device including body contact dopant diffusion blocking superlattice having reduced contact resistance |
| US10580866B1 (en) | 2018-11-16 | 2020-03-03 | Atomera Incorporated | Semiconductor device including source/drain dopant diffusion blocking superlattices to reduce contact resistance |
| US10854717B2 (en) | 2018-11-16 | 2020-12-01 | Atomera Incorporated | Method for making a FINFET including source and drain dopant diffusion blocking superlattices to reduce contact resistance |
| US11094818B2 (en) | 2019-04-23 | 2021-08-17 | Atomera Incorporated | Method for making a semiconductor device including a superlattice and an asymmetric channel and related methods |
| US10937888B2 (en) | 2019-07-17 | 2021-03-02 | Atomera Incorporated | Method for making a varactor with a hyper-abrupt junction region including spaced-apart superlattices |
| US10825901B1 (en) | 2019-07-17 | 2020-11-03 | Atomera Incorporated | Semiconductor devices including hyper-abrupt junction region including a superlattice |
| US10825902B1 (en) | 2019-07-17 | 2020-11-03 | Atomera Incorporated | Varactor with hyper-abrupt junction region including spaced-apart superlattices |
| US10840388B1 (en) | 2019-07-17 | 2020-11-17 | Atomera Incorporated | Varactor with hyper-abrupt junction region including a superlattice |
| US10868120B1 (en) | 2019-07-17 | 2020-12-15 | Atomera Incorporated | Method for making a varactor with hyper-abrupt junction region including a superlattice |
| US10879357B1 (en) | 2019-07-17 | 2020-12-29 | Atomera Incorporated | Method for making a semiconductor device having a hyper-abrupt junction region including a superlattice |
| US11183565B2 (en) | 2019-07-17 | 2021-11-23 | Atomera Incorporated | Semiconductor devices including hyper-abrupt junction region including spaced-apart superlattices and related methods |
| US10937868B2 (en) | 2019-07-17 | 2021-03-02 | Atomera Incorporated | Method for making semiconductor devices with hyper-abrupt junction region including spaced-apart superlattices |
| US11437486B2 (en) | 2020-01-14 | 2022-09-06 | Atomera Incorporated | Methods for making bipolar junction transistors including emitter-base and base-collector superlattices |
| US11302823B2 (en) | 2020-02-26 | 2022-04-12 | Atomera Incorporated | Method for making semiconductor device including a superlattice with different non-semiconductor material monolayers |
| US11177351B2 (en) | 2020-02-26 | 2021-11-16 | Atomera Incorporated | Semiconductor device including a superlattice with different non-semiconductor material monolayers |
| US11075078B1 (en) | 2020-03-06 | 2021-07-27 | Atomera Incorporated | Method for making a semiconductor device including a superlattice within a recessed etch |
| US11133384B1 (en) * | 2020-04-19 | 2021-09-28 | Koucheng Wu | Quantum wire resonant tunneling transistor |
| US11469302B2 (en) | 2020-06-11 | 2022-10-11 | Atomera Incorporated | Semiconductor device including a superlattice and providing reduced gate leakage |
| US11569368B2 (en) | 2020-06-11 | 2023-01-31 | Atomera Incorporated | Method for making semiconductor device including a superlattice and providing reduced gate leakage |
| CN115868004A (zh) | 2020-07-02 | 2023-03-28 | 阿托梅拉公司 | 使用具有不同非半导体热稳定性的超晶格制造半导体器件的方法 |
| US11837634B2 (en) | 2020-07-02 | 2023-12-05 | Atomera Incorporated | Semiconductor device including superlattice with oxygen and carbon monolayers |
| WO2022187462A1 (en) | 2021-03-03 | 2022-09-09 | Atomera Incorporated | Radio frequency (rf) semiconductor devices including a ground plane layer having a superlattice and associated methods |
| US11810784B2 (en) | 2021-04-21 | 2023-11-07 | Atomera Incorporated | Method for making semiconductor device including a superlattice and enriched silicon 28 epitaxial layer |
| US11923418B2 (en) | 2021-04-21 | 2024-03-05 | Atomera Incorporated | Semiconductor device including a superlattice and enriched silicon 28 epitaxial layer |
| EP4331016A1 (en) | 2021-05-18 | 2024-03-06 | Atomera Incorporated | Semiconductor device including a superlattice providing metal work function tuning and associated methods |
| US11728385B2 (en) | 2021-05-26 | 2023-08-15 | Atomera Incorporated | Semiconductor device including superlattice with O18 enriched monolayers |
| US11682712B2 (en) | 2021-05-26 | 2023-06-20 | Atomera Incorporated | Method for making semiconductor device including superlattice with O18 enriched monolayers |
| US11631584B1 (en) | 2021-10-28 | 2023-04-18 | Atomera Incorporated | Method for making semiconductor device with selective etching of superlattice to define etch stop layer |
| US11721546B2 (en) | 2021-10-28 | 2023-08-08 | Atomera Incorporated | Method for making semiconductor device with selective etching of superlattice to accumulate non-semiconductor atoms |
| KR20250008088A (ko) | 2022-05-04 | 2025-01-14 | 아토메라 인코포레이티드 | 전력 소비가 감소된 dram 감지 증폭기 아키텍처 및 관련 방법들 |
| US20240072096A1 (en) | 2022-08-23 | 2024-02-29 | Atomera Incorporated | Method for making image sensor devices including a superlattice |
| CN120883320A (zh) | 2023-03-14 | 2025-10-31 | 阿托梅拉公司 | 制造包括超晶格的射频绝缘体上硅（rfsoi）晶片的方法 |
| CN121176165A (zh) | 2023-03-24 | 2025-12-19 | 阿托梅拉公司 | 具有包括超晶格的齐平源极/漏极掺杂剂阻挡结构的纳米结构晶体管和相关方法 |
| EP4670474A1 (en) | 2023-05-08 | 2025-12-31 | Atomera Incorporated | DMOS DEVICES COMPRISING A SUPER-GRID AND A FIELD PLATE FOR DRIFT REGION DIFFUSION AND ASSOCIATED PROCESSES |
| EP4714233A1 (en) | 2023-07-03 | 2026-03-25 | Atomera Incorporated | Memory device including a superlattice gettering layer and associated methods |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61198903A (ja) * | 1985-02-28 | 1986-09-03 | Tokyo Inst Of Technol | 電子増幅素子 |
| DE3604260A1 (de) * | 1986-02-11 | 1987-08-13 | Max Planck Gesellschaft | Fluessigkeitsepitaxieverfahren |
| JPS63124462A (ja) * | 1986-11-14 | 1988-05-27 | Hitachi Ltd | 半導体装置 |
| FR2629636B1 (fr) * | 1988-04-05 | 1990-11-16 | Thomson Csf | Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant |
| US5229623A (en) * | 1988-10-21 | 1993-07-20 | Hitachi, Ltd. | Electric circuit using multiple differential negative resistance elements, semiconductor device and neuro chip using the same |
| JPH03262161A (ja) * | 1990-03-12 | 1991-11-21 | Oki Electric Ind Co Ltd | 共鳴トンネルトランジスタ |
| JPH04335538A (ja) * | 1991-05-10 | 1992-11-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5234848A (en) * | 1991-11-05 | 1993-08-10 | Texas Instruments Incorporated | Method for fabricating lateral resonant tunneling transistor with heterojunction barriers |
| US5216262A (en) * | 1992-03-02 | 1993-06-01 | Raphael Tsu | Quantum well structures useful for semiconductor devices |
-
1993
- 1993-10-29 US US08/145,267 patent/US5796119A/en not_active Expired - Lifetime
-
1994
- 1994-10-25 EP EP94116816A patent/EP0651447B1/en not_active Expired - Lifetime
- 1994-10-25 DE DE69404601T patent/DE69404601T2/de not_active Expired - Lifetime
- 1994-10-28 KR KR1019940027852A patent/KR950012750A/ko not_active Withdrawn
- 1994-10-31 JP JP6302616A patent/JPH0818029A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0651447B1 (en) | 1997-07-30 |
| DE69404601D1 (de) | 1997-09-04 |
| US5796119A (en) | 1998-08-18 |
| EP0651447A1 (en) | 1995-05-03 |
| KR950012750A (ko) | 1995-05-16 |
| DE69404601T2 (de) | 1998-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0818029A (ja) | 共鳴トンネリング素子およびその製造方法 | |
| US5606177A (en) | Silicon oxide resonant tunneling diode structure | |
| US5466949A (en) | Silicon oxide germanium resonant tunneling | |
| US5422305A (en) | Method of forming implanted silicon resonant tunneling barriers | |
| US6376337B1 (en) | Epitaxial SiOx barrier/insulation layer | |
| US6218677B1 (en) | III-V nitride resonant tunneling | |
| JP3753605B2 (ja) | 太陽電池およびその製造方法 | |
| US4849799A (en) | Resonant tunneling transistor | |
| US6139483A (en) | Method of forming lateral resonant tunneling devices | |
| US7736919B2 (en) | Method of producing a light-emitting diode comprising a nanostructured PN junction and diode thus obtained | |
| JPH0766366A (ja) | 半導体積層構造体およびそれを用いた半導体装置 | |
| WO1991006982A1 (en) | Passivated polycrystalline semiconductors and quantum well/superlattice structures fabricated thereof | |
| US5723872A (en) | Mixed barrier resonant tunneling | |
| JP3708114B2 (ja) | バリスティック半導体素子 | |
| US20020185642A1 (en) | Semiconductor device and method of manufacturing the same | |
| US5059545A (en) | Three terminal tunneling device and method | |
| US4785340A (en) | Semiconductor device having doping multilayer structure | |
| US5679962A (en) | Semiconductor device and a single electron device | |
| US5338942A (en) | Semiconductor projections having layers with different lattice constants | |
| EP0216155A2 (en) | Three-terminal tunnelling device | |
| JPH0846222A (ja) | 注入シリコン共鳴トンネリングダイオードおよびその製造方法 | |
| EP0697741A1 (en) | Resonant tunneling devices | |
| EP1410427A1 (en) | Epitaxial sio x? barrier/insulation layer---------------------- | |
| JP2803555B2 (ja) | 極微細トンネル障壁の作製方法 | |
| JP4701375B2 (ja) | 結晶成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051021 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060407 |