JPH08181580A - クロック切替え回路 - Google Patents

Abstract

(57)【要約】 【目的】 クロックの入力状態を監視して出力クロック
を選択するクロック切替え回路において、選択している
クロック信号に異常が発生した場合、入力異常検出のた
めのクロックの立ち上がりまたは立ち下がりを監視する
任意に設定した時間内の出力クロックが断状態となって
しまうことを防ぐ。 【構成】 入力監視部１，２からクロック選択部９の間
に共振部３，４およびクロック生成部５，６を設けて、
入力監視部１，２の異常判定にかかる時間より長くクロ
ック信号を保持させることにより、異常発生時から選択
判定部８で切替え判定が行われるまでの間に発生した出
力クロック信号の断状態を防ぐ。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はクロック切替え回路に関
し、特に現用系と予備系との各クロック信号の入力断状
態を判別して正常クロック信号を選択して導出するクロ
ック切替え回路に関するものである。

【０００２】

【従来の技術】従来のこの種のクロック切替え回路の例
を図３に示す。図３において、１系入力監視部１は、１
系入力クロック信号１０１の入力状態を、任意に設定さ
れた時間Ｔ（入力クロック周波数の１サイクルより長い
時間）内にクロックの立上りまたは立下りが無いことに
よって入力異常（入力断）を検出して検出信号１０３を
生成するものである。２系入力監視部２も２系入力クロ
ック信号１０２の入力断状態を同様に検出して検出信号
１０４を生成する。

【０００３】これ等入力監視部１，２は入力クロック１
０１，１０２の各立上りまたは各立下りによりトリガさ
れるリトリガラブル（再トリガ可能な）単安定マルチバ
イブレータ回路により実現され、上述の時間Ｔがこの単
安定マルチバイブレータ回路の時定数により決定され
る。

【０００４】ＮＯＲ回路７は１系クロック１０１と２系
クロック１０２とからクロック選択部９における切替え
タイミングを決定するタイミング信号１０９を生成する
ものであり、選択判定部８は検出信号１０３，１０４に
基づき切替えタイミング信号１０９に同期して選択信号
１１０を生成するものである。

【０００５】クロック選択部９はこの選択信号１１０に
同期して１系クロック信号１０１と２系クロック信号と
の一方を切替えて導出し出力クロック信号１１１を生成
するものである。

【０００６】図４は図３の回路の各部信号の波形例を示
しており、現在選択されている１系クロック信号１０１
の入力状態が異常となり断となったとき、所定時間Ｔ経
過後に１系入力監視部１から生成される検出信号１０３
に応答して、その直後の正常クロック信号１０２の立下
りに同期したタイミング（ＮＯＲ出力）１０９で、この
正常クロック信号１０２に切替えられるようになってい
る。

【０００７】この図３の回路では、クロック選択部９に
おいて入力クロック信号を直接切替えて出力するように
なっているので、クロック切替え時には、少くとも時間
Ｔ（入力監視部１，２の時定数に相当）の間、出力クロ
ックが無い状態が生ずる。

【０００８】そこで、特開昭６３−２８７２０６号公報
には図５，７の各回路が開示されている。先ず、図５の
回路を参照すると、現用系および予備系クロック信号
Ａ，Ｂはそれぞれ入力端子１０１，１０２から入力さ
れ、入力監視回路１，２においてそれぞれ現用系、予備
系クロック信号Ａ，Ｂ中の断の有無が監視される。入力
監視回路１，２は例えばＲＣ単安定マルチバイブレータ
で構成され、抵抗とコンデンサとにより設定される時定
数に応じた時間幅の断を検出すると、断検出信号Ｃ，Ｄ
をそれぞれ送出する。この例では、断検出信号Ｃ，Ｄは
断検出時にローレベルとなる信号としてある。

【０００９】断検出信号Ｃ，Ｄは切替信号生成回路８に
入力され、ここである一定のアルゴリズムに従って切替
信号Ｅが生成される。この例ではインバータ８１および
ナンドゲート８２を用いることにより、現用系クロック
信号Ａに断が出され、かつ予備系クロック信号Ｂに断が
検出されないときにのみ、切替信号Ｅがローレベルとな
る様にしている。

【００１０】一方、現用系クロック信号Ａおよび予備系
クロック信号Ｂは選択回路９に入力され、選択信号Ｅが
ハイレベルの時には現用系を、ローレベルの時には予備
系を選択して、選択されたクロック信号ＦがＬＣ共振回
路１４へ送出される。

【００１１】ＬＣ共振回路１４はクロック信号Ｆの周波
数ｆｏに同調されているので、クロック信号Ｆにより励
振されて周波数ｆｏの正弦波信号Ｇを出力する。正弦波
信号ＧはＳＩＮ／ＴＴＬ変換回路１５において、ＴＴＬ
レベルのクロック信号Ｈに再生変換され、出力端子１１
１から送出される。

【００１２】次に、現用系クロック信号Ａが断となり、
予備系へ切替わる時の動作を説明する。ただし、ここで
は後に述べる問題点が生じない様に、現用系クロック信
号Ａと予備系クロック信号Ｂは位相が一致しているもの
とする。

【００１３】図６に系の切替が生じる時の回路各部の信
号Ａ〜Ｈの波形図を示す。入力監視回路１が入力クロッ
ク信号で５タイムスロット分の入力断で断検出をするも
のとすと、切替信号生成回路８の出力Ｅも図６に示すよ
うにタイムスロット後ローレベルとなり、現用系クロッ
ク信号Ａが断を起こしてから５タイムスロット後に予備
系クロック信号Ｂに切替わり、選択回路９からは５タイ
ムスロット分だけ断となるクロック信号Ｆが出力され
る。この５タイムスロット分の瞬断を補償するために、
クロック信号ＦはＬＣ共振回路１４に入力される。

【００１４】ＬＣ共振回路１４はクロック信号Ｆの周波
数ｆｏに同調しているので、クロック信号Ｆに５タイム
スロット分の断が生じても、図６に示す様に、振幅が次
第に減衰はするが、周波数ｆｏの正弦波信号Ｇを出力し
続け、５タイムスロット後に再びクロック信号Ｆが入力
されると、正弦波信号Ｇの振幅は元の大きさに回復す
る。このため、クロック信号Ｆの断期間中に正弦波信号
Ｇが減衰により消滅しない限りは、正弦波信号Ｇにクロ
ック再生回路１５によるレベル変換を施すことで、連続
した出力クロック信号Ｈを再生することができる。

【００１５】以上は現用系クロック信号Ａと予備系クロ
ック信号Ｂの位相が一致している場合の動作説明である
が、現用系と予備系の各クロック信号Ａ，Ｂ間にπの位
相差がある場合には、５タイムスロットの瞬断後にＬＣ
共振回路１４に入力されるクロック信号Ｆは切替前に入
力されていたクロック信号Ａに対して位相が反転してい
るため、切替前の正弦波信号Ｇを減衰させ、切替前の正
弦波信号Ｇに対して位相の反転した正弦波信号Ｇを生成
する様に作用する。このため、正弦波信号Ｇは切替後に
振幅が零のレベルまで減衰したのち、新らたに位相の反
転した正弦波信号が切替後のクロック信号によって励振
される。

【００１６】よって現用系クロック信号Ａと予備系クロ
ック信号Ｂとの間に位相差（π）が生じると、正弦波信
号Ｇが切替え後のクロック信号により減衰し、切替え前
後でパルスが抜けた状態となる。

【００１７】そこで、同公報においては、図７に示す如
き回路が提案されている。図７において図５と同等部分
は同一符号により示しており、現用系クロック信号Ａ及
び予備系クロック信号Ｂの周波数ｆ０を夫々２倍する周
波数逓倍回路１６，１７を設け、これ等各出力Ｃ，Ｄを
クロック選択部９にて選択し、この選択出力Ｆを２ｆｏ
に同調する共振回路１１へ入力している。

【００１８】そして、この共振出力Ｇを第１のクロック
再生回路１２に２クロック信号Ｈに再生し、２分周回路
１３にて２分周を行いｆｏの周波数を有するクロック信
号Ｉを再生する。このクロック信号Ｉをｆｏに同調する
第２の共振回路１４へ入力し、この共振出力Ｊを第２の
クロック再生回路１５へ入力して目的とするクロック信
号Ｋを出力端子１１１より得るものである。

【００１９】周波数逓倍回路１６，１７により周波数逓
倍して得られた現用系及び予備系のクロック信号の位相
差がπ近傍にあって、第１のクロック信号再生回路１２
からは系切替えの前後において数タイムスロック（クロ
ックパルスの数周期）に亘る断が生じるが、このクロッ
ク信号を分周回路１３で分周するので、この断の幅が小
となり、よって、この分周後のクロックパルスを第２の
共振回路１４へ入力して第２のクロック再生回路１５で
パルス再生をすれば、パルス抜けのない連続したクロッ
クパルスを得ることができるものである。

【００２０】

【発明が解決しようとする課題】この従来の図７に示す
回路では、周波数逓倍回路１６，１７を現用系及び予備
系に夫々設ける必要があり、またクロック選択部９の出
力に２ｆｏとｆｏとの共振周波数を有する２つの共振回
路を設け、更に、第１及び第２のクロック再生回路１
２，１５を設ける必要があって回路構成が複雑化して小
型化、低コスト化にはならないという問題がある。

【００２１】更に、クロック選択部９の出力において、
現用系及び予備系に共通に共振回路を設ける構成である
ために、入力監視部１及び２の監視時定数は同一に設定
する必要があり、現用系、予備系のクロック信号Ａ，Ｂ
の位相差が大きい場合には、各入力監視部１，２の断検
出のために時定数はこの位相差に応じて所望に調整する
ことが必要であるが、共振回路１１が共通であるため
に、当該時定数を個々に独立して調整することができ
ず、また、共振回路１１の共振の尖鋭度を示すＱも現用
系及び予備系に対して当然共通となっているので、この
共振回路の共振数も両系で同一となり、両系クロックの
位相差によってはクロック断が生じ、完全なクロック断
を防止することはできないという欠点がある。

【００２２】本発明の目的は、現用系及び予備系の各ク
ロック信号の位相状態に応じて回路の特性を調整自在と
してクロック断を生じることのない極めて簡単な構成の
クロック切替え回路を提供することである。

【００２３】

【課題を解決するための手段】本発明によるクロック切
替え回路は、第１系及び第２系クロック信号の各々が所
定時間内に夫々検出されなかったときに断検出信号を夫
々生成する第１及び第２断検出手段と、前記第１系及び
第２系クロック信号を夫々入力として前記所定時間より
も長い共振出力を夫々持続可能な第１及び第２共振手段
と、前記第１及び第２共振手段の各共振出力から第１系
及び第２系共振クロック信号を夫々生成する第１及び第
２共振クロック生成手段と、前記第１及び第２断検出手
段からの検出信号に従って前記第１系及び第２系共振ク
ロック信号のうち正常な共振クロック信号を選択的に切
替え出力する選択手段とを含むことを特徴としている。

【００２４】

【作用】現用系及び予備系の各入力クロック信号に対し
て夫々共振回路を独立に設け、これ等各共振回路の出力
を用いてクロックを再生し、この再生クロック信号をク
ロック選択部により択一的に導出するように構成する。
これにより、各共振回路のＱを独立に調整設定でき、結
果として入力監視部の時定数をもこれ等共振回路の各Ｑ
に合わせて独立に設定できることになる。

【００２５】

【実施例】以下に本発明の実施例について図面を用いて
説明する。

【００２６】図１は本発明の実施例の回路図であり、図
３と同等部分は同一符号により示している。１系（現用
系）入力監視部１は入力される１系クロック信号１０１
の立ち上がりまたは立ち下がりが任意に設定される時間
内に存在しない場合に１系入力状態信号１０３にて入力
異常を通知する。２系入力監視部２は入力される２系ク
ロック信号１０２の立ち上がりまたは立ち下がりが任意
に設定される時間内に存在しない場合に２系入力状態信
号１０４にて入力異常を通知する。これ等入力監視部
１，２は図３に示した例と同じくリトリガブルな単安定
マルチバイブレータ構成とされている。

【００２７】共振部３及び４は異常判定に使用される任
意に設定された時間以上クロックを保持した１系共振信
号１０５および２系共振信号１０６を出力する。クロッ
ク生成部５及び６は共振信号１０５および１０６から共
振クロック信号１０７および１０８をそれぞれ出力す
る。

【００２８】ＮＯＲ回路７は１系共振クロック信号１０
７と２系共振クロック信号１０８とから、両系のクロッ
ク信号が共にローレベルになるタイミングである切替え
タイミング信号１０９を出力する。選択判定部８は１系
入力状態信号１０３と２系入力状態信号１０４とから、
出力クロックとして選択している入力クロックが異常状
態になったときに、系を正常状態の系に切替えるための
選択信号１１０を切り替えタイミング信号１０９に同期
して出力する。クロック選択部９は選択信号１１０に従
って１系共振クロック信号１０７か２系共振クロック信
号１０８かを選択して出力クロック信号１１１を出力す
る。

【００２９】図２は本発明実施例の動作説明図である
が、選択信号１１０が１系側を選択している場合に１系
入力クロック信号１０１が断状態となったときの動作例
である。１系入力監視部１はクロックの立ち上がりが３
周期以上無かった場合に１系入力状態信号１０３を異常
状態に変化させる。

【００３０】共振部３で１系入力クロック信号を共振し
て得られる共振信号１０５をクロック生成部５にてクロ
ック信号に変換することで１系入力クロック信号より４
周期分クロックを保持した共振クロック信号１０７が得
られる。２系入力クロック信号は正常に入力されている
ため、２系入力監視部２は２系入力状態信号１０４を正
常状態として出力し、共振部４およびクロック生成部６
を経て共振クロック信号１０８が得られる。

【００３１】ＮＯＲ回路７は、１系と２系のクロックの
位相が異なるとき等に両系のクロックがローレベル時に
切替えを行うための切替えタイミング信号１０９を出力
する。選択判定部８は選択していた１系の状態が異常状
態に変化したため２系側を選択するように切替えタイミ
ング信号１０９に同期して選択信号１１０を切替える。
クロック選択部９は選択信号１１０により出力クロック
信号１１１を１系共振クロック信号１０７から２系共振
クロック信号１０８に切替えて出力する。

【００３２】

【発明の効果】以上説明したように本発明は、両系の入
力クロック信号の位相が一致していない場合には切替え
直後の１周期のみがその位相差によりクロック周期に半
周期以内の誤差を生じるが、入力クロックを共振部およ
びクロック生成部を追加して入力クロックの異常判定に
かかる時間より長くクロックを保持することにより、判
定時間中の出力クロック断状態を除去するという効果が
ある。

【００３３】また、共振部およびクロック生成部をそれ
ぞれの系に持つことにより、入力監視部の異常判定時間
の設定が系毎に独立して異なる設定が可能である。更
に、周波数逓倍回路が不要であるので、回路全体の構成
が簡単化され、小型化及び低価格化が可能となる。

【図面の簡単な説明】

【図１】本発明の実施例のブロック図である。

【図２】図１のブロックの動作を示す各部信号波形図で
ある。

【図３】従来のクロック切替え回路の一例を示す図であ
る。

【図４】図３の回路の動作を示す各部信号波形図であ
る。

【図５】従来のクロック切替え回路の他の例を示す図で
ある。

【図６】図５の回路の動作を示す各部信号波形図であ
る。

【図７】従来のクロック切替え回路の更に他の例を示す
図である。

【符号の説明】

１，２ 入力監視部 ３，４ 共振部 ５，６ クロック生成部 ７ ＮＯＲ回路 ８ 選択判定部 ９ クロック選択部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 5/19 Ｌ 17/00 Ｒ 9184−5Ｋ Ｆ 9184−5Ｋ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 第１系及び第２系クロック信号の各々が
   所定時間内に夫々検出されなかったときに断検出信号を
   夫々生成する第１及び第２断検出手段と、前記第１系及
   び第２系クロック信号を夫々入力として前記所定時間よ
   りも長い共振出力を夫々持続可能な第１及び第２共振手
   段と、前記第１及び第２共振手段の各共振出力から第１
   系及び第２系共振クロック信号を夫々生成する第１及び
   第２共振クロック生成手段と、前記第１及び第２断検出
   手段からの検出信号に従って前記第１系及び第２系共振
   クロック信号のうち正常な共振クロック信号を選択的に
   切替え出力する選択手段とを含むことを特徴とするクロ
   ック切替え回路。
2. 【請求項２】 前記選択手段は、前記検出信号に応答し
   て前記正常な共振クロック信号に同期して切替えタイミ
   ングを決定する手段と、この切替えタイミングに従って
   前記正常な共振クロック信号を導出する手段とを含むこ
   とを特徴とする請求項１記載のクロック切替え回路。
3. 【請求項３】 前記第１及び第２断検出手段の各々の断
   検出のための時定数は夫々独立に設定自在とされ、前記
   １及び第２共振手段の各共振の尖鋭度を示すＱはこれま
   た夫々独立に設定自在とされていることを特徴とする請
   求項１または２記載のクロック切替え回路。