JPH0818409A - 周波数スイープ機能付き波形発生器 - Google Patents
周波数スイープ機能付き波形発生器Info
- Publication number
- JPH0818409A JPH0818409A JP14907594A JP14907594A JPH0818409A JP H0818409 A JPH0818409 A JP H0818409A JP 14907594 A JP14907594 A JP 14907594A JP 14907594 A JP14907594 A JP 14907594A JP H0818409 A JPH0818409 A JP H0818409A
- Authority
- JP
- Japan
- Prior art keywords
- address
- frequency
- waveform
- data
- generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】高精度高安定な周波数変換および周波数スイー
プのできる波形発生器を実現する。 【構成】周波数データに対応して変化するアドレス信号
を発生する第１のアドレスジェネレータと、波形データ
が格納され、前記第１のアドレスジェネレータからの指
定アドレスの内容（波形データ）が読み出されるように
構成された波形メモリと、この波形メモリの出力データ
をアナログ変換するＤＡ変換器と、任意のスイープデー
タが格納され、所定の割合で変化するアドレス信号を発
生する手段または外部入力信号をデジタル変換するＡＤ
変換器からのアドレスが指定されると、当該指定アドレ
スに格納された周波数データが読み出されるように構成
された周波数情報メモリを備える。
プのできる波形発生器を実現する。 【構成】周波数データに対応して変化するアドレス信号
を発生する第１のアドレスジェネレータと、波形データ
が格納され、前記第１のアドレスジェネレータからの指
定アドレスの内容（波形データ）が読み出されるように
構成された波形メモリと、この波形メモリの出力データ
をアナログ変換するＤＡ変換器と、任意のスイープデー
タが格納され、所定の割合で変化するアドレス信号を発
生する手段または外部入力信号をデジタル変換するＡＤ
変換器からのアドレスが指定されると、当該指定アドレ
スに格納された周波数データが読み出されるように構成
された周波数情報メモリを備える。
Description
【０００１】
【産業上の利用分野】本発明は、任意の波形を発生する
と共に高精度で高帯域の周波数スイープを可能とする周
波数スイープ機能付き波形発生器に関するものである。
と共に高精度で高帯域の周波数スイープを可能とする周
波数スイープ機能付き波形発生器に関するものである。
【０００２】
【従来の技術】従来より周波数可変の信号を発生するフ
ァンクションジェネレータはよく知られている。このフ
ァンクションジェネレータはその内部に電圧−周波数変
換を行う回路を有しているが、大半はアナログ方式のも
のである。
ァンクションジェネレータはよく知られている。このフ
ァンクションジェネレータはその内部に電圧−周波数変
換を行う回路を有しているが、大半はアナログ方式のも
のである。
【０００３】図３はコンデンサの充放電を利用した電圧
−周波数変換回路の一例を示すものである。入力端に電
圧ｅ1 が加わると、入力抵抗Ｒ、コンデンサＣ、増幅器
Ａからなるランプ回路により増幅器Ａの出力ｅ0 が図示
のように上昇してゆく。この出力がツェナーダイオード
Ｚにより決まるツェナー電圧（基準電圧ｅr ：ここでは
＋６．３Ｖ）を越えると、コンパレータＢの出力がＨＩ
ＧＨレベルとなり、これによりフリップフロップＤの出
力がＨＩＧＨレベルとなる。
−周波数変換回路の一例を示すものである。入力端に電
圧ｅ1 が加わると、入力抵抗Ｒ、コンデンサＣ、増幅器
Ａからなるランプ回路により増幅器Ａの出力ｅ0 が図示
のように上昇してゆく。この出力がツェナーダイオード
Ｚにより決まるツェナー電圧（基準電圧ｅr ：ここでは
＋６．３Ｖ）を越えると、コンパレータＢの出力がＨＩ
ＧＨレベルとなり、これによりフリップフロップＤの出
力がＨＩＧＨレベルとなる。
【０００４】フリップフロップＤの出力がＨＩＧＨレベ
ルになると、トランジスタＥがＯＮになり、コンデンサ
Ｃに充電された電荷が放電する。これにより増幅器Ａの
出力電圧が０Ｖまで下がり、コンパレータＢの出力がＬ
ＯＷレベルになり、フリップフロップＤの出力もＬＯＷ
レベルになる。これに応じてトランジスタＥはＯＦＦに
なる。
ルになると、トランジスタＥがＯＮになり、コンデンサ
Ｃに充電された電荷が放電する。これにより増幅器Ａの
出力電圧が０Ｖまで下がり、コンパレータＢの出力がＬ
ＯＷレベルになり、フリップフロップＤの出力もＬＯＷ
レベルになる。これに応じてトランジスタＥはＯＦＦに
なる。
【０００５】上記の動作を繰り返すことによって、フリ
ップフロップＤからは、入力電圧ｅ1 に対応した周波数
Ｆ0 の信号が得られる。このときの周波数Ｆ0 は、 Ｆ0 ＝１／｛（ｅ1／ ｅr）・Ｒ・Ｃ｝ である。そして入力電圧ｅ1 をスイープすることにより
出力信号の周波数をスイープすることができる。なお、
この電圧−周波数変換回路ではパルス列状の波形しか出
力されないが、三角波や正弦波に変換する回路を付加す
ることにより三角波や正弦波が同時に得られ、また周波
数スイープもできるファンクションジェネレータを構成
することができる。
ップフロップＤからは、入力電圧ｅ1 に対応した周波数
Ｆ0 の信号が得られる。このときの周波数Ｆ0 は、 Ｆ0 ＝１／｛（ｅ1／ ｅr）・Ｒ・Ｃ｝ である。そして入力電圧ｅ1 をスイープすることにより
出力信号の周波数をスイープすることができる。なお、
この電圧−周波数変換回路ではパルス列状の波形しか出
力されないが、三角波や正弦波に変換する回路を付加す
ることにより三角波や正弦波が同時に得られ、また周波
数スイープもできるファンクションジェネレータを構成
することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の電圧・周波数変換回路においては、各素子の
温度に対する安定度が悪く、また動作速度も非常に遅い
ものしか実現できないという問題があった。
うな従来の電圧・周波数変換回路においては、各素子の
温度に対する安定度が悪く、また動作速度も非常に遅い
ものしか実現できないという問題があった。
【０００７】本発明の目的は、このような点に鑑み、ア
ナログ方式ではなく主としてデジタルデータを扱う回路
を用いて、高精度で高安定に周波数変換および周波数ス
イープのできる波形発生器を実現することにある。
ナログ方式ではなく主としてデジタルデータを扱う回路
を用いて、高精度で高安定に周波数変換および周波数ス
イープのできる波形発生器を実現することにある。
【０００８】
【課題を解決するための手段】このような目的を達成す
るために本発明では、周波数データに対応して変化する
アドレス信号を発生する第１のアドレスジェネレータ
と、波形データが格納され、前記第１のアドレスジェネ
レータからの指定アドレスの内容（波形データ）が読み
出されるように構成された波形メモリと、この波形メモ
リの出力データをアナログ変換するＤＡ変換器と、任意
のスイープデータが格納され、所定の割合で変化するア
ドレス信号を発生する手段または外部入力信号をデジタ
ル変換するＡＤ変換器からのアドレスが指定されると、
当該指定アドレスに格納された周波数データが読み出さ
れるように構成された周波数情報メモリを具備したこと
を特徴とする。
るために本発明では、周波数データに対応して変化する
アドレス信号を発生する第１のアドレスジェネレータ
と、波形データが格納され、前記第１のアドレスジェネ
レータからの指定アドレスの内容（波形データ）が読み
出されるように構成された波形メモリと、この波形メモ
リの出力データをアナログ変換するＤＡ変換器と、任意
のスイープデータが格納され、所定の割合で変化するア
ドレス信号を発生する手段または外部入力信号をデジタ
ル変換するＡＤ変換器からのアドレスが指定されると、
当該指定アドレスに格納された周波数データが読み出さ
れるように構成された周波数情報メモリを具備したこと
を特徴とする。
【０００９】
【作用】第１のアドレスジェネレータから発生するアド
レスにより波形メモリから波形データが読み出され、Ｄ
Ａ変換器を介してアナログ波形として出力される。出力
のアナログ波形の周波数は第１のアドレスジェネレータ
に与える周波数データに応じて変わる。その周波数デー
タは周波数情報メモリに格納されている。周波数情報メ
モリに与えるアドレスを変化させ、読み出される周波数
データを変化させることによりアナログ波形の周波数ス
イープができる。周波数情報メモリに対するアドレス
は、第２のアドレスジェネレータまたは外部信号入力を
ＡＤ変換するＡＤ変換器より与えられる。
レスにより波形メモリから波形データが読み出され、Ｄ
Ａ変換器を介してアナログ波形として出力される。出力
のアナログ波形の周波数は第１のアドレスジェネレータ
に与える周波数データに応じて変わる。その周波数デー
タは周波数情報メモリに格納されている。周波数情報メ
モリに与えるアドレスを変化させ、読み出される周波数
データを変化させることによりアナログ波形の周波数ス
イープができる。周波数情報メモリに対するアドレス
は、第２のアドレスジェネレータまたは外部信号入力を
ＡＤ変換するＡＤ変換器より与えられる。
【００１０】
【実施例】以下図面を用いて本発明を詳しく説明する。
図１は本発明に係る周波数スイープ機能付き波形発生器
の一実施例を示す構成図である。図において、１は外部
入力信号（アナログ信号）をデジタル変換するアナログ
・デジタル変換器（以下アナログ・デジタル変換をＡＤ
変換という）、２はスイッチ、３は周波数情報が格納さ
れた周波数情報メモリ、４は基準クロックを発生するク
ロック発振器、５は基準クロックを分周する分周器、６
は波形データが格納された波形メモリ、７は波形メモリ
６から読み出された波形データをアナログ変換するデジ
タル・アナログ変換器（以下デジタル・アナログ変換を
ＤＡ変換という）、８は周波数情報メモリ３および波形
メモリ６に対してデータの書き込み等を行うための制御
演算回路、１０は波形メモリ６に対するアドレスを発生
する第１のアドレスジェネレータ、２０は周波数情報メ
モリ３に対するアドレスを発生する第２のアドレスジェ
ネレータである。
図１は本発明に係る周波数スイープ機能付き波形発生器
の一実施例を示す構成図である。図において、１は外部
入力信号（アナログ信号）をデジタル変換するアナログ
・デジタル変換器（以下アナログ・デジタル変換をＡＤ
変換という）、２はスイッチ、３は周波数情報が格納さ
れた周波数情報メモリ、４は基準クロックを発生するク
ロック発振器、５は基準クロックを分周する分周器、６
は波形データが格納された波形メモリ、７は波形メモリ
６から読み出された波形データをアナログ変換するデジ
タル・アナログ変換器（以下デジタル・アナログ変換を
ＤＡ変換という）、８は周波数情報メモリ３および波形
メモリ６に対してデータの書き込み等を行うための制御
演算回路、１０は波形メモリ６に対するアドレスを発生
する第１のアドレスジェネレータ、２０は周波数情報メ
モリ３に対するアドレスを発生する第２のアドレスジェ
ネレータである。
【００１１】ＡＤ変換器１は分周器５から与えられるク
ロックに同期して外部入力信号をＡＤ変換する。分周器
５はクロック発振器４が発生するクロックを適宜分周す
る。ＡＤ変換器１の出力と第２のアドレスジェネレータ
２０の出力はスイッチ２により択一的に選択され、周波
数情報メモリ３に対する読み出しアドレスとなる。周波
数メモリ３には周波数データが予め格納されている。
ロックに同期して外部入力信号をＡＤ変換する。分周器
５はクロック発振器４が発生するクロックを適宜分周す
る。ＡＤ変換器１の出力と第２のアドレスジェネレータ
２０の出力はスイッチ２により択一的に選択され、周波
数情報メモリ３に対する読み出しアドレスとなる。周波
数メモリ３には周波数データが予め格納されている。
【００１２】第１のアドレスジェネレータ１０は、周波
数情報メモリ３からの周波数データ（Ｍ）を受け、Ｍず
つ増加するデータを波形メモリ６に対するアドレスとし
て発生する。波形メモリ６は指定されたアドレスの内容
（波形データ）を出力する。このデータはＤＡ変換器７
に導かれ、ＤＡ変換される。
数情報メモリ３からの周波数データ（Ｍ）を受け、Ｍず
つ増加するデータを波形メモリ６に対するアドレスとし
て発生する。波形メモリ６は指定されたアドレスの内容
（波形データ）を出力する。このデータはＤＡ変換器７
に導かれ、ＤＡ変換される。
【００１３】第１のアドレスジェネレータ１０の構成に
ついて説明する。なお、第２のアドレスジェネレータ２
０も第１のアドレスジェネレータ１０と同一構成である
ので、改めて第２のアドレスジェネレータ２０の構成に
ついては説明しない。第１のアドレスジェネレータ１０
において、１１は加算器、１２はラッチである。加算器
１１の出力はラッチ１２に入力され、ラッチ１２の出力
は再び加算器１１に戻される。加算器１１では周波数デ
ータＭとラッチ１２の出力とを加算する。ラッチ１２は
クロック発振器４のクロックに同期して入力信号をラッ
チする。この結果、ラッチ１２からはクロックパルスが
入力されるごとにＭずつ増加するアドレスが発生する。
ついて説明する。なお、第２のアドレスジェネレータ２
０も第１のアドレスジェネレータ１０と同一構成である
ので、改めて第２のアドレスジェネレータ２０の構成に
ついては説明しない。第１のアドレスジェネレータ１０
において、１１は加算器、１２はラッチである。加算器
１１の出力はラッチ１２に入力され、ラッチ１２の出力
は再び加算器１１に戻される。加算器１１では周波数デ
ータＭとラッチ１２の出力とを加算する。ラッチ１２は
クロック発振器４のクロックに同期して入力信号をラッ
チする。この結果、ラッチ１２からはクロックパルスが
入力されるごとにＭずつ増加するアドレスが発生する。
【００１４】このような構成における動作を次に説明す
る。図１において、第１のアドレスジェネレータ１０、
波形メモリ６、ＤＡ変換器７からなる部分は、ダイレク
ト・デジタル・シンセサイザ（ＤＤＳ）方式と呼ばれる
波形発生回路部分である。この部分では、周波数データ
Ｍを変えることによって出力波形の１周期の時間（換言
すれば、周波数）を変えることができる。この周波数デ
ータを変えるための回路部分が、ＡＤ変換器１、スイッ
チ２、第２のアドレスジェネレータ２０と周波数情報メ
モリ３からなる部分である。
る。図１において、第１のアドレスジェネレータ１０、
波形メモリ６、ＤＡ変換器７からなる部分は、ダイレク
ト・デジタル・シンセサイザ（ＤＤＳ）方式と呼ばれる
波形発生回路部分である。この部分では、周波数データ
Ｍを変えることによって出力波形の１周期の時間（換言
すれば、周波数）を変えることができる。この周波数デ
ータを変えるための回路部分が、ＡＤ変換器１、スイッ
チ２、第２のアドレスジェネレータ２０と周波数情報メ
モリ３からなる部分である。
【００１５】(1) まずスイッチ２により第２のアドレス
ジェネレータ２０の出力を選択した場合について説明す
る。第１のアドレスジェネレータ１０と波形メモリ６と
が出力波形の１周期の時間を決めるものであるのに対
し、第２のアドレスジェネレータ２０と周波数情報メモ
リ３は周波数データの１周期の時間つまりスイープ時間
を決めるものである。第２のアドレスジェネレータ２０
の全体時間Ｎが入力されると、第２のアドレスジェネレ
ータ２０からはＮ，２Ｎ，３Ｎ，．．．が出力され、周
波数情報メモリ３のアドレスを順次更新する。周波数情
報メモリ３にリニアデータが格納されていた場合、出力
の周波数データはリニアに変化するものとなる。
ジェネレータ２０の出力を選択した場合について説明す
る。第１のアドレスジェネレータ１０と波形メモリ６と
が出力波形の１周期の時間を決めるものであるのに対
し、第２のアドレスジェネレータ２０と周波数情報メモ
リ３は周波数データの１周期の時間つまりスイープ時間
を決めるものである。第２のアドレスジェネレータ２０
の全体時間Ｎが入力されると、第２のアドレスジェネレ
ータ２０からはＮ，２Ｎ，３Ｎ，．．．が出力され、周
波数情報メモリ３のアドレスを順次更新する。周波数情
報メモリ３にリニアデータが格納されていた場合、出力
の周波数データはリニアに変化するものとなる。
【００１６】説明の都合上、周波数情報メモリ３のアド
レスはＡから９Ａまでで、リニアデータが格納されてい
ているものとする。Ｎ＝Ａとした場合は、図２（ａ）に
示すように９クロックごとに周波数データが繰り返され
る。Ｎ＝３Ａとした場合は、図２（ｂ）に示すように３
クロックごとに周波数データが繰り返される。したがっ
て、全体時間Ｎを変えることによりスイープ時間を変え
ることができる。なお、スイープの時間の精度はクロッ
クに依存し、他の素子のばらつきには影響されない。
レスはＡから９Ａまでで、リニアデータが格納されてい
ているものとする。Ｎ＝Ａとした場合は、図２（ａ）に
示すように９クロックごとに周波数データが繰り返され
る。Ｎ＝３Ａとした場合は、図２（ｂ）に示すように３
クロックごとに周波数データが繰り返される。したがっ
て、全体時間Ｎを変えることによりスイープ時間を変え
ることができる。なお、スイープの時間の精度はクロッ
クに依存し、他の素子のばらつきには影響されない。
【００１７】(2) 次に、スイッチ２によりＡＤ変換器１
の出力を選択した場合について説明する。外部入力信号
をＡＤ変換した値が周波数情報メモリ３のアドレス値と
なるので、外部入力として与えられた電圧値によってス
イープ時間が決まる。このＡＤ変換器１は第２のアドレ
スジェネレータ２０と同じ役割をする。入力される値は
アナログ量であるが本発明の内部回路ではすべてデジタ
ルデータで処理される。なお、外部入力信号によるスイ
ープはＡＤ変換器１の性能に左右されるが、最近のＡＤ
変換器は１００ＫＨｚ以上の速度で動作するものも多
く、したがって広帯域の周波数スイープが可能である。
の出力を選択した場合について説明する。外部入力信号
をＡＤ変換した値が周波数情報メモリ３のアドレス値と
なるので、外部入力として与えられた電圧値によってス
イープ時間が決まる。このＡＤ変換器１は第２のアドレ
スジェネレータ２０と同じ役割をする。入力される値は
アナログ量であるが本発明の内部回路ではすべてデジタ
ルデータで処理される。なお、外部入力信号によるスイ
ープはＡＤ変換器１の性能に左右されるが、最近のＡＤ
変換器は１００ＫＨｚ以上の速度で動作するものも多
く、したがって広帯域の周波数スイープが可能である。
【００１８】なお、周波数情報メモリ３に格納するデー
タはリニアデータに限定されず、例えば対数的に変化す
るデータとしてもよい。その場合本発明の波形発生回路
からはログスイープの出力が得られる。また、波形メモ
リ６にも適宜所望の波形データを書き込んでおくことが
でき、目的に応じて方形波、三角波、正弦波等の各種波
形データを格納しておくことができる。なおこれら周波
数情報メモリ３および波形メモリ６へのデータ書き込み
は制御演算回路８により行われる。
タはリニアデータに限定されず、例えば対数的に変化す
るデータとしてもよい。その場合本発明の波形発生回路
からはログスイープの出力が得られる。また、波形メモ
リ６にも適宜所望の波形データを書き込んでおくことが
でき、目的に応じて方形波、三角波、正弦波等の各種波
形データを格納しておくことができる。なおこれら周波
数情報メモリ３および波形メモリ６へのデータ書き込み
は制御演算回路８により行われる。
【００１９】
【発明の効果】以上説明したように本発明によれば、周
波数情報メモリに格納するデータを変えることにより容
易に多様な周波数スイープを実現することができる。ま
た、デジタル回路で構成したため、スイープの時間の精
度は使用するクロックにのみ依存し、他の素子のばらつ
きには影響されず、安定な周波数スイープが容易に実現
できる。また、外部入力信号によるスイープでは、スイ
ープの速度はＡＤ変換器の性能に左右されるが、１００
ＫＨｚ以上の高速動作のＡＤも多く、広帯域の周波数ス
イープも容易に実現できる。
波数情報メモリに格納するデータを変えることにより容
易に多様な周波数スイープを実現することができる。ま
た、デジタル回路で構成したため、スイープの時間の精
度は使用するクロックにのみ依存し、他の素子のばらつ
きには影響されず、安定な周波数スイープが容易に実現
できる。また、外部入力信号によるスイープでは、スイ
ープの速度はＡＤ変換器の性能に左右されるが、１００
ＫＨｚ以上の高速動作のＡＤも多く、広帯域の周波数ス
イープも容易に実現できる。
【図１】本発明に係る周波数スイープ機能付き波形発生
器の一実施例を示す構成図である。
器の一実施例を示す構成図である。
【図２】周波数情報メモリから読み出される周波数デー
タについての説明図である。
タについての説明図である。
【図３】従来の電圧−周波数変換回路の一例を示す構成
図である。
図である。
１ ＡＤ変換器 ２ スイッチ ３ 周波数情報メモリ ４ クロック発振器 ５ 分周器 ６ 波形メモリ ７ ＤＡ変換器 ８ 制御演算回路 １０ 第１のアドレスジェネレータ １１ 加算器 １２ ラッチ ２０ 第２のアドレスジェネレータ
Claims (1)
- 【請求項１】入力される周波数データに対応して変化す
るアドレス信号を基準クロックに同期して発生する第１
のアドレスジェネレータと、 波形データが格納され、前記第１のアドレスジェネレー
タからアドレスが指定されると当該アドレスに格納され
た波形データが読み出されるように構成された波形メモ
リと、 この波形メモリの出力データをアナログ変換するＤＡ変
換器と、 任意のスイープデータが格納され、所定の割合で変化す
るアドレス信号を発生する手段または外部入力信号をデ
ジタル変換するＡＤ変換器からアドレスが指定される
と、当該指定アドレスに格納された周波数データが読み
出されるように構成された周波数情報メモリを具備し、
前記ＤＡ変換器より周波数スイープされる波形が得られ
るように構成したことを特徴とする周波数スイープ機能
付き波形発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14907594A JP3611043B2 (ja) | 1994-06-30 | 1994-06-30 | 周波数スイープ機能付き波形発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14907594A JP3611043B2 (ja) | 1994-06-30 | 1994-06-30 | 周波数スイープ機能付き波形発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0818409A true JPH0818409A (ja) | 1996-01-19 |
| JP3611043B2 JP3611043B2 (ja) | 2005-01-19 |
Family
ID=15467150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14907594A Expired - Lifetime JP3611043B2 (ja) | 1994-06-30 | 1994-06-30 | 周波数スイープ機能付き波形発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3611043B2 (ja) |
-
1994
- 1994-06-30 JP JP14907594A patent/JP3611043B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3611043B2 (ja) | 2005-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7365608B2 (en) | Digital frequency synthesiser and a method for producing a frequency sweep | |
| JPH0818409A (ja) | 周波数スイープ機能付き波形発生器 | |
| JP3077515B2 (ja) | 任意パラメータスイープ機能付き波形発生器 | |
| US5889424A (en) | Pulse width modulation operation circuit | |
| JP3417517B2 (ja) | ダイレクト・デジタル・シンセサイザ | |
| JP3040319B2 (ja) | 周波数シンセサイザ | |
| US4646611A (en) | Electronic musical instrument | |
| US5883530A (en) | Methods and devices for generating cycled waveforms of nonsingle period | |
| JPH08330914A (ja) | 波形発生器 | |
| JPS5914928B2 (ja) | 線表示信号発生装置 | |
| JP3413951B2 (ja) | デューティ可変パルス波発生器 | |
| JPH07502151A (ja) | 任意波形発生装置構造 | |
| SU811286A1 (ru) | Аналого-цифровой интегратор | |
| RU2052891C1 (ru) | Генератор пилообразного напряжения | |
| JP3474126B2 (ja) | ファンクション・ジェネレータ | |
| JPH0519330B2 (ja) | ||
| SU840853A1 (ru) | Цифровой функциональный генератор | |
| JP2577931B2 (ja) | パルス幅計測方法 | |
| RU2023297C1 (ru) | Аппроксиматор монотонных функций | |
| SU813677A1 (ru) | Цифровой синтезатор частот | |
| SU1474692A1 (ru) | Генератор кусочно-линейных функций | |
| SU594582A1 (ru) | Функциональный аналого-цифровой преобразователь | |
| JPH0221802Y2 (ja) | ||
| SU1613987A1 (ru) | Приемное устройство дл высокочастотной геоэлектроразведки | |
| JP2775733B2 (ja) | デジタル式波形信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Effective date: 20040330 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040930 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20041013 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20071029 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20101029 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20111029 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20121029 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20131029 |
|
| EXPY | Cancellation because of completion of term |