JPH0818431A - 電力投入三状態電圧制御回路及び制御信号提供方法 - Google Patents

Abstract

(57)【要約】 【目的】 電力投入時の集積回路の出力の共通バスへの
影響を防止する制御信号のスイッチング点の変動を、温
度変動及び製造プロセス変動下で、非常に狭い範囲に押
さえ、最新３Ｖ集積回路内に使用可能とする。 【構成】 第１トランジスタ２３５のソースを基準接続
点２６５に接続され、第１抵抗器２２１の第１端を第１
トランジスタ２３５のドレイン及びゲートに接続され、
第２抵抗器２１１の第１端を第１抵抗器２２１の第２端
に接続され、第２抵抗器２１１の第２端を電源電圧接続
点２３１に接続され、第２トランジスタ２５１のゲート
を第１抵抗器２１１の第２端に接続され、第２トランジ
スタ２５１のドレインを出力線接続点２６１に接続さ
れ、第２トランジスタ２５１のソースを基準接続点２６
５に接続される。第１トランジスタ２３５は、第１及び
第２抵抗器２２１、２１１と共に分圧器を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般に電子システム、
特に電力投入三状態制御回路に関する。

【０００２】

【従来の技術】多くの異なる板上の回路が共通バスに取
り付けられた出力及び入力を有するシステムにおいて
は、回路板が最初に電力投入される際にその回路板の出
力によってそのバスが擾乱されないことが望ましい。こ
の擾乱が起こり得るのは、１組の回路板に対する電源が
他と異なる速度で傾斜上昇するときか、又はシステムが
運転している間に新しい回路板が挿入されるか又は除去
されるときである。回路板上の各集積回路の出力が電力
投入又は電力遮断中そのバスに影響しないことを保証す
る方途は、その電源ピン上の電圧が指定レベルの下にあ
るときこれらの集積回路が全て高インピーダンス状態に
あることを請け合うことである。電源電圧（Ｖｃｃ）が
指定レベルの上にあるとき、これらの集積回路は正規に
機能することができ、それらの出力は各集積回路の機能
によって決定される適正値へ駆動される。電源ピン上の
電圧のレベルをセンシングし、かつ指定電源電圧レベル
に到達したときに状態を変化する制御信号を生成する単
一制御回路が、各集積回路上に必要である。この内部制
御信号は、次いで、出力使用可能／使用禁止駆動器内へ
送られ、この駆動器は、立ち代わって、集積回路出力バ
ッファの状態を制御する。

【０００３】

【発明が解決しようとする課題】電源電圧が傾斜上昇又
は傾斜下降しつつある際にそのレベルをセンシングし、
かつ出力バッファを使用可能又は使用禁止する制御信号
を生成する回路が、ＭＯＳ技術の中で設計されてきた。
しかしながら、これらの１つを設計するに当たっての問
題は、内部制御信号がスイッチする点を正確に位置決め
することである。集積回路の温度が変化するとき、又は
製造プロセスが異なった強度のトランジスタを産むと
き、内部制御信号がスイッチする点が変化し、早過ぎて
又は遅過ぎてスイッチすることがある。これは、非常に
深刻な問題である。或る場合には、集積回路上の電源電
圧は集積回路にとって正しく機能するのに充分でなく、
その集積回路の出力はシステムバスを一時的に悪い状態
へ駆動するおそれがある。他の場合には、集積回路上の
電源電圧はその集積回路にとって機能するのに充分であ
るが、しかしこの集積回路の出力は高インピーダンス状
態に留まり、バスを制御することができない。最新の集
積回路の或るものは３．０Ｖで動作し、３Ｖ範囲は先行
技術の電力投入三状態電圧制御回路を使用するには狭ま
過ぎる。

【０００４】

【課題を解決するための手段】一般に、かつ本発明の１
形式において、電力投入三状態電圧制御回路は、第１ト
ランジスタのソースを基準接続点に接続され、第１抵抗
器の第１端を第１トランジスタのドレイン及びゲートに
接続され、第２抵抗器の第１端を第１抵抗器の第２端に
接続され、第２抵抗器の第２端を電圧源に接続され、第
２トランジスタのゲートを第１抵抗器の第２端に接続さ
れ、第２トランジスタのドレインを出力線に接続され、
第２トランジスタのソースを基準接続点に接続される。

【０００５】本発明は、いくつかの利点を提供する。本
発明の１つの利点は、温度及びプロセス変動が起こると
き本発明が制御信号のスイッチング点の変動の非常に狭
い範囲を有し、及び本発明が最新３Ｖ集積回路内に使用
され得ることである。

【０００６】

【実施例】その好適実施例は、電源電圧（Ｖｃｃ）が零
Ｖからその最終動作値へ傾斜する結果として集積回路
（ＩＣ）の出力が高インピーダンス状態（Ｚ状態）から
正規動作状態（ドリブンハイ（ｄｒｉｖｅｎ Ｈｉｇ
ｈ）又はドリブンロー（ｄｒｉｂｅｎ Ｌｏｗ））へ遷
移を行う点を精確に制御するためにＭＯＳ技術の中で設
計される集積回路（ＩＣ）発明である。

【０００７】多くの先行技術の電力投入三状態電圧制御
回路は、電源電圧を供給される或る種の分圧器を採用す
る。図１に示された先行技術の回路において、抵抗器１
１１及び抵抗器１２１は分圧器を形成し、この分圧器は
電源電圧接続点１３１によって供給される。また、抵抗
器１１１及び抵抗器１２１は、接続点１４１においてＮ
ＭＯＳトランジスタ１５１のゲートに接続する。ＮＭＯ
Ｓトランジスタ１５１のドレインは接続点１６１におい
て抵抗器１０１に接続する。抵抗器１０１は、接続点１
３１において電源電圧に接続する。ＮＭＯＳトランジス
タ１５１のドレインは、また、接続点１６１においてＰ
ＭＯＳ１７１のゲート及びＮＭＯＳトランジスタ１８１
のゲートに接続する。トランジスタ１７１及びトランジ
スタ１８１はインバータを形成し、このインバータの出
力は接続点１９１である。このインバータは、単に、出
力信号のバッファリング及び適正な極性のために使用さ
れる。接続点１９１上の信号は制御信号であって、この
信号は集積回路上の全ての出力に対する使用可能／使用
禁止駆動器に供給される。

【０００８】図１の先行技術の回路に対する構成要素値
は、次のようである。抵抗器１１１は、４０ｋΩであ
る。抵抗器１２１は、５０ｋΩである。抵抗器１０１
は、１５０ｋΩである。トランジスタ１５１は、１０μ
ｍのチャネル幅及び１μｍのチャネル長さを有する。ト
ランジスタ１７１は、２５μｍのチャネル幅及び１μｍ
のチャネル長さを有する。トランジスタ１８１は、１０
μｍのチャネル幅及び１μｍのチャネル長さを有する。

【０００９】図１において、抵抗器１１１の寸法及び抵
抗器１２１の寸法は、電源電圧接続点１３１が０Ｖから
最終動作値へ傾斜上昇させられるに従い、接続点１４１
上の電圧が０ＶからＮＭＯＳトランジスタ１５１のしき
い値電圧より高い電圧へ立ち上がるように、選択され
る。接続点１４１の電圧がトランジスタ１５１のしきい
値電圧に等しくなるとき、トランジスタ１５１はターン
オンし始め、接続点１６１上の電圧を電源電圧接続点１
３１の現在レベルから０Ｖへスイッチする。トランジス
タ１７１及びトランジスタ１８１によって形成されるイ
ンバータは接続点１９１に制御信号を生成し、この制御
信号が０Ｖから電源電圧接続１３１の現在レベルへスイ
ッチする。電源電圧接続点１３１の電圧レベルが立ち上
がり続けるに従い、接続点１９１は単純にこれに追従す
る。電源電圧接続点１３１がその正規動作値から０Ｖへ
傾斜下降させられるとき、トランジスタ１５１はターン
オフし、そのとき接続点１４１の電圧はトランジスタ１
５１のしきい値電圧の下へ移行する。これが、接続点１
６１の電圧を０Ｖから電源電圧接続点１３１の現在レベ
ルへスイッチする。次いで、接続点１９１の電圧が電源
電圧接続点１３１のレベルから０Ｖへスイッチする。

【００１０】もし温度が変化するか、又は（製造プロセ
スから結果する）トランジスタ強度が変化するならば、
接続点１９１の信号がスイッチする先の特定電源電圧レ
ベルに相当する時点も、また変化することになる。これ
は、ＮＭＯＳトランジスタ１５１のしきい値が温度及び
駆動電流（Ｉｄｓ）強度と共に変動すると云う事実に起
因する。温度及び駆動電流強度の広い範囲に伴い、トラ
ンジスタ１５１は、電源電圧接続点１３１の電圧の傾斜
中広い範囲にわたって変動するターンオン点を持つこと
になる。もしこのターンオン点が電源電圧の広い範囲に
わたって変動するならば、３．０Ｖのような低い電圧で
動作する集積回路上にこのような回路を使用すること
は、ますます困難になる。簡単に云えば、０Ｖと５Ｖと
の間にあるのと同じだけの動作余地は０Ｖと３Ｖとの間
には存在しない。

【００１１】図２は、温度及びプロセス変動が起こると
きＮＭＯＳトランジスタ２５１のスイッチング点の広い
変動の問題を解決する好適実施例の回路図を示す。図２
において、抵抗器２１１及び抵抗器２２１は、電源電圧
（Ｖｃｃ）接続点２３１によって供給される分圧器の部
分を形成する。或るＣＭＯＳ製造プロセスはこれらの抵
抗器をＭＯＳトランジスタを使用することによって実現
するが、しかし抵抗器の他の型式もまた使用することが
できる。いま、新しい素子、ＮＭＯＳトランジスタ２３
５が、接続点２４５においてこの分圧器の底に接続され
る。ＮＭＯＳトランジスタ２３５のゲートとドレインと
は互いに接続されることに注目されたい。トランジスタ
２３５のソースは、基準接続点２６５に接続される。抵
抗器２１１及び抵抗器２２１は、接続点２４１において
ＮＭＯＳトランジスタ２５１のゲートと一括接続する。
ＮＭＯＳトランジスタ２５１のドレインは、接続点２６
１において抵抗器２０１に接続する。抵抗器２０１は、
接続点２３１において電源電圧に接続する。トランジス
タ２５１のソースは、基準接続点２６５に接続する。Ｎ
ＭＯＳトランジスタ２５１のドレインは、接続点２６１
において、ＰＭＯＳトランジスタ２７１のゲート及びＮ
ＭＯＳトランジスタ２８１のゲートに接続する。トラン
ジスタ２７１のソースは、接続２３１において電源電圧
に接続する。トランジスタ２７１のドレインは、トラン
ジスタ２８１のドレインに接続される。トランジスタ２
８１のソースは、基準接続２６５に接続される。トラン
ジスタ２７１及びトランジスタ２８１はインバータを形
成し、このインバータの出力は接続点２９１である。接
続点２９１における制御信号は、一層のバッファリング
のための又は要求される極性及び駆動強度を生成するの
ための１つ以上のＣＭＯＳインバータに送られる。

【００１２】図２の好適実施例の回路に対する構成要素
値は、次のようである。抵抗器２１１は、１２０ｋΩで
ある。抵抗器２２１は、１７ｋΩである。抵抗器２０１
は、１５０ｋΩである。トランジスタ２５１は、１２μ
ｍのチャネル幅及び３μｍのチャネル長さを有する。ト
ランジスタ２３５は、１５０μｍのチャネル幅及び１μ
ｍのチャネル長さを有する。トランジスタ２７１は、１
０μｍのチャネル幅及び１μｍのチャネル長さを有す
る。トランジスタ２８１は、１０μｍのチャネル幅及び
１μｍのチャネル長さを有する。

【００１３】図２の好適実施例の回路に関して独特のも
のは、分圧器内のＮＭＯＳトランジスタ２３５の使用で
ある。そのゲートとドレインを互いに接続しかつそれを
抵抗器２２１と直列に配置することによって、この分圧
器は、いまや、温度及びプロセス変動にわたってＮＭＯ
Ｓトランジスタ２５１のしきい値電圧（Ｖｓｔａｔ）の
変化を補償する。トランジスタ２３５のしきい値電圧
は、この分圧器の抵抗器２２１の両端間に生じる電圧に
関する「オフセット」を発生するように使用される。ト
ランジスタ２５１のしきい値電圧が低いと云うような条
件があるとき、トランジスタ２３５のしきい値電圧もま
た低く、かつ低い電圧が分圧器の接続点２４１に生じ
る。トランジスタ２５１のしきい値電圧が高いと云うよ
うな条件があるとき、トランジスタ２３５のしきい値電
圧もまた高く、かつ高い電圧が分圧器の接続２４１に生
じる。その効果は、トランジスタ２５１が、予想温度及
び製造プロセス変動の全範囲にわたって電源電圧接続点
２３１の傾斜中ほとんど同じ箇所でターンオンすると云
うことである。

【００１４】図２の回路に関して、３つの追加的設計考
慮が注目に値する。トランジスタ２３５は大きいチャネ
ル幅対長さ比を有し、トランジスタ２５１は比較的非常
に小さいチャネル幅対長さ比を有する。これは、トラン
ジスタ２３５のしきい値電圧がトランジスタ２５１のし
きい値電圧より低いことを、請け合う。このことは、絶
対に必要である、なぜならばトランジスタ２５１のゲー
ト（接続点２４１）に提供される電圧は抵抗器２２１の
両端間に生じる電圧とトランジスタ２３５のしきい値電
圧の和であるからである。第２に、トランジスタ２５１
のしきい値電圧とトランジスタ２３５のしきい値電圧と
の間のデルタ（ｄｅｌｔａ）はどちらかと云うと大き
く、それゆえ抵抗器２２１の寸法を可能な限り大きくで
きることが、望ましい。これの理由は簡単に明白とはゆ
かないが、しかし、抵抗器−分圧器比（抵抗器２２１と
抵抗器２１１との寸法和で除算された抵抗器２２１の寸
法）が増大するに従って、電源電圧（接続点２３１）が
傾斜させられるとき接続点２４１における電圧波形の傾
斜が急峻になると云う事実に起源する。接続点２４１に
おける電圧波形の急峻な傾斜は、温度及び製造プロセス
変動にわたってトランジスタ２５１のターンオン点の拡
散をより引き締める結果を持たらす。注目に値する第３
の設計考慮は、トランジスタ２５１に対して要求される
比較的小さい幅対長さ比を維持する一方、トランジスタ
２５１のチャネル幅及びチャネル長さの両方を充分に大
きくとって、製造プロセスに起因するこのトランジスタ
の幅減少及び長さ減少がその幅及び長さのそれぞれ小さ
いパーセンテージであるようにすると云うことである。

【００１５】図３は、図１のそれのような典型的電力投
入三状態電圧制御回路の性能のシミュレーションからの
波形を示す。電圧は垂直軸に沿ってプロットされ、時間
は水平軸に沿ってプロットされている。破線で以て示さ
れた、波形３１０は、図１の接続点１３１における電源
電圧のような電源電圧である。それは、０Ｖから５．５
Ｖの最終動作値まで傾斜上昇して電力投入状態をシミュ
レートし、次いで０．５Ｖから０Ｖへ下降して電力遮断
状態をシミューレートする。実線で以て示された、波形
３２０（３２０ａから３２０ｅ）は、予想温度及びプロ
セス変動の全範囲上での５つの異なる点における（図１
の接続点１９１のような）制御信号の応答である。注意
されたいのは、電源電圧がおよそ２．１Ｖのときは波形
３２０ａがスイッチし、電源電圧がおよそ４．３Ｖのと
き波形３２０ｅがスイッチして温度及びプロセスの変動
にわたって２．２Ｖの拡散を与えることである。或る集
積回路に対する仕様は、これらの波形が電源電圧、すな
わち、Ｖｃｃ＝２．２Ｖ（最低）及びＶｃｃ＝４．４Ｖ
（最高）の間でスイッチすると云うことである。これら
の波形は、この最低仕様を果たさず、この仕様に対する
保護周波数帯域が事実上存在しない。

【００１６】図４の波形を図３のそれらと比較された
い。図４の波形は、図２の好適実施例の電力投入三状態
電圧制御回路の性能のシミュレーションからである。前
のように、破線、すなわち、波形４１０は、図２の電源
電圧接続点２３１における電源電圧である。実線で以て
示された、波形４２０（４２０ａから４２０ｅ）は、予
想温度及びプロセス変動の前と同じ範囲にわたる制御信
号（図２の接続点２９１）の応答である。注意されたい
のは、いまや、電源電圧がおよそ３．３Ｖであるとき波
形４２０（４２０ａから４２０ｅ）の全てがスイッチ
し、温度及びプロセス変動にわたって０．１５Ｖの拡散
しかないことである。このような小さい電圧拡散しか伴
わないので、図２に示された型式の回路は、最新３Ｖ集
積回路内に使用される目的に見事に適合するのである。

【００１７】

【発明の効果】本発明は、いくつかの利点を提供する。
本発明の１つの利点は、温度及びプロセス変動が起こる
とき本発明が制御信号のスイッチング点の変動の非常に
狭い範囲を有し、及び本発明が最新３Ｖ集積回路内に使
用され得ることである。

【００１８】好適実施例が、上文に詳細に説明された。
云うまでもなく、本発明の範囲は、また、説明されたも
のと異なるが、なおその特許請求にある範囲内の実施例
も含む。

【００１９】本発明は図解の実施例を参照して説明され
たけれども、この説明が限定的な意味に解釈されること
を意図しているのではない。図解の実施例の種々の変形
及び組合わせばかりではなく、本発明の他の実施例も、
本説明を参照するならば当業者に明白である。したがっ
て、添付の特許請求の範囲は、あらゆるどのこのようよ
うな変形及び実施例も包含することを意図する。

【００２０】以上の説明に関し更に以下の項を開示す
る。

【００２１】（１） 基準接続点に第１トランジスタの
ソースを接続された、前記第１トランジスタ、前記第１
トランジスタのドレインとゲートとに第１抵抗器の第１
端を接続された、前記第１抵抗器、前記第１抵抗器の第
２端に第２抵抗器の第１端を接続され、かつ電圧源に前
記第２抵抗器の第２端を接続された、前記第２抵抗器、
及び前記第１抵抗器の前記第２端に第２トランジスタの
ゲートを接続され、出力線に前記第２トランジスタのド
レインを接続され、かつ前記基準接続点に前記第２トラ
ンジスタのソースを接続された、前記第２トランジスタ
を含む電力投入三状態電圧制御回路。

【００２２】（２） 第１項記載の回路において、前記
第１トランジスタが前記第２トランジスタより低いしき
い値電圧を有する、回路。

【００２３】（３） 第１項記載の回路において、前記
第１トランジスタがＮＭＯＳトランジスタである、回
路。

【００２４】（４） 第３項記載の回路において、前記
第２トランジスタがＮＭＯＳトランジスタである、回
路。

【００２５】（５） 第４項記載の回路において、前記
第１トランジスタが前記第２トランジスタより大きいチ
ャネル幅対長さ比を有する、回路。

【００２６】（６） 第１項記載の回路であって、前記
第２トランジスタのドレインに第３抵抗器の第１端を接
続され、かつ前記電圧源に前記第３抵抗器の第２端を接
続された、前記第３抵抗器を更に含む回路。

【００２７】（７） 第６項記載の回路であって、前記
出力線に接続されたインバータを更に含む回路。

【００２８】（８） 第７項記載の回路において、前記
インバータが、前記出力線に第３トランジスタのゲート
を接続され、前記電圧源に前記第３トランジスタのソー
スを接続され、かつ前記第３トランジスタのドレインが
制御信号出力を提供する、前記第３トランジスタ、前記
出力線に第４トランジスタのゲートを接続され、前記第
３トランジスタのドレインに前記第４トランジスタのド
レインを接続され、前記基準点に前記第４トランジスタ
のソースを接続された、前記第４トランジスタ、を更に
含む、回路。

【００２９】（９） 第１項記載の回路において、前記
電圧源の電圧が０Ｖと５．５Ｖとの間の電圧範囲にわた
って傾斜させられる、回路。

【００３０】（１０） 第９項記載の回路において、前
記電圧源の電圧が３．２Ｖと３．４Ｖとの間にあると
き、前記第２トランジスタがターンオンさせられる、回
路。

【００３１】（１１） 第１項記載の回路において、前
記電圧源の電圧が０Ｖと５．５Ｖとの間で傾斜させられ
る、回路。

【００３２】（１２） 第１項記載の回路において、前
記第１抵抗器が１２０ｋΩの値を有する、回路。

【００３３】（１３） 第１項記載の回路において、前
記第２抵抗器が１７ｋΩの値を有する、回路。

【００３４】（１４） 第１項記載の回路において、前
記第１トランジスタが１５０μｍのチャネル幅及び１μ
ｍのチャネル長さを有する、回路。

【００３５】（１５） 第１項記載の回路において、前
記第２トランジスタが１２μｍのチャネル幅及び３μｍ
のチャネル長さを有する、回路。

【００３６】（１６） 第６項記載の回路において、前
記第３抵抗器が１５０ｋΩの値を有する、回路。

【００３７】（１７） いつ集積回路の出力が高インピ
ーダンス状態から正規動作状態へ遷移するかを制御する
制御信号を提供する方法であって、基準接続点に第１ト
ランジスタのソースを結合するステップ、前記第１トラ
ンジスタのドレインとゲートとに第１抵抗器の第１端を
結合するステップ、前記第１抵抗器の第２端に第２抵抗
器の第１端を結合するステップ、電圧源に前記第２抵抗
器の第２端を結合するステップ、前記第１抵抗器の前記
第２端に第２トランジスタのゲートを結合するステッ
プ、前記基準接続点に前記第２トランジスタのソースを
結合するステップ、及び前記第２トランジスタのドレイ
ンから制御信号を提供するステップを含む方法。

【００３８】（１８） 第１７項記載の方法であって、
第３抵抗器の第１端に前記第２トランジスタのドレイン
を結合するステップを更に含む方法。

【００３９】（１９） 第１８項記載の方法であって、
前記電圧源に前記第３抵抗器の第２端を結合するステッ
プを更に含む方法。

【００４０】（２０） 第１９項記載の方法であって、
インバータに前記制御信号を結合するステップを更に含
む方法。

【００４１】（２１） 電力投入三状態電圧制御回路
は、基準接続点に第１トランジスタ２３５のソースを接
続され、前記第１トランジスタ２３５のドレインとゲー
トとに第１抵抗器２２１の第１端を接続され、前記第１
抵抗器２２１の第２端に第２抵抗器２１１の第１端を接
続され、電圧源に前記第２抵抗器２１１の第２端を接続
され、前記第１抵抗器２１１の前記第２端に第２トラン
ジスタ２５１のゲートを接続され、出力線２６１に前記
第２トランジスタ２５１のドレインを接続され、かつ前
記基準接続点に前記第２トランジスタ２５１のソースを
接続される。

【図面の簡単な説明】

【図１】先行技術の電力投入三状態電圧制御回路の回路
図。

【図２】温度及びプロセス変動にわたって引き締まった
制御を有する本発明の好適実施例の改善電力投入三状態
電圧制御回路の回路図。

【図３】図１の回路のような先行技術の回路の性能を示
す波形図。

【図４】図２の本発明の好適実施例の回路の性能を示す
波形図。

【符号の説明】

２１１、２２１ （分圧器の部分を形成する）抵抗器 ２３１ 電源電圧接続点 ２３５ （分圧器内に使用される）トランジスタ ２５１ （スイッチング）トランジスタ ２６１ （出力）接続点 ２６５ 基準接続点 ２７１、２８１ （インバータを形成する）トランジス
タ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 基準接続点に第１トランジスタのソース
   を接続された、前記第１トランジスタ、 前記第１トランジスタのドレインとゲートとに第１抵抗
   器の第１端を接続された、前記第１抵抗器、 前記第１抵抗器の第２端に第２抵抗器の第１端を接続さ
   れ、かつ電圧源に前記第２抵抗器の第２端を接続され
   た、前記第２抵抗器、及び前記第１抵抗器の前記第２端
   に第２トランジスタのゲートを接続され、出力線に前記
   第２トランジスタのドレインを接続され、かつ前記基準
   接続点に前記第２トランジスタのソースを接続された、
   前記第２トランジスタを含む電力投入三状態電圧制御回
   路。
2. 【請求項２】 いつ集積回路の出力が高インピーダンス
   状態から正規動作状態へ遷移するかを制御する制御信号
   を提供する方法であって、 基準接続点に第１トランジスタのソースを結合するステ
   ップ、 前記第１トランジスタのドレインとゲートとに第１抵抗
   器の第１端を結合するステップ、 前記第１抵抗器の第２端に第２抵抗器の第１端を結合す
   るステップ、 電圧源に前記第２抵抗器の第２端を結合するステップ、 前記第１抵抗器の前記第２端に第２トランジスタのゲー
   トを結合するステップ、 前記基準接続点に前記第２トランジスタのソースを結合
   するステップ、及び前記第２トランジスタのドレインか
   ら制御信号を提供するステップを含む方法。