JPH08185699A - 走査型メモリ装置および誤り訂正方法 - Google Patents
走査型メモリ装置および誤り訂正方法Info
- Publication number
- JPH08185699A JPH08185699A JP6340447A JP34044794A JPH08185699A JP H08185699 A JPH08185699 A JP H08185699A JP 6340447 A JP6340447 A JP 6340447A JP 34044794 A JP34044794 A JP 34044794A JP H08185699 A JPH08185699 A JP H08185699A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cell array
- row
- memory device
- normal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 17
- 239000000523 sample Substances 0.000 claims abstract description 89
- 238000003491 array Methods 0.000 claims abstract description 25
- 230000002950 deficient Effects 0.000 claims description 31
- 238000001514 detection method Methods 0.000 claims description 9
- 230000007257 malfunction Effects 0.000 claims description 5
- 238000004321 preservation Methods 0.000 claims description 5
- 239000000872 buffer Substances 0.000 description 26
- 238000010586 diagram Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 230000001066 destructive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002195 synergetic effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
- G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
- G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1816—Testing
- G11B20/182—Testing using test patterns
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1883—Methods for assignment of alternate areas for defective areas
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
- G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
- G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
- G11B9/1463—Record carriers for recording or reproduction involving the use of microscopic probe means
- G11B9/1472—Record carriers for recording or reproduction involving the use of microscopic probe means characterised by the form
- G11B9/1481—Auxiliary features, e.g. reference or indexing surfaces
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 多数の微小プローブにより情報の書込み／読
出しを行う、大容量かつ高速な走査型メモリ装置および
これに適用される誤り訂正方法を提供する。 【構成】 多数のセルアレー２１からなるメモリ領域を
有するメモリ部材２と、前記各セルアレーのそれぞれに
一つづつ対応して互いに固定されて設けられた多数のプ
ローブ１１と、前記各セルアレーのそれぞれに対して、
対応するプローブの位置を一斉に変化させるように動作
する位置決め装置４１と、からなる走査型メモリ装置で
あって、前記各セルアレーは、該セルアレーの“正常”
または“故障”情報をそれぞれ記憶するセルアレー状態
記憶領域２４を有している。そして、前記各セルアレー
における故障セルを検出し、あるセルアレー中の故障セ
ル数が所定数を超えるときは、そのセルアレーを“故
障”とし、“故障”とされたセルアレーを、“正常”と
されるセルアレーに論理的に置き換える。
出しを行う、大容量かつ高速な走査型メモリ装置および
これに適用される誤り訂正方法を提供する。 【構成】 多数のセルアレー２１からなるメモリ領域を
有するメモリ部材２と、前記各セルアレーのそれぞれに
一つづつ対応して互いに固定されて設けられた多数のプ
ローブ１１と、前記各セルアレーのそれぞれに対して、
対応するプローブの位置を一斉に変化させるように動作
する位置決め装置４１と、からなる走査型メモリ装置で
あって、前記各セルアレーは、該セルアレーの“正常”
または“故障”情報をそれぞれ記憶するセルアレー状態
記憶領域２４を有している。そして、前記各セルアレー
における故障セルを検出し、あるセルアレー中の故障セ
ル数が所定数を超えるときは、そのセルアレーを“故
障”とし、“故障”とされたセルアレーを、“正常”と
されるセルアレーに論理的に置き換える。
Description
【０００１】
【産業上の利用分野】本発明は、多数の微小プローブに
より情報の書込み／読出しを行う走査型メモリ装置およ
びこれに適用される誤り訂正方法に関し、特に、記録メ
ディアの欠陥や書込み／読出し動作における誤りに対し
て頑強な超高密度メモリ装置に関する。
より情報の書込み／読出しを行う走査型メモリ装置およ
びこれに適用される誤り訂正方法に関し、特に、記録メ
ディアの欠陥や書込み／読出し動作における誤りに対し
て頑強な超高密度メモリ装置に関する。
【０００２】
【技術背景】大量の情報を比較的高速に記録再生するた
めの装置として、現在、固定磁気ディスク装置（ＨＤ
Ｄ）や光ディスク装置（ＯＤＤ）のような回転体記録装
置が広く用いられている。しかし、これらの装置におい
ては、近い将来、記録密度の向上が極めて困難になると
予想される。ＨＤＤでは、磁気記録密度の物理的限界は
１００Ｇビット／ｃｍ２程度とされるものの、これを実
現するための精密機械技術の開発や、書込み／読出し技
術の開発は実際には極めて困難であり、実用的限界は１
０Ｇビット／ｃｍ２と考えられる。ＯＤＤでは通常、記
録密度の限界は光の波長によって与えられ、せいぜい１
Ｇビット／ｃｍ２である。光の波長の限界を超えるため
の新規な技術として、いわゆる「光のトンネル効果」を
利用する方法も提案されているが、この方法による場合
にも精密機械技術が障害となり、ＨＤＤを超える記録密
度の実用化は極めて困難と考えられる。
めの装置として、現在、固定磁気ディスク装置（ＨＤ
Ｄ）や光ディスク装置（ＯＤＤ）のような回転体記録装
置が広く用いられている。しかし、これらの装置におい
ては、近い将来、記録密度の向上が極めて困難になると
予想される。ＨＤＤでは、磁気記録密度の物理的限界は
１００Ｇビット／ｃｍ２程度とされるものの、これを実
現するための精密機械技術の開発や、書込み／読出し技
術の開発は実際には極めて困難であり、実用的限界は１
０Ｇビット／ｃｍ２と考えられる。ＯＤＤでは通常、記
録密度の限界は光の波長によって与えられ、せいぜい１
Ｇビット／ｃｍ２である。光の波長の限界を超えるため
の新規な技術として、いわゆる「光のトンネル効果」を
利用する方法も提案されているが、この方法による場合
にも精密機械技術が障害となり、ＨＤＤを超える記録密
度の実用化は極めて困難と考えられる。
【０００３】また、ＨＤＤやＯＤＤの限界を超える記録
密度とデータ転送速度を実現し得る装置として提案され
たものに、スリワによる装置（特開平４−２８９５８０
号、米国特許５，２１６，６３１）や斉藤等による走査
型のメモリ装置に関する出願（特願平６−２７０２９７
号）がある。これは、書込み／読出しの原理として走査
プローブ顕微鏡の原理を利用したもので、多数のプロー
ブを具備し、記録メディアは回転させずいわゆる走査型
の移動をする。これらの機構により磁性体よりも高密度
の記録メディアの使用と多数のプローブの並列動作が可
能となる。
密度とデータ転送速度を実現し得る装置として提案され
たものに、スリワによる装置（特開平４−２８９５８０
号、米国特許５，２１６，６３１）や斉藤等による走査
型のメモリ装置に関する出願（特願平６−２７０２９７
号）がある。これは、書込み／読出しの原理として走査
プローブ顕微鏡の原理を利用したもので、多数のプロー
ブを具備し、記録メディアは回転させずいわゆる走査型
の移動をする。これらの機構により磁性体よりも高密度
の記録メディアの使用と多数のプローブの並列動作が可
能となる。
【０００４】しかし、上記スリワや斉藤等の走査型のメ
モリ装置のような新規メカニズム（以下、「走査型メモ
リ」と称する）に対して、これをシステムとしてまとめ
て実用的な装置を構成するための技術は未だ殆ど知られ
ていない。また、ディスクアレー等の、回転体記録装置
で培われたシステム化技術は走査型メモリに対して必ず
しも有効ではない。さらに、記録密度が高くなり記憶容
量が増大するに伴い、欠陥のない記録メディアを使うこ
とは事実上不可能になり、書込み／読出しの誤動作が無
視できなくなるが、これらの問題に対しても、走査型メ
モリの技術分野において、未だ殆ど解決策が知られてい
ない。
モリ装置のような新規メカニズム（以下、「走査型メモ
リ」と称する）に対して、これをシステムとしてまとめ
て実用的な装置を構成するための技術は未だ殆ど知られ
ていない。また、ディスクアレー等の、回転体記録装置
で培われたシステム化技術は走査型メモリに対して必ず
しも有効ではない。さらに、記録密度が高くなり記憶容
量が増大するに伴い、欠陥のない記録メディアを使うこ
とは事実上不可能になり、書込み／読出しの誤動作が無
視できなくなるが、これらの問題に対しても、走査型メ
モリの技術分野において、未だ殆ど解決策が知られてい
ない。
【０００５】
【発明の目的】本発明は、上記のような問題を解決する
ために提案されたもので、走査型メモリに対して実用的
なシステム化技術を提供すること、具体的にはメディア
の欠陥や書込み／読出し動作における誤りに対して頑強
で、かつ高速アクセスが可能な走査型メモリ装置を提供
することを目的とするものである。
ために提案されたもので、走査型メモリに対して実用的
なシステム化技術を提供すること、具体的にはメディア
の欠陥や書込み／読出し動作における誤りに対して頑強
で、かつ高速アクセスが可能な走査型メモリ装置を提供
することを目的とするものである。
【０００６】
【発明の概要】すなわち、本発明のメモリ装置は、互い
に固定された多数のセルアレーからなるメモリ領域を有
するメモリ部材と、前記各セルアレーのそれぞれに１つ
づつ対応して互いに固定されて設けられた多数のプロー
ブと、前記各セルアレーのそれぞれに対して、対応する
各プローブの位置を一斉に変化させるように動作する位
置決め装置と、からなる走査型メモリ装置であって、前
記各セルアレーは、該セルアレーの“正常”または“故
障”情報をそれぞれ記憶するセルアレー状態記憶領域を
有してなることを特徴とする。
に固定された多数のセルアレーからなるメモリ領域を有
するメモリ部材と、前記各セルアレーのそれぞれに１つ
づつ対応して互いに固定されて設けられた多数のプロー
ブと、前記各セルアレーのそれぞれに対して、対応する
各プローブの位置を一斉に変化させるように動作する位
置決め装置と、からなる走査型メモリ装置であって、前
記各セルアレーは、該セルアレーの“正常”または“故
障”情報をそれぞれ記憶するセルアレー状態記憶領域を
有してなることを特徴とする。
【０００７】本発明においては、プローブは、静電アク
チュエータ型、バイモルフ型、圧電型等、種々動作機構
のものが使用される。また、複数のプローブとメモリ部
材とのｘ−ｙ方向への相対的な移動は、通常、メモリ部
材側をプローブに対して動作させることにより行われ
る。これらの動作原理等については、前述のスリワや斉
藤等による文献に詳しく記載されている。
チュエータ型、バイモルフ型、圧電型等、種々動作機構
のものが使用される。また、複数のプローブとメモリ部
材とのｘ−ｙ方向への相対的な移動は、通常、メモリ部
材側をプローブに対して動作させることにより行われ
る。これらの動作原理等については、前述のスリワや斉
藤等による文献に詳しく記載されている。
【０００８】走査型メモリにおいては、一般に、プロー
ブはＮ行Ｍ列の二次元配列をなしており、メモリ領域は
プローブと同様の配列をなすＮ行Ｍ列のセルアレーから
形成される。通常、Ｎ，Ｍの値は数十〜数百とされる。
ブはＮ行Ｍ列の二次元配列をなしており、メモリ領域は
プローブと同様の配列をなすＮ行Ｍ列のセルアレーから
形成される。通常、Ｎ，Ｍの値は数十〜数百とされる。
【０００９】ここで、セルアレーとは、メモリ領域のう
ち１本のプローブがアクセスできる範囲である。また、
セルアレーには、プローブの解像度等に応じたｎ行×ｍ
列の二次元配列をなす記録セルが形成される。通常、
ｎ，ｍの値は数百〜数千とされる。本発明のメモリ装置
では、セルアレー自体に（すなわち、各セルアレーのセ
ルアレー状態記憶領域に）、該セルアレーが“正常”で
あるか“故障”であるかの情報が書き込まれるので、
“故障”とされたセルアレーに対する処理（該セルアレ
ーについては、書込み／読出しを行わないと言った処理
や、該セルアレーを“正常”なセルアレーに置き換える
等処理）の単純化が図られる。
ち１本のプローブがアクセスできる範囲である。また、
セルアレーには、プローブの解像度等に応じたｎ行×ｍ
列の二次元配列をなす記録セルが形成される。通常、
ｎ，ｍの値は数百〜数千とされる。本発明のメモリ装置
では、セルアレー自体に（すなわち、各セルアレーのセ
ルアレー状態記憶領域に）、該セルアレーが“正常”で
あるか“故障”であるかの情報が書き込まれるので、
“故障”とされたセルアレーに対する処理（該セルアレ
ーについては、書込み／読出しを行わないと言った処理
や、該セルアレーを“正常”なセルアレーに置き換える
等処理）の単純化が図られる。
【００１０】セルアレーが、“正常”であるか“故障”
であるかは、通常は、該セルアレー中の故障セルの数
（セルアレー中の全セルの個数に対する相対数、あるい
はセルアレー中の絶対数）により判断する。具体的に
は、前記各セルアレーにおける故障セルを検出し、ある
セルアレー中の故障セル数が所定数を超えるときは、そ
のセルアレーを“故障”とすることができる。“故障”
とされたセルアレーには、上述したように“故障”であ
る旨の情報が書き込まれ、該セルアレーへの通常のデー
タの書込み／読出しはなされない。
であるかは、通常は、該セルアレー中の故障セルの数
（セルアレー中の全セルの個数に対する相対数、あるい
はセルアレー中の絶対数）により判断する。具体的に
は、前記各セルアレーにおける故障セルを検出し、ある
セルアレー中の故障セル数が所定数を超えるときは、そ
のセルアレーを“故障”とすることができる。“故障”
とされたセルアレーには、上述したように“故障”であ
る旨の情報が書き込まれ、該セルアレーへの通常のデー
タの書込み／読出しはなされない。
【００１１】“故障”とされたセルアレーは、“故障”
とされない（すなわち、“正常”とされる）セルアレー
に論理的に置き換えることができる。通常は、製造時
（あるいは、工場出荷時）において、不使用のセルアレ
ー（例えば、一定数のセルアレー、あるいは全セルアレ
ー数の何分の１か）をスペアとしてストックしておく。
ユーザによるメモリ装置の使用等により正常なセルアレ
ーが故障したときは、該故障したセルアレー（故障セル
アレー）を、上記スペアとしてストックしてある正常な
セルアレー（正常セルアレー）と論理的な置き換えを行
う。セルアレーの置き換えは次のようにして行うことが
できる。すなわち、いま置き換えたい故障セルアレー
（新たに故障となったセルアレー）を含むセルアレー行
（Ｎ行Ｍ列をなすセルアレー配列における同一行のセル
アレーの集まり）のデータ全てを、一旦、スペアのセル
アレー行に移動する。この移動は、セルアレー行ごと
に、通常の動作の合間を利用して行うことができる。全
てのデータが該スペアのセルアレー行に移されたら、前
記の新たに故障となったセルアレーに“故障”のラベル
を貼り、前記スペアのセルアレー行からもとのセルアレ
ー行にデータを戻す。
とされない（すなわち、“正常”とされる）セルアレー
に論理的に置き換えることができる。通常は、製造時
（あるいは、工場出荷時）において、不使用のセルアレ
ー（例えば、一定数のセルアレー、あるいは全セルアレ
ー数の何分の１か）をスペアとしてストックしておく。
ユーザによるメモリ装置の使用等により正常なセルアレ
ーが故障したときは、該故障したセルアレー（故障セル
アレー）を、上記スペアとしてストックしてある正常な
セルアレー（正常セルアレー）と論理的な置き換えを行
う。セルアレーの置き換えは次のようにして行うことが
できる。すなわち、いま置き換えたい故障セルアレー
（新たに故障となったセルアレー）を含むセルアレー行
（Ｎ行Ｍ列をなすセルアレー配列における同一行のセル
アレーの集まり）のデータ全てを、一旦、スペアのセル
アレー行に移動する。この移動は、セルアレー行ごと
に、通常の動作の合間を利用して行うことができる。全
てのデータが該スペアのセルアレー行に移されたら、前
記の新たに故障となったセルアレーに“故障”のラベル
を貼り、前記スペアのセルアレー行からもとのセルアレ
ー行にデータを戻す。
【００１２】また、本発明では、前記多数のプローブ
を、行単位または列単位で群分けして構成し、これらの
群分けされたプローブ群のそれぞれに、データ転送線が
１本づつ帰属するように構成することができる。したが
って、データ転送の線数を少なくできるので、集積化が
容易となる。各プローブに対応して、それぞれプローブ
制御回路が備えられる。これらのプローブ制御回路に
は、メモリ領域全体についてのセル行またはセル列が
“正常”であるか“故障”であるかの情報を記憶する記
憶部（通常、１ビット）が設けられている。ここで、セ
ル行とは同一行のセルアレーにおける同一行のセルの全
体を、同一列のセルアレーにおける同一列のセルの全体
をそれぞれ意味する。
を、行単位または列単位で群分けして構成し、これらの
群分けされたプローブ群のそれぞれに、データ転送線が
１本づつ帰属するように構成することができる。したが
って、データ転送の線数を少なくできるので、集積化が
容易となる。各プローブに対応して、それぞれプローブ
制御回路が備えられる。これらのプローブ制御回路に
は、メモリ領域全体についてのセル行またはセル列が
“正常”であるか“故障”であるかの情報を記憶する記
憶部（通常、１ビット）が設けられている。ここで、セ
ル行とは同一行のセルアレーにおける同一行のセルの全
体を、同一列のセルアレーにおける同一列のセルの全体
をそれぞれ意味する。
【００１３】前記各プローブ制御回路は、１つ前のプロ
ーブ制御回路から動作終了信号を受けたときには次のよ
うに動作する。すなわち、前記記憶部に“正常”情報が
記憶されている場合には、データの転送を終えた後に、
動作終了信号をプローブの配列順に従う次のプローブ制
御回路に送出する。また、前記各プローブ制御回路は、
前記記憶部に“故障”情報が記憶されている場合には、
データの転送を行うことなく、動作終了信号をプローブ
の配列順に従う次のプローブ制御回路に送出する。書込
み／読出しに関して、セルアレーの物理的な配置を、論
理的な配置に変換することができる。このような構成と
することにより、メモリ装置の外部回路等は、セルアレ
ーの“正常”または“故障”を意識することなく、メモ
リ領域にアクセスすることができる。
ーブ制御回路から動作終了信号を受けたときには次のよ
うに動作する。すなわち、前記記憶部に“正常”情報が
記憶されている場合には、データの転送を終えた後に、
動作終了信号をプローブの配列順に従う次のプローブ制
御回路に送出する。また、前記各プローブ制御回路は、
前記記憶部に“故障”情報が記憶されている場合には、
データの転送を行うことなく、動作終了信号をプローブ
の配列順に従う次のプローブ制御回路に送出する。書込
み／読出しに関して、セルアレーの物理的な配置を、論
理的な配置に変換することができる。このような構成と
することにより、メモリ装置の外部回路等は、セルアレ
ーの“正常”または“故障”を意識することなく、メモ
リ領域にアクセスすることができる。
【００１４】また、本発明の走査型メモリ装置は、互い
に固定された多数のセルアレーからなるメモリ領域を有
するメモリ部材と、前記各セルアレーのそれぞれに１つ
づつ対応して互いに固定されて設けられ、行単位または
列単位で群分けされたプローブと、前記各セルアレーの
それぞれに対して、対応するプローブの位置を一斉に変
化させるように動作する位置決め装置と、からなるもの
で、前記各プローブ群にはデータ転送線が１本づつ帰属
し、かつ、メモリ領域のセル行またはセル列は、該セル
列またはセル行が“正常”または“故障”情報をそれぞ
れ記憶する行状態記憶領域または列状態記憶領域を有し
てなることを特徴とする。
に固定された多数のセルアレーからなるメモリ領域を有
するメモリ部材と、前記各セルアレーのそれぞれに１つ
づつ対応して互いに固定されて設けられ、行単位または
列単位で群分けされたプローブと、前記各セルアレーの
それぞれに対して、対応するプローブの位置を一斉に変
化させるように動作する位置決め装置と、からなるもの
で、前記各プローブ群にはデータ転送線が１本づつ帰属
し、かつ、メモリ領域のセル行またはセル列は、該セル
列またはセル行が“正常”または“故障”情報をそれぞ
れ記憶する行状態記憶領域または列状態記憶領域を有し
てなることを特徴とする。
【００１５】このメモリ装置では、前述したメモリ装置
がセルアレーに該セルアレーの“正常”または“故障”
情報を記憶していたのに対し、メモリ領域のセル行また
はセル列に、該セル行またはセル列の“正常”または
“故障”情報を記憶している。
がセルアレーに該セルアレーの“正常”または“故障”
情報を記憶していたのに対し、メモリ領域のセル行また
はセル列に、該セル行またはセル列の“正常”または
“故障”情報を記憶している。
【００１６】この場合、たとえばメモリ領域全体につい
ての、ひとつのセル行またはセル列の何分の一かが故障
セルである場合に、該セル行またはセル列を“故障”と
することができるが、通常は、前記行単位または列単位
の前記プローブ群による一度の故障セルの検出動作によ
り検出された故障セルの個数に基づいて、前記メモリ領
域のセル行またはセル列が“正常”であるか“故障”で
あるかを判断する。
ての、ひとつのセル行またはセル列の何分の一かが故障
セルである場合に、該セル行またはセル列を“故障”と
することができるが、通常は、前記行単位または列単位
の前記プローブ群による一度の故障セルの検出動作によ
り検出された故障セルの個数に基づいて、前記メモリ領
域のセル行またはセル列が“正常”であるか“故障”で
あるかを判断する。
【００１７】このようにして、あるセル行またはセル列
が“故障”であると判断された場合には、該“故障”と
されたセル行またはセル列を、該セル行またはセル列単
位で、“故障”とされない（すなわち、“正常”な）セ
ル行またはセル列に論理的に置き換えることができる。
この場合にも、通常はスペアのセル行またはセル列を予
めメモリ領域内にストックしておく。
が“故障”であると判断された場合には、該“故障”と
されたセル行またはセル列を、該セル行またはセル列単
位で、“故障”とされない（すなわち、“正常”な）セ
ル行またはセル列に論理的に置き換えることができる。
この場合にも、通常はスペアのセル行またはセル列を予
めメモリ領域内にストックしておく。
【００１８】セル行またはセル列が“正常”であるかま
たは“故障”であるか、さらに“故障”であるときに、
どのセル列に置き換えるかの情報は、特定の１つのセル
アレーにまとめて書き込んでおくこともできる。しか
し、短時間でのプローブによる書込み／読出しを行う等
のためには、前記行単位または列単位の前記プローブ群
による一度の書込み／読出し動作に対応するセルブロッ
クのうち、特に、最初のセルブロック（プローブが最初
にアクセスするセルブロック）に、該セルブロックが
“正常”であるか“故障”であるかの情報を記録してお
くことが好ましい。
たは“故障”であるか、さらに“故障”であるときに、
どのセル列に置き換えるかの情報は、特定の１つのセル
アレーにまとめて書き込んでおくこともできる。しか
し、短時間でのプローブによる書込み／読出しを行う等
のためには、前記行単位または列単位の前記プローブ群
による一度の書込み／読出し動作に対応するセルブロッ
クのうち、特に、最初のセルブロック（プローブが最初
にアクセスするセルブロック）に、該セルブロックが
“正常”であるか“故障”であるかの情報を記録してお
くことが好ましい。
【００１９】また、本発明の誤り訂正方法は、上記した
メモリ装置に適用される誤り訂正方法であって、読出し
データに２組の誤り訂正符号を設定し、一方の誤り訂正
符号を通常の読出しに使用し、他方の誤り訂正符号を、
該メモリ装置の誤動作の発生に対するデータの保全に用
いることを特徴とする。この場合において、通常の読出
し時に行われる誤り検出の結果により、前記データの保
全を行うことができる。さらに、通常の動作の合間を利
用して、該動作中に生じた故障セルの発生を検出し、該
検出結果に基づき、故障部分の置き換えを行うこともで
きよう。
メモリ装置に適用される誤り訂正方法であって、読出し
データに２組の誤り訂正符号を設定し、一方の誤り訂正
符号を通常の読出しに使用し、他方の誤り訂正符号を、
該メモリ装置の誤動作の発生に対するデータの保全に用
いることを特徴とする。この場合において、通常の読出
し時に行われる誤り検出の結果により、前記データの保
全を行うことができる。さらに、通常の動作の合間を利
用して、該動作中に生じた故障セルの発生を検出し、該
検出結果に基づき、故障部分の置き換えを行うこともで
きよう。
【００２０】なお、上述したセルアレーの置き換えは、
必ずしもセルアレー単位でなくてもよく、例えばセルア
レーの１／２，１／４，・・・、あるいはセルアレーの
２倍，４倍，・・・を単位として行うこともできるが、
システム管理の上からは、１つのセルアレー単位として
行うことが好ましい。
必ずしもセルアレー単位でなくてもよく、例えばセルア
レーの１／２，１／４，・・・、あるいはセルアレーの
２倍，４倍，・・・を単位として行うこともできるが、
システム管理の上からは、１つのセルアレー単位として
行うことが好ましい。
【００２１】
【実施例】図１における走査型メモリ装置は、プローブ
基材１上に互いに固定された多数のプローブ１１と、こ
れらプローブ１１にそれぞれ対応し、メモリ部材２上に
互いに固定されたセルアレー２１（全体でメモリ領域を
構成する）とが、相対的に移動できる構成としてある。
図１において、プローブ１１は静電駆動型のものであ
る。
基材１上に互いに固定された多数のプローブ１１と、こ
れらプローブ１１にそれぞれ対応し、メモリ部材２上に
互いに固定されたセルアレー２１（全体でメモリ領域を
構成する）とが、相対的に移動できる構成としてある。
図１において、プローブ１１は静電駆動型のものであ
る。
【００２２】本実施例の静電動作型の走査型メモリ装置
においては、セルアレー２１の記録セルに対するプロー
ブ１１の位置決めは、通常は、メモリ部材２を移動させ
ることにより行われる。
においては、セルアレー２１の記録セルに対するプロー
ブ１１の位置決めは、通常は、メモリ部材２を移動させ
ることにより行われる。
【００２３】本実施例では、プローブ１１は、Ｎ行×Ｍ
列の二次元に配列され、またセルアレー２１もプローブ
１１に対応してＮ行×Ｍ列の二次元に配列されている。
また、各セルアレー２１にはセルがｎ行×ｍ列の二次元
配列により構成されている（後述する図２参照）。本実
施例では、Ｎ＝Ｍ＝１００、ｎ＝ｍ＝１０２４としてあ
り、１つのセルアレー２１あたりの記憶容量は１Ｍビッ
ト、メモリ装置全体では１０Ｇビットである。
列の二次元に配列され、またセルアレー２１もプローブ
１１に対応してＮ行×Ｍ列の二次元に配列されている。
また、各セルアレー２１にはセルがｎ行×ｍ列の二次元
配列により構成されている（後述する図２参照）。本実
施例では、Ｎ＝Ｍ＝１００、ｎ＝ｍ＝１０２４としてあ
り、１つのセルアレー２１あたりの記憶容量は１Ｍビッ
ト、メモリ装置全体では１０Ｇビットである。
【００２４】一般に、走査型メモリ装置においては、メ
モリ部材２に対するプローブ１１の相対移動速度は、Ｈ
ＤＤのような回転体記録装置の場合とは異なり、例えば
３ｍｍ／ｓと遅い。セルサイズを３０ｎｍとすると、１
本のプローブ１１のデータ転送速度は１００ｋｂｐｓ
（ビット／ｓ）程度である。このデータ転送速度の値は
プローブ１１が１本だと遅すぎるが、本実施例のメモリ
装置では、同一行の各プローブ１１（これらプローブの
集合を「プローブ群」と言う）には共通のデータ線が接
続されており、該データ線からは、転送速度が１００×
１００ｋｂｐｓ程度のシリアル信号を得ることができる
ので、データの転送速度が実用上遅すぎることはない。
モリ部材２に対するプローブ１１の相対移動速度は、Ｈ
ＤＤのような回転体記録装置の場合とは異なり、例えば
３ｍｍ／ｓと遅い。セルサイズを３０ｎｍとすると、１
本のプローブ１１のデータ転送速度は１００ｋｂｐｓ
（ビット／ｓ）程度である。このデータ転送速度の値は
プローブ１１が１本だと遅すぎるが、本実施例のメモリ
装置では、同一行の各プローブ１１（これらプローブの
集合を「プローブ群」と言う）には共通のデータ線が接
続されており、該データ線からは、転送速度が１００×
１００ｋｂｐｓ程度のシリアル信号を得ることができる
ので、データの転送速度が実用上遅すぎることはない。
【００２５】もちろん、共通のデータ線が接続されたプ
ローブ群を複数並列接続して、さらに転送速度を整数倍
に大きくすることもできる。また、例えば、上記プロー
ブ群の半分を単位としてデータ転送することもできる。
システム管理の観点からは、プローブ１１の一度の動作
で転送できるセル数（すなわち、並列度）は１つのプロ
ーブ群に含まれるプローブ数Ｍの整数倍であることが好
ましい。
ローブ群を複数並列接続して、さらに転送速度を整数倍
に大きくすることもできる。また、例えば、上記プロー
ブ群の半分を単位としてデータ転送することもできる。
システム管理の観点からは、プローブ１１の一度の動作
で転送できるセル数（すなわち、並列度）は１つのプロ
ーブ群に含まれるプローブ数Ｍの整数倍であることが好
ましい。
【００２６】図２は、メモリ部材２のメモリ領域を拡大
して示す参考図であり、同図では各セルアレー２１の位
置を行要素と列要素により示し、同一行のセルアレー２
１の集合（セルアレー行２０）を太線で例示してある。
また、図２では、各セルアレー２１内のセルの位置を行
要素と列要素により示してある。ここでは、各セルアレ
ー２１のセル位置（４，５）に配置されたプローブ１１
を黒点で例示してある。さらに、図２では、各セルアレ
ー行２０における同一行（図２ではｉ行を示す）のセル
の集合をセル行２２で示してある。図２では、さらに、
（１，１）、（１，２）、・・・で示されるセルアレー
２１の、ｉ行，５列目のセルからなるセルブロックを符
合２３で示してある。ここで、セルブロックとは、プロ
ーブ群による一度の書込み／読出し動作における、各プ
ローブに対応するセルの集まりである。
して示す参考図であり、同図では各セルアレー２１の位
置を行要素と列要素により示し、同一行のセルアレー２
１の集合（セルアレー行２０）を太線で例示してある。
また、図２では、各セルアレー２１内のセルの位置を行
要素と列要素により示してある。ここでは、各セルアレ
ー２１のセル位置（４，５）に配置されたプローブ１１
を黒点で例示してある。さらに、図２では、各セルアレ
ー行２０における同一行（図２ではｉ行を示す）のセル
の集合をセル行２２で示してある。図２では、さらに、
（１，１）、（１，２）、・・・で示されるセルアレー
２１の、ｉ行，５列目のセルからなるセルブロックを符
合２３で示してある。ここで、セルブロックとは、プロ
ーブ群による一度の書込み／読出し動作における、各プ
ローブに対応するセルの集まりである。
【００２７】以下、本実施例におけるメモリ装置の動作
を順を追って説明する。 （１）メモリ装置の初期化 この初期化は、通常は、メモリ装置の製造後に行う。図
３は、セルアレー２１を更に拡大して示す図である。初
期化の過程において、まず、全セルアレー２１につい
て、全セルの書込み／読出し動作の検査を行うことで、
セルアレー２１ごとに、“正常”または“故障”の判定
を行う。この判定の基準は適宜定めることができ、例え
ば、１つのセルアレー２１について、全セル数の１／１
００００以上（この場合には約１００個以上）が故障セ
ルである場合に、当該セルアレー２１を“故障”とする
ことができる。セルアレー２１の“正常”または“故
障”の判定結果は、それぞれのセルアレー２１のセルア
レー状態記憶領域２４に記録される。
を順を追って説明する。 （１）メモリ装置の初期化 この初期化は、通常は、メモリ装置の製造後に行う。図
３は、セルアレー２１を更に拡大して示す図である。初
期化の過程において、まず、全セルアレー２１につい
て、全セルの書込み／読出し動作の検査を行うことで、
セルアレー２１ごとに、“正常”または“故障”の判定
を行う。この判定の基準は適宜定めることができ、例え
ば、１つのセルアレー２１について、全セル数の１／１
００００以上（この場合には約１００個以上）が故障セ
ルである場合に、当該セルアレー２１を“故障”とする
ことができる。セルアレー２１の“正常”または“故
障”の判定結果は、それぞれのセルアレー２１のセルア
レー状態記憶領域２４に記録される。
【００２８】セルアレー２１の“正常”または“故障”
の判定結果は、１ビットの情報に相当するが、セルアレ
ー状態記憶領域２４にも故障セルが存在する可能性はあ
る。このため、該判定結果は適宜に長いビット（例え
ば、図３では３０ビット）を使って記録する。これによ
り、セルアレー２１の“正常”または“故障”の判定結
果が誤って認識される確率を十分に低くすることができ
る。なお、通常このセルアレー状態記憶領域２４は、各
セルアレー２１中に分散して配置することもできるが、
判定結果の書込み／読出しの効率のうえからは、図３に
示すように（同図では、ａ１，ａ２，・・・，ａｘ）、
局在配置することが好ましい。
の判定結果は、１ビットの情報に相当するが、セルアレ
ー状態記憶領域２４にも故障セルが存在する可能性はあ
る。このため、該判定結果は適宜に長いビット（例え
ば、図３では３０ビット）を使って記録する。これによ
り、セルアレー２１の“正常”または“故障”の判定結
果が誤って認識される確率を十分に低くすることができ
る。なお、通常このセルアレー状態記憶領域２４は、各
セルアレー２１中に分散して配置することもできるが、
判定結果の書込み／読出しの効率のうえからは、図３に
示すように（同図では、ａ１，ａ２，・・・，ａｘ）、
局在配置することが好ましい。
【００２９】セルアレー状態記憶領域２４中に故障セル
が、例えば該領域２４のセル数の１／１０程度（ここで
は、領域２４は３０ビットなので、３個）以上ある場合
には、そのセルアレー２１を“故障”とすることができ
る。また、この場合、後述するように、故障したセルア
レー２１を正常のセルアレーに論理的に置き換えること
ができる。
が、例えば該領域２４のセル数の１／１０程度（ここで
は、領域２４は３０ビットなので、３個）以上ある場合
には、そのセルアレー２１を“故障”とすることができ
る。また、この場合、後述するように、故障したセルア
レー２１を正常のセルアレーに論理的に置き換えること
ができる。
【００３０】次に、セル行２２の“正常”または“故
障”の判定を行う。この判定は、例えばセル行２２中に
含まれる故障セルの個数を基準に行ってもよい。しか
し、セル行２２のデータはシリアルに転送されることを
考慮すると、セルブロック２３（図２参照）ごとの検査
結果を基準に行うことが好ましい。すなわち、プローブ
群による一度の故障セルの検出動作により、何個の故障
セルが検出されたかを基に、セル行２２が正常か故障か
を判断するのである。
障”の判定を行う。この判定は、例えばセル行２２中に
含まれる故障セルの個数を基準に行ってもよい。しか
し、セル行２２のデータはシリアルに転送されることを
考慮すると、セルブロック２３（図２参照）ごとの検査
結果を基準に行うことが好ましい。すなわち、プローブ
群による一度の故障セルの検出動作により、何個の故障
セルが検出されたかを基に、セル行２２が正常か故障か
を判断するのである。
【００３１】本実施例では、故障セルが所定数以上（例
えば、３個以上）含まれているセルブロック２３（図２
参照）が所定数（例えば、１個）以上存在する場合を、
セル行２２の“故障”と判断するようにしている。この
判定結果を、そのセル行２２の最初のセルブロックに記
録する。このセルブロックを、図３ではｂ１，ｂ２，ｂ
３，・・・で示す。セル行２２が“故障”であると判断
された場合には、図４に示すように、故障セル行は正常
セル行に置き換えられる。なお、図４では、３行目のセ
ル行２２０を１０２３行目のスペアとしてストックして
あるセル行２２０′に論理的に置き換えた場合を示す。
この置き換え先のセル行２２の新たな行の値（本実施例
では、１０ビットで表現されるｉ（１〜１０２４）の
値）も、前記最初のセルブロック２３０に（図３参照）
記録される。
えば、３個以上）含まれているセルブロック２３（図２
参照）が所定数（例えば、１個）以上存在する場合を、
セル行２２の“故障”と判断するようにしている。この
判定結果を、そのセル行２２の最初のセルブロックに記
録する。このセルブロックを、図３ではｂ１，ｂ２，ｂ
３，・・・で示す。セル行２２が“故障”であると判断
された場合には、図４に示すように、故障セル行は正常
セル行に置き換えられる。なお、図４では、３行目のセ
ル行２２０を１０２３行目のスペアとしてストックして
あるセル行２２０′に論理的に置き換えた場合を示す。
この置き換え先のセル行２２の新たな行の値（本実施例
では、１０ビットで表現されるｉ（１〜１０２４）の
値）も、前記最初のセルブロック２３０に（図３参照）
記録される。
【００３２】これらの、判定結果および置き換え先の新
たな行の値ｉは、各セルアレー２１に分散して記録され
ることになるが、１つのセルブロック２３（図２参照）
は並列度数分のビット長（本実施例では１００ビット）
を有するので、前記最初のセルブロック２３０に１つま
たはそれ以上の故障セルが存在していたとしても、ｉの
値を十分低い誤り率で記録することができる。
たな行の値ｉは、各セルアレー２１に分散して記録され
ることになるが、１つのセルブロック２３（図２参照）
は並列度数分のビット長（本実施例では１００ビット）
を有するので、前記最初のセルブロック２３０に１つま
たはそれ以上の故障セルが存在していたとしても、ｉの
値を十分低い誤り率で記録することができる。
【００３３】（２）初期化後の動作 本実施例では、初期化後には、図５に示す回路が用いら
れる。同図においては、バッファ３２からデータ転送線
３４が引き出されている。すなわち、データ転送線３４
は、１つのセルアレー行２０について１本設けられてい
る。このデータ転送線３４には、１行分のプローブに対
応するバッファ（ここでは、１ビットバッファ）３１が
接続されている。例えば、ユーザにより本メモリ装置が
使用されている場合、電源投入時には、まず図３に示し
たセルアレー状態記憶領域２４に記録された、全てのセ
ルアレー２１についての“正常”または“故障”情報が
読み出される。この情報は、図５に示すように、１ビッ
トのバッファ３１内（より具体的には、これに付随する
図示しないセルアレー制御回路内）に保持される。故障
セルアレーは正常セルアレーと論理的に置き換えられな
ければならないが、この論理的な置き換えは、故障セル
アレーを迂回したデータの書込み／読出しにより行われ
る。
れる。同図においては、バッファ３２からデータ転送線
３４が引き出されている。すなわち、データ転送線３４
は、１つのセルアレー行２０について１本設けられてい
る。このデータ転送線３４には、１行分のプローブに対
応するバッファ（ここでは、１ビットバッファ）３１が
接続されている。例えば、ユーザにより本メモリ装置が
使用されている場合、電源投入時には、まず図３に示し
たセルアレー状態記憶領域２４に記録された、全てのセ
ルアレー２１についての“正常”または“故障”情報が
読み出される。この情報は、図５に示すように、１ビッ
トのバッファ３１内（より具体的には、これに付随する
図示しないセルアレー制御回路内）に保持される。故障
セルアレーは正常セルアレーと論理的に置き換えられな
ければならないが、この論理的な置き換えは、故障セル
アレーを迂回したデータの書込み／読出しにより行われ
る。
【００３４】いま、あるセル行２２のあるセルブロック
２３にプローブが位置しているものとする（図２参
照）。また、図５においてバッファ３１に付随するセル
アレー制御回路は各プローブごとに設けられているの
で、セルバッファ３１はＮ行×Ｍ列の行列により表現す
ることができる（図５では、１行のみを示す）。あるセ
ルアレー行２０（第２図参照）に着目してみると、バッ
ファ３１に付随する図示しないセルアレー制御回路は、
該制御回路の列番号（プローブ１１またはセルアレー２
１の列番号に等しい）より小さい列番号の（図５では左
側の）制御回路から「動作終了信号」が出ており、かつ
自分が動作未終了の場合にのみ、データ転送線３４上の
１ビットのデータを自分のバッファに取り込むように作
られている。
２３にプローブが位置しているものとする（図２参
照）。また、図５においてバッファ３１に付随するセル
アレー制御回路は各プローブごとに設けられているの
で、セルバッファ３１はＮ行×Ｍ列の行列により表現す
ることができる（図５では、１行のみを示す）。あるセ
ルアレー行２０（第２図参照）に着目してみると、バッ
ファ３１に付随する図示しないセルアレー制御回路は、
該制御回路の列番号（プローブ１１またはセルアレー２
１の列番号に等しい）より小さい列番号の（図５では左
側の）制御回路から「動作終了信号」が出ており、かつ
自分が動作未終了の場合にのみ、データ転送線３４上の
１ビットのデータを自分のバッファに取り込むように作
られている。
【００３５】データを取り込んだバッファ３１は、動作
終了信号３５を送出する。外部回路から転送されてくる
各セルアレー２１に対するデータは、バッファ３２を介
して、例えば位相偏移変調（ＰＳＫ）を用いて、時系列
的に送出される。この場合、最初のバッファ３１に付随
するセルアレー制御回路には、該制御回路より列番号が
小さい制御回路が存在しないので、セルアレー動作制御
回路３３から１番目のセルアレー制御回路に動作終了信
号に相当する信号を送出しておく。これにより、正常セ
ルアレーには、該セルアレーに対応するバッファ３２お
よびプローブを介してデータの書込みが行われる。
終了信号３５を送出する。外部回路から転送されてくる
各セルアレー２１に対するデータは、バッファ３２を介
して、例えば位相偏移変調（ＰＳＫ）を用いて、時系列
的に送出される。この場合、最初のバッファ３１に付随
するセルアレー制御回路には、該制御回路より列番号が
小さい制御回路が存在しないので、セルアレー動作制御
回路３３から１番目のセルアレー制御回路に動作終了信
号に相当する信号を送出しておく。これにより、正常セ
ルアレーには、該セルアレーに対応するバッファ３２お
よびプローブを介してデータの書込みが行われる。
【００３６】また、故障セルアレー（図５では符合３１
１で示す）は動作終了信号を受けたら何もせずに、直ち
に動作終了信号を出す。これにより、各セルアレーに対
するデータの書込み／読出しが故障セルアレー３１１を
迂回して行われることになり、故障セルアレーに送られ
たビットデータは、正常セルアレーに転送されたことに
なる。
１で示す）は動作終了信号を受けたら何もせずに、直ち
に動作終了信号を出す。これにより、各セルアレーに対
するデータの書込み／読出しが故障セルアレー３１１を
迂回して行われることになり、故障セルアレーに送られ
たビットデータは、正常セルアレーに転送されたことに
なる。
【００３７】上記の動作は、セル行やセルブロックに関
係なく、換言するとプローブがセルアレーのどこに位置
していても、常に行われるので、故障セルアレーは正常
セルアレーと論理的に置き換えられる。図６は、セルア
レーの置き換え後の様子を示す図であり、斜線のハッチ
ングは、故障セルアレーを表している。丸括弧は、セル
アレーを行列要素で表しており、角括弧は故障セルアレ
ーを正常セルアレーに換えた後のセルアレーの論理的な
配置を示している。
係なく、換言するとプローブがセルアレーのどこに位置
していても、常に行われるので、故障セルアレーは正常
セルアレーと論理的に置き換えられる。図６は、セルア
レーの置き換え後の様子を示す図であり、斜線のハッチ
ングは、故障セルアレーを表している。丸括弧は、セル
アレーを行列要素で表しており、角括弧は故障セルアレ
ーを正常セルアレーに換えた後のセルアレーの論理的な
配置を示している。
【００３８】（３）故障セル行の置き換え 図２〜図４を参照しつつ、あるセルアレー行２０のある
セル行２２にデータを書き込む場合を例にとり説明す
る。まず、プローブ群（同一行のプローブ１１）初期位
置、すなわちそのセル行２２の最初のセルブロック２３
０に配置される（特に、図３のｂ１，ｂ２，・・・参
照）。前述したように、このセルブロック２３０には、
そのセル行２２の“正常”または“故障”の判定結果
と、“故障”の場合には置き換え先のセル行２２の行番
号（ｉの値）が記録されている。この判定結果と行番号
とが各プローブ群のプローブ１１により読み取られ、
“故障”であれば、各プローブ１１は置き換え先として
記録された行番号のセル行に移動され、図４において述
べたように、データの書込み／読出しが行われる。以上
のように、本発明のメモリ装置では、セルアレーの置き
換えあるいは、セル行の置き換えが行われる。前述した
ように、メモリ装置は記憶密度が高くなればなるほど、
記録セルの故障が多くなる。このため、通常、上記の操
作に加えて、誤り訂正の操作が行われる。
セル行２２にデータを書き込む場合を例にとり説明す
る。まず、プローブ群（同一行のプローブ１１）初期位
置、すなわちそのセル行２２の最初のセルブロック２３
０に配置される（特に、図３のｂ１，ｂ２，・・・参
照）。前述したように、このセルブロック２３０には、
そのセル行２２の“正常”または“故障”の判定結果
と、“故障”の場合には置き換え先のセル行２２の行番
号（ｉの値）が記録されている。この判定結果と行番号
とが各プローブ群のプローブ１１により読み取られ、
“故障”であれば、各プローブ１１は置き換え先として
記録された行番号のセル行に移動され、図４において述
べたように、データの書込み／読出しが行われる。以上
のように、本発明のメモリ装置では、セルアレーの置き
換えあるいは、セル行の置き換えが行われる。前述した
ように、メモリ装置は記憶密度が高くなればなるほど、
記録セルの故障が多くなる。このため、通常、上記の操
作に加えて、誤り訂正の操作が行われる。
【００３９】（４）誤り訂正符号（ＥＣＣ）化 前述したように、本実施例では、データは約１００ｋビ
ット単位での転送される。この転送データは、ＥＣＣ化
処理を受けた後のデータである。図７はメモリ領域から
読み出されたデータが一時的に格納されるｎ′行×ｍ′
列（ここでは、簡単化のためにｎ′＝１００、ｍ′＝１
０００とする）の行列の記憶容量を持つバッファ３２を
示している。同図では記憶領域のうち、１５行、１００
列分が検査ビットとして使用され、実際の転送データは
８５行×９００列分の７６５００ビットである。
ット単位での転送される。この転送データは、ＥＣＣ化
処理を受けた後のデータである。図７はメモリ領域から
読み出されたデータが一時的に格納されるｎ′行×ｍ′
列（ここでは、簡単化のためにｎ′＝１００、ｍ′＝１
０００とする）の行列の記憶容量を持つバッファ３２を
示している。同図では記憶領域のうち、１５行、１００
列分が検査ビットとして使用され、実際の転送データは
８５行×９００列分の７６５００ビットである。
【００４０】いま、簡単のために、７６５００ビットの
入力データＤｉｎが時系列的に外部回路から送られてく
るものとする。この入力データＤｉｎは、図７に示され
ているように、１００ｋビットの記憶容量を持つバッフ
ァ３２の８５行×９００列の領域に格納される。次い
で、列方向（すなわち、１５行×９００ビット分の領
域）にはＥＣＣ化された第１の検査ビットが追加され、
行方向（すなわち、８５行×１００ビット分の領域）に
は同じくＥＣＣ化された第２の検査ビットが追加され
る。さらに、必要に応じて、後述する積符号が構成され
る。このように検査ビットを生成した後、バッファ３２
から第７図に示すような順序で、セルアレーに順次書き
込まれる。逆に、データの読出しは、セルブロック（本
実施例では、１００ビット）単位で行われる。通常の動
作においては、１つのセルブロック２３のデータをバッ
ファ３２に読出し、第２の検査ビットによる誤り訂正を
行った後に出力する。
入力データＤｉｎが時系列的に外部回路から送られてく
るものとする。この入力データＤｉｎは、図７に示され
ているように、１００ｋビットの記憶容量を持つバッフ
ァ３２の８５行×９００列の領域に格納される。次い
で、列方向（すなわち、１５行×９００ビット分の領
域）にはＥＣＣ化された第１の検査ビットが追加され、
行方向（すなわち、８５行×１００ビット分の領域）に
は同じくＥＣＣ化された第２の検査ビットが追加され
る。さらに、必要に応じて、後述する積符号が構成され
る。このように検査ビットを生成した後、バッファ３２
から第７図に示すような順序で、セルアレーに順次書き
込まれる。逆に、データの読出しは、セルブロック（本
実施例では、１００ビット）単位で行われる。通常の動
作においては、１つのセルブロック２３のデータをバッ
ファ３２に読出し、第２の検査ビットによる誤り訂正を
行った後に出力する。
【００４１】メモリ部材（記録メディア）に破壊読出し
の記録材料を使用する場合、一般に読出し動作時のノイ
ズ等による誤りが累積される。したがって、このような
場合には、誤り訂正が可能なうちにデータを復元してお
く必要がある。このデータ復元のために、本実施例では
セル行単位でメモリ領域からバッファにデータを読み出
し、第１の検査ビットによる訂正を行った後に再びメモ
リ領域に書き込む。このバッファ３２へのデータ読出し
およびメモリ領域への再書込み（すなわち、「エラーク
リアリング」）は、通常の動作の合間に行われる。
の記録材料を使用する場合、一般に読出し動作時のノイ
ズ等による誤りが累積される。したがって、このような
場合には、誤り訂正が可能なうちにデータを復元してお
く必要がある。このデータ復元のために、本実施例では
セル行単位でメモリ領域からバッファにデータを読み出
し、第１の検査ビットによる訂正を行った後に再びメモ
リ領域に書き込む。このバッファ３２へのデータ読出し
およびメモリ領域への再書込み（すなわち、「エラーク
リアリング」）は、通常の動作の合間に行われる。
【００４２】エラークリアリングが必要か否かの判断
は、第２の検査ビットによる誤り訂正の際の誤りの発生
状況を見て行うこともできる。例えば、第２の検査ビッ
トによる誤り訂正の際に１つのセルブロックに所定数
（ここでは、３つとする）以上の誤りが検出され場合に
は、エラークリアリングを行うと言った方法を採用する
ことができる。なお、前述したように、初期化の段階で
故障セルが３個以上のセルブロックは存在しないように
してあるので、エラーが発生していないのにエラークリ
アリングが行われる、と言った事態は生じない。
は、第２の検査ビットによる誤り訂正の際の誤りの発生
状況を見て行うこともできる。例えば、第２の検査ビッ
トによる誤り訂正の際に１つのセルブロックに所定数
（ここでは、３つとする）以上の誤りが検出され場合に
は、エラークリアリングを行うと言った方法を採用する
ことができる。なお、前述したように、初期化の段階で
故障セルが３個以上のセルブロックは存在しないように
してあるので、エラーが発生していないのにエラークリ
アリングが行われる、と言った事態は生じない。
【００４３】図８は、メモリ装置全体の構成図である。
同図では、セルアレーの１行あたりの数に等しいバッフ
ァ３１（セルアレー制御回路が付随する）が連結されて
構成された回路が、セルアレーの行数に等しい段数だ
け、交換回路とセルアレー動作制御回路とからなる回路
３６に接続されている。各バッファ３１には、書込み／
読出しタイミング発生回路３７から書込み／読出し信号
が与えられる。プローブとセルアレーとのｘ−ｙ制御
は、ｘ−ｙ位置決め装置４１により行われる。
同図では、セルアレーの１行あたりの数に等しいバッフ
ァ３１（セルアレー制御回路が付随する）が連結されて
構成された回路が、セルアレーの行数に等しい段数だ
け、交換回路とセルアレー動作制御回路とからなる回路
３６に接続されている。各バッファ３１には、書込み／
読出しタイミング発生回路３７から書込み／読出し信号
が与えられる。プローブとセルアレーとのｘ−ｙ制御
は、ｘ−ｙ位置決め装置４１により行われる。
【００４４】データ入力に際しては、入力データはバッ
ファ３２に一時的に格納され、回路３９により第１，第
２の検査ビットの符号化がなされ、この後上記回路３
６、各バッファ３１を介してセルアレーに書き込まれ
る。また、データ出力に際しては、セルアレーに書き込
まれているデータはバッファ３１、上記回路３６を介し
て回路４０および、第２の検査ビットの復号化を行う回
路４０を介して、外部回路に転送されされる。第２の検
査ビットの復号化を行う回路４０としては、例えば、５
ビットの誤り訂正能力のものが用いられ、第１，第２の
検査ビットの符号化を行う回路３９としては、例えば１
０〜１５ビットの誤り訂正能力のものが用いられる。し
かし、言うまでもなく、誤り訂正能力は記録メディアの
完全性、必要とされる誤り率（当然小さい程好まし
い）、誤り訂正に使うことができる時間等によって決め
られるものであり、上記の誤り訂正能力の例はあくまで
も一例にすぎない。本発明のメモリ装置では、先に述べ
たように、必要に応じて、第１と第２の検査ビットの積
符号を構成し、高い誤り訂正能力を内蔵することができ
る。
ファ３２に一時的に格納され、回路３９により第１，第
２の検査ビットの符号化がなされ、この後上記回路３
６、各バッファ３１を介してセルアレーに書き込まれ
る。また、データ出力に際しては、セルアレーに書き込
まれているデータはバッファ３１、上記回路３６を介し
て回路４０および、第２の検査ビットの復号化を行う回
路４０を介して、外部回路に転送されされる。第２の検
査ビットの復号化を行う回路４０としては、例えば、５
ビットの誤り訂正能力のものが用いられ、第１，第２の
検査ビットの符号化を行う回路３９としては、例えば１
０〜１５ビットの誤り訂正能力のものが用いられる。し
かし、言うまでもなく、誤り訂正能力は記録メディアの
完全性、必要とされる誤り率（当然小さい程好まし
い）、誤り訂正に使うことができる時間等によって決め
られるものであり、上記の誤り訂正能力の例はあくまで
も一例にすぎない。本発明のメモリ装置では、先に述べ
たように、必要に応じて、第１と第２の検査ビットの積
符号を構成し、高い誤り訂正能力を内蔵することができ
る。
【００４５】ところで、図８において、記録メディアと
プローブの少なくとも一方が消耗する場合、消耗した部
分を新しい部分と置き換えることにより、装置の寿命を
延ばすことができる。この延命のために、セルアレー行
の置き換えが行われる。具体的には、エラークリアリン
グの際の誤り発生状況をコントローラ３８により監視
し、寿命が近いと判断した場合にはセルアレー行を置き
換える。書換えができない記録メディアの場合にはエラ
ークリアリングは行われないので、第１の検査ビットの
符号化の際の誤り発生率等、適宜の情報に基づいて寿命
を判断する。この置き換え動作は、通常の動作の合間を
使って行うことができる。なお、以上の例では、セルア
レーの置き換えとセルアレー行の置き換えは初期段階で
決めてしまい、以後変更しないこととしているが、原理
的には動作中のセルアレーやセルアレー行の置き換えは
可能であり、応用によってはこれらが有効に利用され
る。
プローブの少なくとも一方が消耗する場合、消耗した部
分を新しい部分と置き換えることにより、装置の寿命を
延ばすことができる。この延命のために、セルアレー行
の置き換えが行われる。具体的には、エラークリアリン
グの際の誤り発生状況をコントローラ３８により監視
し、寿命が近いと判断した場合にはセルアレー行を置き
換える。書換えができない記録メディアの場合にはエラ
ークリアリングは行われないので、第１の検査ビットの
符号化の際の誤り発生率等、適宜の情報に基づいて寿命
を判断する。この置き換え動作は、通常の動作の合間を
使って行うことができる。なお、以上の例では、セルア
レーの置き換えとセルアレー行の置き換えは初期段階で
決めてしまい、以後変更しないこととしているが、原理
的には動作中のセルアレーやセルアレー行の置き換えは
可能であり、応用によってはこれらが有効に利用され
る。
【００４６】
【発明の効果】本発明は、上記のように構成したので、
以下の効果を奏する事ができる。 （１）各セルアレーの“正常”または“故障”情報を、
それぞれのセルアレーに記録しておくので、予め定めら
れた特定の物理アドレスに集中して“正常”または“故
障”情報を記録しておくメモリ装置に較べて、不完全な
（書込み／読出しエラーが生じやすい）記録メディアに
対してより頑強である。すなわち、上記の集中して“正
常”，“故障”情報を記憶するメモリ装置では、予め定
められた特定の物理アドレスに致命的欠陥があると、メ
モリ装置全体が機能しなくなる。これに対し、本発明の
メモリ装置では、そのような不都合は生じない。また、
本発明は、走査型メモリ装置の特徴である全セルアレー
の一斉動作との相乗効果により、極めて短時間の間に故
障セルアレー置き換えの準備をすることを可能にする。
このことはさらに、やはり走査型メモリ装置の特徴であ
る電源投入後のメディア移動機構の立ち上がりの速さと
結合されて、電源投入後極めて短時間に動作可能状態に
なる走査型メモリ装置を提供することを可能にする。換
言すると、頻繁に電源のｏｎ／ｏｆｆが出来る走査型メ
モリ装置の提供が可能になる。
以下の効果を奏する事ができる。 （１）各セルアレーの“正常”または“故障”情報を、
それぞれのセルアレーに記録しておくので、予め定めら
れた特定の物理アドレスに集中して“正常”または“故
障”情報を記録しておくメモリ装置に較べて、不完全な
（書込み／読出しエラーが生じやすい）記録メディアに
対してより頑強である。すなわち、上記の集中して“正
常”，“故障”情報を記憶するメモリ装置では、予め定
められた特定の物理アドレスに致命的欠陥があると、メ
モリ装置全体が機能しなくなる。これに対し、本発明の
メモリ装置では、そのような不都合は生じない。また、
本発明は、走査型メモリ装置の特徴である全セルアレー
の一斉動作との相乗効果により、極めて短時間の間に故
障セルアレー置き換えの準備をすることを可能にする。
このことはさらに、やはり走査型メモリ装置の特徴であ
る電源投入後のメディア移動機構の立ち上がりの速さと
結合されて、電源投入後極めて短時間に動作可能状態に
なる走査型メモリ装置を提供することを可能にする。換
言すると、頻繁に電源のｏｎ／ｏｆｆが出来る走査型メ
モリ装置の提供が可能になる。
【００４７】（２）セルアレーを単位として故障部分の
置き換えを行うので、一列のセルアレーあるいは一行の
セルアレーを単位とする方式と較べて、極めて多数の故
障セルアレーを許容することができる。すなわち、不完
全な記録メディアに対してより頑強である。
置き換えを行うので、一列のセルアレーあるいは一行の
セルアレーを単位とする方式と較べて、極めて多数の故
障セルアレーを許容することができる。すなわち、不完
全な記録メディアに対してより頑強である。
【００４８】（３）電源投入時に全てのセルアレーから
その正常／故障の情報を読み出し、それを対応するそれ
ぞれのプローブに付随する制御回路に蓄え、それを利用
して、外部回路の機能を使わずに故障セルアレーの置き
換えを行うので、外部回路に故障セルアレー置き換えの
為の機能を必要とせず、従って、動作が高速になりかつ
コストが下がる。
その正常／故障の情報を読み出し、それを対応するそれ
ぞれのプローブに付随する制御回路に蓄え、それを利用
して、外部回路の機能を使わずに故障セルアレーの置き
換えを行うので、外部回路に故障セルアレー置き換えの
為の機能を必要とせず、従って、動作が高速になりかつ
コストが下がる。
【００４９】（４）前記行単位または列単位の前記プロ
ーブ群による一度の故障セルの検出動作により検出され
た故障セルの個数に基づいて、前記メモリ領域のセル行
またはセル列が“正常”であるか“故障”であるかを判
断するので、該複数のセルアレーを１本のデータ転送線
に帰属させることにより、構成が簡単になり、製造コス
トを下げることができる。
ーブ群による一度の故障セルの検出動作により検出され
た故障セルの個数に基づいて、前記メモリ領域のセル行
またはセル列が“正常”であるか“故障”であるかを判
断するので、該複数のセルアレーを１本のデータ転送線
に帰属させることにより、構成が簡単になり、製造コス
トを下げることができる。
【００５０】（５）セル行やセル列の“正常”または
“故障”情報等をそのセルブロックの先頭部分に記録す
る。このことは走査型メモリーの特徴であるメディア移
動の柔軟性（例えば、ある位置にプローブを停止させて
おき、そこからｘ方向にもｙ方向にも移動することがで
きる）との相乗効果により、短い時間での再アドレッシ
ングを、補助半導体メモリなしに可能にする。
“故障”情報等をそのセルブロックの先頭部分に記録す
る。このことは走査型メモリーの特徴であるメディア移
動の柔軟性（例えば、ある位置にプローブを停止させて
おき、そこからｘ方向にもｙ方向にも移動することがで
きる）との相乗効果により、短い時間での再アドレッシ
ングを、補助半導体メモリなしに可能にする。
【００５１】（６）セルアレー行、セルアレー列を単位
とする故障部分の置き換えも行うことができるので、不
完全な記録メディアに対してより頑強である。
とする故障部分の置き換えも行うことができるので、不
完全な記録メディアに対してより頑強である。
【００５２】（７）２組の誤り訂正符号を用い、一方を
通常の読み出しに、他方を誤動作により発生した誤りが
蓄積した時のデータの保全に用いる事により、破壊読み
出し型記録メディアを使用する場合においても、高いデ
ータ保全性を保ちつつ、高速のデータ送出が可能にな
る。
通常の読み出しに、他方を誤動作により発生した誤りが
蓄積した時のデータの保全に用いる事により、破壊読み
出し型記録メディアを使用する場合においても、高いデ
ータ保全性を保ちつつ、高速のデータ送出が可能にな
る。
【００５３】（８）上記データ保全作業の必要性を通常
の読出し時に行われる誤り検出の結果により判断するの
で、データ保全作業の必要性を調べるための特別の作業
時間を必要とせず、稼動率を高める事ができる。
の読出し時に行われる誤り検出の結果により判断するの
で、データ保全作業の必要性を調べるための特別の作業
時間を必要とせず、稼動率を高める事ができる。
【００５４】（９）動作中に生じた故障部分を誤り発生
率により検出し、該故障部分と正常部分とを、通常の動
作の合間を利用して置き換えるので、高いデータ保全性
と高い稼動率を同時に実現できる。
率により検出し、該故障部分と正常部分とを、通常の動
作の合間を利用して置き換えるので、高いデータ保全性
と高い稼動率を同時に実現できる。
【図１】本発明のメモリ装置の概略を示す図である。
【図２】図１のメモリ装置におけるメモリ領域を拡大し
て示す図である。
て示す図である。
【図３】本発明において、各セルアレーのセルの位置を
行要素と列要素により示す図である。
行要素と列要素により示す図である。
【図４】本発明において、“故障”と判断されたセル行
を“正常”なセル行に置き換えるときの様子を示す図で
ある。
を“正常”なセル行に置き換えるときの様子を示す図で
ある。
【図５】本発明において、“故障”と判断されたセルア
レーを、“正常”なセルアレーに論理的に変換する場合
の説明図である。
レーを、“正常”なセルアレーに論理的に変換する場合
の説明図である。
【図６】本発明において、セルアレーの置き換え後の様
子を示す図である。
子を示す図である。
【図７】本発明の誤り訂正方法の一実施例を示す図であ
る。
る。
【図８】さらに詳しく説明した本発明の誤り訂正方法を
示す図である。
示す図である。
１ プローブ部材 １１ プローブ ２ メモリ部材 ２０ セルアレー行 ２１ セルアレー ２２，２２０，２２０′ セル行 ２３，２３０ セルブロック ２４ セルアレー状態記憶領域 ３１，３１１ バッファ ３２ バッファ ３３ セルアレー動作制御回路 ３４ データ転送線 ３５ 動作終了信号 ３６ 交換回路とセルアレー動作制御回路 ３７ タイミング発生回路 ３８ コントローラ ３９ 第１，第２の検査ビットの符号化を行う回路 ４０ 第２の検査ビットの復号化を行う回路 ４１ 位置決め装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井原 清幸 神奈川県川崎市高津区坂戸３丁目２番２号 ヒューレット・パッカードラボラトリー ズジャパンインク内
Claims (11)
- 【請求項１】 互いに固定された多数のセルアレーから
なるメモリ領域を有するメモリ部材と、 前記各セルアレーのそれぞれに１つづつ対応して互いに
固定されて設けられた多数のプローブと、 前記各セルアレーのそれぞれに対して、対応する各プロ
ーブの位置を一斉に変化させるように動作する位置決め
装置と、からなる走査型メモリ装置であって、 前記各セルアレーは、該セルアレーの“正常”または
“故障”情報をそれぞれ記憶するセルアレー状態記憶領
域を有してなることを特徴とする前記走査型メモリ装
置。 - 【請求項２】 前記各セルアレーにおける故障セルを検
出し、あるセルアレー中の故障セル数が所定数を超える
ときは、そのセルアレーを“故障”とすることを特徴と
する請求項１に記載の走査型メモリ装置。 - 【請求項３】 上記“故障”とされたセルアレーを、
“正常”とされるセルアレーに論理的に置き換えること
を特徴とする請求項２に記載の走査型メモリ装置。 - 【請求項４】 請求項３に記載の走査型メモリ装置であ
って、 前記多数のプローブが、行単位または列単位で群分けさ
れて構成され、かつ群分けされたプローブ群のそれぞれ
に、データ転送線が１本づつ帰属し、 各プローブに対応して、前記セルアレー状態記憶領域に
記憶された“正常”または“故障”情報を記憶する記憶
部を持つプローブ制御回路がそれぞれ備えられ、 前記各プローブ制御回路は、 プローブの配列順に従う１つ前のプローブ制御回路から
動作終了信号を受け、 前記記憶部に“正常”情報が記憶されているときには、
データの転送を終えた後に動作終了信号をプローブの配
列順に従う次のプローブ制御回路に送出し、 前記記憶部に“故障”情報が記憶されているときには、
データの転送を行うことなく、動作終了信号をプローブ
の配列順に従う次のプローブ制御回路に送出する、こと
によりセルアレーの論理的な置き換えを行うことを特徴
とする前記走査型メモリ装置。 - 【請求項５】 互いに固定された多数のセルアレーから
なるメモリ領域を有するメモリ部材と、 前記各セルアレーのそれぞれに１つづつ対応して互いに
固定されて設けられ、行単位または列単位で群分けされ
たプローブと、 前記各セルアレーのそれぞれに対して、対応するプロー
ブの位置を一斉に変化させるように動作する位置決め装
置と、からなる走査型メモリ装置であって、 前記各プローブ群にはデータ転送線が１本づつ帰属し、
かつ、メモリ領域のセル行またはセル列は、該セル列ま
たはセル行が“正常”または“故障”情報をそれぞれ記
憶する行状態記憶領域または列状態記憶領域を有してな
ることを特徴とする前記走査型メモリ装置。 - 【請求項６】 前記プローブ群による一度の故障検出動
作により検出された故障セルの個数に基づいて、前記メ
モリ領域のセル行またはセル列が“正常”であるか“故
障”であるかを判断することを特徴とする請求項５に記
載の走査型メモリ装置。 - 【請求項７】 “故障”であると判断された前記セル行
またはセル列を、該セル行またはセル列単位で、“正
常”なセル行またはセル列に置き換えることを特徴とす
る請求項５または６に記載の走査型メモリ装置。 - 【請求項８】 前記行単位または列単位の前記プローブ
群による一度の書込み／読出し動作に対応するセルブロ
ックのうち、最初のセルブロックに、該最初のセルブロ
ックが属するセル行またはセル列の“正常”または“故
障”情報を記録することを特徴とする請求項７に記載の
走査型メモリ装置。 - 【請求項９】 請求項１〜８に記載の走査型メモリ装置
に適用される誤り訂正方法であって、読出しデータに、
２組の誤り訂正符号を設定し、一方の誤り訂正符号を通
常の読出しに使用し、他方の誤り訂正符号を、該メモリ
装置の誤動作の発生に対するデータの保全に用いること
を特徴とする前記誤り訂正方法。 - 【請求項１０】 通常の読出し時に行われる誤り検出の
結果により、前記データの保全を行うことを特徴とする
請求項９に記載の誤り訂正方法。 - 【請求項１１】 請求項３または７に記載の走査型メモ
リ装置に適用される誤り訂正方法であって、通常の動作
の合間を利用して、該動作中に生じた故障セルの発生を
検出し、該検出結果に基づき、故障部分の置き換えを行
うことを特徴とする前記誤り訂正方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34044794A JP3652728B2 (ja) | 1994-12-31 | 1994-12-31 | 走査型メモリ装置および誤り訂正方法 |
| US08/569,440 US5848077A (en) | 1994-12-31 | 1995-12-08 | Scanning memory device and error correction method |
| DE69525921T DE69525921T2 (de) | 1994-12-31 | 1995-12-21 | Abtastspeichervorrichtung und Fehlerkorrekturverfahren |
| EP95309350A EP0723262B1 (en) | 1994-12-31 | 1995-12-21 | scanning memory device and error correction method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34044794A JP3652728B2 (ja) | 1994-12-31 | 1994-12-31 | 走査型メモリ装置および誤り訂正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08185699A true JPH08185699A (ja) | 1996-07-16 |
| JP3652728B2 JP3652728B2 (ja) | 2005-05-25 |
Family
ID=18337053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34044794A Expired - Fee Related JP3652728B2 (ja) | 1994-12-31 | 1994-12-31 | 走査型メモリ装置および誤り訂正方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5848077A (ja) |
| EP (1) | EP0723262B1 (ja) |
| JP (1) | JP3652728B2 (ja) |
| DE (1) | DE69525921T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7346829B2 (en) | 2004-03-30 | 2008-03-18 | Elpida Memory, Inc. | Semiconductor device and testing method for same |
| WO2008105071A1 (ja) * | 2007-02-27 | 2008-09-04 | Pioneer Corporation | 情報記録再生装置及び方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09237162A (ja) * | 1996-02-23 | 1997-09-09 | Hewlett Packard Co <Hp> | 走査型データ記憶システム、及びその針摩耗管理方法、媒体摩耗管理方法、並びに残存寿命表示装置 |
| US6081911A (en) * | 1997-05-30 | 2000-06-27 | Stmicroelectronics S.R.L. | Method and circuit architecture for testing a non-volatile memory device |
| US7260051B1 (en) | 1998-12-18 | 2007-08-21 | Nanochip, Inc. | Molecular memory medium and molecular memory integrated circuit |
| US6701451B1 (en) * | 2000-08-11 | 2004-03-02 | Emc Corporation | Selective correction of data errors |
| US20020108073A1 (en) * | 2001-02-02 | 2002-08-08 | Hughes Brian William | System for and method of operating a programmable column fail counter for redundancy allocation |
| US6691252B2 (en) * | 2001-02-23 | 2004-02-10 | Hewlett-Packard Development Company, L.P. | Cache test sequence for single-ported row repair CAM |
| US6373758B1 (en) | 2001-02-23 | 2002-04-16 | Hewlett-Packard Company | System and method of operating a programmable column fail counter for redundancy allocation |
| US20020184557A1 (en) * | 2001-04-25 | 2002-12-05 | Hughes Brian William | System and method for memory segment relocation |
| US7233517B2 (en) | 2002-10-15 | 2007-06-19 | Nanochip, Inc. | Atomic probes and media for high density data storage |
| US6982898B2 (en) * | 2002-10-15 | 2006-01-03 | Nanochip, Inc. | Molecular memory integrated circuit utilizing non-vibrating cantilevers |
| US6985377B2 (en) | 2002-10-15 | 2006-01-10 | Nanochip, Inc. | Phase change media for high density data storage |
| US20040213129A1 (en) * | 2003-04-25 | 2004-10-28 | Marshall Daniel R. | Emitter cluster for a data storage device |
| US7379412B2 (en) | 2004-04-16 | 2008-05-27 | Nanochip, Inc. | Methods for writing and reading highly resolved domains for high density data storage |
| US20050232061A1 (en) | 2004-04-16 | 2005-10-20 | Rust Thomas F | Systems for writing and reading highly resolved domains for high density data storage |
| US7301887B2 (en) | 2004-04-16 | 2007-11-27 | Nanochip, Inc. | Methods for erasing bit cells in a high density data storage device |
| US7471615B2 (en) * | 2004-07-30 | 2008-12-30 | Hewlett-Packard Development Company, L.P. | Storage device having information to identify defective storage region |
| US7367119B2 (en) | 2005-06-24 | 2008-05-06 | Nanochip, Inc. | Method for forming a reinforced tip for a probe storage device |
| US7463573B2 (en) | 2005-06-24 | 2008-12-09 | Nanochip, Inc. | Patterned media for a high density data storage device |
| US7309630B2 (en) | 2005-07-08 | 2007-12-18 | Nanochip, Inc. | Method for forming patterned media for a high density data storage device |
| US20080301660A1 (en) * | 2007-05-30 | 2008-12-04 | Google Inc. | Maintaining Multiple Versions of a Software Application on a Device |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2426938A1 (fr) * | 1978-05-26 | 1979-12-21 | Cii Honeywell Bull | Dispositif de detection de secteurs defectueux et d'allocation de secteurs de remplacement dans une memoire a disques |
| US4346459A (en) * | 1980-06-30 | 1982-08-24 | Inmos Corporation | Redundancy scheme for an MOS memory |
| US4571716A (en) * | 1981-02-02 | 1986-02-18 | Discovision Associates | Method and apparatus for scanning a recording medium for defects |
| SE8400287D0 (sv) * | 1984-01-20 | 1984-01-20 | Grundstenen 17356 Ab | Anordning/metod for kalibrering av monteringsmaskiner mm |
| US4841498A (en) * | 1985-03-11 | 1989-06-20 | Matsushita Electric Industrial Co., Ltd. | Information recording/reproducing apparatus with means for substituting predetermined good sectors for defective ones |
| US4910725A (en) * | 1986-04-23 | 1990-03-20 | Drexler Technology Corporation | Optical recording method for data cards |
| JPH0298896A (ja) * | 1988-10-05 | 1990-04-11 | Olympus Optical Co Ltd | 記憶装置 |
| JPH02193335A (ja) * | 1989-01-20 | 1990-07-31 | Csk Corp | カード型光記録媒体 |
| JPH02206043A (ja) * | 1989-02-03 | 1990-08-15 | Olympus Optical Co Ltd | 記憶装置 |
| EP0382192B1 (en) * | 1989-02-09 | 1993-08-18 | Olympus Optical Co., Ltd. | Scanning tunneling microscope memory apparatus |
| US5216631A (en) * | 1990-11-02 | 1993-06-01 | Sliwa Jr John W | Microvibratory memory device |
| EP0522168A1 (en) * | 1991-01-11 | 1993-01-13 | Hitachi, Ltd. | Surface atom machining method and apparatus |
| JP3126409B2 (ja) * | 1991-06-05 | 2001-01-22 | キヤノン株式会社 | 情報記録再生方法 |
| JP3109861B2 (ja) * | 1991-06-12 | 2000-11-20 | キヤノン株式会社 | 情報の記録及び／又は再生装置 |
-
1994
- 1994-12-31 JP JP34044794A patent/JP3652728B2/ja not_active Expired - Fee Related
-
1995
- 1995-12-08 US US08/569,440 patent/US5848077A/en not_active Expired - Fee Related
- 1995-12-21 EP EP95309350A patent/EP0723262B1/en not_active Expired - Lifetime
- 1995-12-21 DE DE69525921T patent/DE69525921T2/de not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7346829B2 (en) | 2004-03-30 | 2008-03-18 | Elpida Memory, Inc. | Semiconductor device and testing method for same |
| US7529986B2 (en) | 2004-03-30 | 2009-05-05 | Elpida Memory, Inc. | Semiconductor device and testing method for same |
| WO2008105071A1 (ja) * | 2007-02-27 | 2008-09-04 | Pioneer Corporation | 情報記録再生装置及び方法 |
| JPWO2008105071A1 (ja) * | 2007-02-27 | 2010-06-03 | パイオニア株式会社 | 情報記録再生装置及び方法 |
| JP4538087B2 (ja) * | 2007-02-27 | 2010-09-08 | パイオニア株式会社 | 情報記録再生装置及び方法 |
| US8059519B2 (en) | 2007-02-27 | 2011-11-15 | Pioneer Corporation | Information recording/reproducing apparatus and method using a plurality of probes |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69525921D1 (de) | 2002-04-25 |
| DE69525921T2 (de) | 2002-09-19 |
| US5848077A (en) | 1998-12-08 |
| EP0723262B1 (en) | 2002-03-20 |
| JP3652728B2 (ja) | 2005-05-25 |
| EP0723262A3 (en) | 1997-07-02 |
| EP0723262A2 (en) | 1996-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3652728B2 (ja) | 走査型メモリ装置および誤り訂正方法 | |
| US20250110643A1 (en) | Apparatuses and methods for bounded fault compliant metadata storage | |
| US6928590B2 (en) | Memory device and method for storing bits in non-adjacent storage locations in a memory array | |
| US5077737A (en) | Method and apparatus for storing digital data in off-specification dynamic random access memory devices | |
| US7149949B2 (en) | Method for error correction decoding in a magnetoresistive solid-state storage device | |
| US4464747A (en) | High reliability memory | |
| JP3126409B2 (ja) | 情報記録再生方法 | |
| WO2025075696A1 (en) | Apparatuses and methods for scalable 1-pass error correction code operations | |
| US6981196B2 (en) | Data storage method for use in a magnetoresistive solid-state storage device | |
| JPH05504431A (ja) | ディスクドライブメモリ | |
| JPH081617B2 (ja) | メモリフォルトマッピング装置、検出エラーのマッピング方法及びマルチパスメモリフォルトマッピング装置 | |
| JP2001084792A (ja) | 半導体装置、同期式半導体メモリ装置及び同期式半導体メモリ装置のエラーチェック及び訂正方法 | |
| WO1990000280A1 (en) | Disk drive memory | |
| CN110942799B (zh) | 有多种纠错功能的存储器器件和存储器系统及其操作方法 | |
| JP3573032B2 (ja) | ディスクアレイ装置 | |
| JP2004103230A (ja) | 高い冗長効率を有する半導体メモリ装置 | |
| US6000047A (en) | Scanning memory device and error correction method | |
| KR100334143B1 (ko) | 반도체 메모리 장치와 불량 메모리 셀 구제 방법 | |
| US20030172339A1 (en) | Method for error correction decoding in a magnetoresistive solid-state storage device | |
| JP3563362B2 (ja) | 集積メモリのメモリセルの機能をテストする方法および集積メモリ | |
| JPH0652697A (ja) | 誤り訂正機能付半導体メモリ | |
| CN113345511A (zh) | 存储器件及其测试方法 | |
| US11928026B2 (en) | Memory and operation method of memory | |
| JP2870320B2 (ja) | 半導体メモリ回路 | |
| JP4588965B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040913 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040915 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040922 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041214 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050224 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |