JPH08186412A - Dielectric resonator - Google Patents
Dielectric resonatorInfo
- Publication number
- JPH08186412A JPH08186412A JP32644994A JP32644994A JPH08186412A JP H08186412 A JPH08186412 A JP H08186412A JP 32644994 A JP32644994 A JP 32644994A JP 32644994 A JP32644994 A JP 32644994A JP H08186412 A JPH08186412 A JP H08186412A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- thickness
- copper
- layer
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【目的】 本発明は、誘電体共振器の製造工程、特にア
ーニル処理時、銅の電解メッキ層の形成時に、誘電体セ
ラミックと銅の無電解メッキ層との界面にフクレが発生
せず、しかも、特に接合工程をおいて、接合位置が一切
ずれなることがない誘電体共振器を提供する。
【構成】本発明は、誘電体セラミックのブロック体1表
面に、無電解メッキ処理された厚みが2μm以上の銅メ
ッキ膜21、電解メッキ処理された銅メッキ膜22、電
解メッキ処理された厚みが1〜3μmの銀メッキ膜23
を被着形成し、全メッキ層の厚みを13μm以下とし
た。
(57) [Summary] [Object] The present invention aims to prevent the occurrence of blistering at the interface between a dielectric ceramic and an electroless plating layer of copper during the manufacturing process of a dielectric resonator, particularly during an anilic treatment and formation of an electrolytic plating layer of copper. (EN) Provided is a dielectric resonator which does not cause the occurrence of the above-mentioned phenomenon, and in which the joining position does not shift at all even after the joining process. According to the present invention, a surface of a dielectric ceramic block 1 is electrolessly plated with a thickness of 2 μm or more, a copper plating film 21, an electrolytic plating copper plating film 22, and an electrolytic plating thickness. 1-3 μm silver plated film 23
Was deposited, and the thickness of the entire plating layer was 13 μm or less.
Description
【0001】[0001]
【産業上の利用分野】本発明は、自動車電話、携帯電
話、コードレス電話などに用いられる高周波フィルタを
構成する誘電体共振器に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dielectric resonator which constitutes a high frequency filter used in automobile phones, mobile phones, cordless phones and the like.
【0002】[0002]
【従来の技術】通信機の高周波用バンドパスフィルタ、
アンテナフィルタなどのフィルタとして、誘電体フィル
タが多用されている。この誘電体フィルタは、複数の誘
電体共振器を結合して構成される。2. Description of the Related Art A high-frequency bandpass filter for communication equipment,
Dielectric filters are often used as filters such as antenna filters. This dielectric filter is configured by coupling a plurality of dielectric resonators.
【0003】この誘電体共振器は、誘電体セラミックの
材料をプレス成型して貫通穴を有するブロック体を形成
し焼成処理し、貫通穴の内面やブロック体の表面に導体
膜を形成したものや、誘電体セラミックのグリーンシー
トを積層・焼成処理した積層体の外表面に導体膜を形成
したものなどがある。また、複数の共振器を予め、ブロ
ック体や積層体に形成したものなどがある。In this dielectric resonator, a dielectric ceramic material is press-molded to form a block body having a through hole, and the block body is fired to form a conductor film on the inner surface of the through hole or the surface of the block body. , A dielectric ceramic green sheet is laminated and fired, and a conductor film is formed on the outer surface of the laminated body. In addition, there is one in which a plurality of resonators are formed in advance in a block body or a laminated body.
【0004】例えば、誘電体ブロック体を用いた誘電体
共振器は、貫通穴を有するブロック体に貫通穴の内壁面
に内導体となる導体膜を形成し、ブロック体の一方端面
を除く外表面に外導体膜となる導体膜を形成していた。For example, a dielectric resonator using a dielectric block body has a block body having a through hole in which a conductor film serving as an inner conductor is formed on the inner wall surface of the through hole, and the outer surface except one end surface of the block body. A conductor film serving as an outer conductor film was formed on the.
【0005】この導体膜は銀、ガラスを含む導電性ペー
ストをブロック体に塗布して、焼きつけ処理を行ってい
た。しかし、導体膜にガラス材料が含有するため、高周
波特性が充分に得られないという問題があった。また、
導体膜が形成される面どうしが交じり合う稜線部分で接
続信頼性が低いという問題点があった。This conductor film was formed by applying a conductive paste containing silver and glass to a block body and baking it. However, since the glass material is contained in the conductor film, there is a problem that high frequency characteristics cannot be sufficiently obtained. Also,
There is a problem that the connection reliability is low at the ridge portion where the surfaces on which the conductor film is formed are mixed.
【0006】このように問題点を解決するために、上述
の厚膜技法による導体膜から、メッキ法を用いた導体膜
に代えた誘電体共振器が提案されている。In order to solve the above problem, there has been proposed a dielectric resonator in which the conductor film formed by the above-mentioned thick film technique is replaced with a conductor film formed by plating.
【0007】例えば、特開昭61−121501号公
報、特開平4−160904号公報、特開平4−185
103号公報では、セラミックの表面側から、無電解メ
ッキ法によって形成された銅メッキ層、電解メッキ法に
よって形成された銅メッキ層、電解メッキ法によって形
成されたスズや半田のメッキ層を被着した導体膜を形成
することが開示されている。For example, JP-A-61-121501, JP-A-4-160904, and JP-A-4-185.
In Japanese Patent Laid-Open No. 103, from the surface side of the ceramic, a copper plating layer formed by an electroless plating method, a copper plating layer formed by an electrolytic plating method, and a tin or solder plating layer formed by an electrolytic plating method are deposited. It is disclosed that a conductive film is formed.
【0008】銅の無電解メッキ層の厚みが0.5〜2.
0μm、銅の無電解メッキ層、電解メッキ層を含めた厚
みを3μm以上、半田のメッキ層の厚みが1μm以上と
することが記載されている。The thickness of the electroless plating layer of copper is 0.5-2.
It is described that the thickness including the electroless plating layer of copper of 0 μm and the electrolytic plating layer is 3 μm or more, and the thickness of the plating layer of solder is 1 μm or more.
【0009】[0009]
【発明が解決しようとする課題】しかし、上述の層構成
の導体膜を有する誘電体共振器において、導体膜の形成
の最終工程で、銅の無電解メッキ層を密着性の高い強固
な銅とするために、アニール処理(250℃前後の熱処
理)を行うが、この時に、誘電体セラミックと銅の無電
解メッ層との界面にフクレが発生してしまうことがあ
る。このようなフクレが発生してしまうと、誘電体共振
器において、等価的な共振回路におけるインダクタンス
成分及び容量成分が急激に変化してしまい、特性不良と
なってしまう。However, in the dielectric resonator having the conductor film having the above-mentioned layer structure, the electroless plating layer of copper is formed into a strong copper having high adhesion in the final step of forming the conductor film. In order to do so, annealing treatment (heat treatment at about 250 ° C.) is performed, but at this time, blisters may occur at the interface between the dielectric ceramic and the electroless copper layer of copper. If such blistering occurs, in the dielectric resonator, the inductance component and the capacitance component in the equivalent resonant circuit change abruptly, resulting in poor characteristics.
【0010】また、このような誘電体共振器は、シール
ドケースに接合したり、また、誘電体共振器どうしを接
合しする組立工程が必要であり、さらに、実際のプリン
ト配線基板上に実装処理される。組立工程は、プリント
配線基板への実装処理(180〜200℃のリフロー処
理)を前提にして、共振器の接合部分には高温半田を用
いて230〜240℃程度の熱処理を行われる。しか
し、誘電体共振器に230〜240℃の熱が印加される
と、導体膜の表面層である半田メッキ層やスズメッキ層
が220〜230℃で軟化・溶融してしまい、接合用高
温半田の機能は充分に導出されるものの、その下地とな
る半田メッキ層、スズメッキ層が変質してしまい、接合
位置がずれたりしてしまうことがあった。Further, such a dielectric resonator requires an assembling step of bonding it to the shield case and bonding the dielectric resonators to each other. Furthermore, it is mounted on an actual printed wiring board. To be done. In the assembly process, heat treatment at about 230 to 240 ° C. is performed using high-temperature solder at the joint portion of the resonator on the premise of the mounting process on the printed wiring board (reflow process at 180 to 200 ° C.). However, when heat of 230 to 240 ° C. is applied to the dielectric resonator, the solder plating layer or the tin plating layer which is the surface layer of the conductor film is softened and melted at 220 to 230 ° C. Although the function is sufficiently derived, the solder plating layer and the tin plating layer, which are the base of the function, may be deteriorated and the joining position may be displaced.
【0011】特に高周波で動作する誘電体共振器におい
て、シールドケースとの接合状態が所定位置がずれた
り、また誘電体共振器どうしの接合位置がずれたりする
と、ただちに共振周波数が変動したり、帯域が変動した
りして、これもまた致命的な問題となってしまう。Particularly in a dielectric resonator operating at a high frequency, if the bonding state with the shield case is displaced at a predetermined position or the bonding position between the dielectric resonators is displaced, the resonance frequency immediately fluctuates or the band is changed. Fluctuates, which also becomes a fatal problem.
【0012】本発明は上述の課題に鑑みて案出さられた
ものであり、その目的は誘電体共振器の製造工程、特に
アーニル処理時、銅の電解メッキ層の形成時において
も、誘電体セラミックのブロック体と銅の無電解メッキ
層との界面にフクレが発生せず、しかも、特に接合工程
をおいて、接合位置が一切ずれなることがなく、安定し
た特性を導出することができる誘電体共振器を提供する
ものである。The present invention has been devised in view of the above-mentioned problems, and an object thereof is to provide a dielectric ceramic even in a manufacturing process of a dielectric resonator, especially during an anilic treatment and a copper electrolytic plating layer formation. Dielectric material that does not cause blistering at the interface between the block body and the electroless plating layer of copper, and that the bonding position does not shift during the bonding process, and that stable characteristics can be derived. A resonator is provided.
【0013】[0013]
【課題を解決するための手段】本発明は、 誘電体セラ
ミック表面に、無電解メッキ処理された厚みが2μm以
上の銅メッキ膜と、電解メッキ処理された銅メッキ膜
と、電解メッキ処理された厚みが1〜3μmの銀メッキ
膜とから成り、全体の厚みが13μm以下の導体層を備
えた誘電体共振器である。According to the present invention, a dielectric ceramic surface is electroless plated with a copper plating film having a thickness of 2 μm or more, an electrolytic plating copper plating film, and an electrolytic plating process. A dielectric resonator comprising a silver-plated film having a thickness of 1 to 3 μm and having a conductor layer having a total thickness of 13 μm or less.
【0014】[0014]
【作用】本発明によれば、基本的に導体層がメッキ処理
によって形成されるため、従来のようにガラスフリット
を有する導電性ペーストを使用することがないため、高
周波特性を向上させることができる。According to the present invention, since the conductor layer is basically formed by plating, there is no need to use a conductive paste having a glass frit as in the prior art, so that high frequency characteristics can be improved. .
【0015】また、銅の無電解メッキ層は、誘電体セラ
ミック上に、メッキ処理を施すための下地層であり、そ
の厚みが2μm以上に設定することにより、特に後の工
程に行うこの銅の無電解メッキ層を強固にするためのア
ニール処理をおこなっても、誘電体セラミックとの間で
フクレの発生を防止することができる。The copper electroless plating layer is an underlayer for performing a plating process on the dielectric ceramic. By setting the thickness of the copper electroless plating layer to 2 μm or more, this copper electroless plating layer can be used particularly in a later step. Even if an annealing treatment for strengthening the electroless plating layer is performed, it is possible to prevent the occurrence of blistering with the dielectric ceramic.
【0016】また、銅の電解メッキ層は、上述の銅の電
解メッキ層とともに、誘電体共振器の導体層となる。Further, the copper electroplating layer becomes a conductor layer of the dielectric resonator together with the above-mentioned copper electroplating layer.
【0017】また、銀の電解メッキ層は、その厚みが1
〜3μmに設定することにより、銅のメッキ層の酸化を
防止することができ、接合工程において接合用の半田に
よって接合可能にするために形成する。特に、接合時半
田を溶融するための熱が印加されても、この銀メッキ層
の状態が非常に安定した状態で維持できるため、接合時
の位置ずれなどを一切起こさない。尚、このような効果
の向上は、3μm以上となっても期待することができ
ず、メッキ時間が長くなり、メッキ液の劣化などを起こ
してしまう。The silver electrolytic plating layer has a thickness of 1
By setting the thickness to 3 μm, it is possible to prevent the copper plating layer from being oxidized, and the copper plating layer is formed so that it can be joined by the solder for joining in the joining process. In particular, even if heat for melting the solder is applied at the time of joining, since the state of the silver plating layer can be maintained in a very stable state, no positional displacement at the time of joining occurs. It should be noted that such improvement of the effect cannot be expected even if the thickness is 3 μm or more, the plating time becomes long, and the plating solution deteriorates.
【0018】さらに、これら全てのメッキ層を合計を1
3μm以下となるように設定する。Furthermore, the total of all these plating layers is 1
It is set to be 3 μm or less.
【0019】これは、膜厚が厚くなるにしたがい、誘電
体セラミックと、銅のメッキ層との界面部分に発生する
応力が大きくなり、13μm以上になると、アニール処
理、またはアーニル処理前で発生する、この界面での剥
離現象を有効に抑えることができる。This is because as the film thickness increases, the stress generated at the interface between the dielectric ceramic and the copper plating layer increases, and when it becomes 13 μm or more, it occurs before the annealing treatment or the anneal treatment. The peeling phenomenon at this interface can be effectively suppressed.
【0020】以上のように、銅のメッキ層を用いている
ため、高周波特性に優れ、また、誘電体セラミックと銅
のメッキ層との間にフクレが発生せず、しかも、銅の酸
化を防止して、誘電体共振器の接合を非常に安定化させ
ることができ、結果として、製造歩留が良好で、特性の
変動を抑えることができる誘電体共振器となる。As described above, since the copper plating layer is used, high frequency characteristics are excellent, blisters do not occur between the dielectric ceramic and the copper plating layer, and copper oxidation is prevented. As a result, the junction of the dielectric resonator can be extremely stabilized, and as a result, the dielectric resonator has a good manufacturing yield and can suppress fluctuations in characteristics.
【0021】[0021]
【実施例】以下、本発明の誘電体共振器を図面に基づい
て詳説する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The dielectric resonator of the present invention will be described below in detail with reference to the drawings.
【0022】図1は、誘電体共振器の外観斜視図であ
り、図2は誘電体共振器の導体層の層構成を示すが断面
図である。尚、誘電体共振器の構造は種々存在するが、
実施例には、1つの貫通穴を有する誘電体ブロックを用
いた誘電体共振器で説明する。FIG. 1 is an external perspective view of the dielectric resonator, and FIG. 2 is a sectional view showing the layer structure of the conductor layers of the dielectric resonator. Although there are various structures of dielectric resonators,
In the examples, a dielectric resonator using a dielectric block having one through hole will be described.
【0023】図において、共振器10は、誘電体セラミ
ックからなり、貫通穴3が対向しあう一対の端面に開口
を有するブロック体1と、該端面の一面以外の全ての外
表面に形成された導体膜層とから構成されている。In the figure, a resonator 10 is made of a dielectric ceramic, and is formed on a block body 1 having openings at a pair of end faces where through holes 3 face each other, and on all outer surfaces except one face of the end faces. It is composed of a conductor film layer.
【0024】ブロック体1は、BaTiO3 系などの誘
電体セラミック材料を、所定形状の金型を用いてプレス
成型して、貫通穴3を有する所定形状に成型され、焼成
処理されて形成される。The block body 1 is formed by press-molding a dielectric ceramic material such as BaTiO 3 system using a metal mold having a predetermined shape, molding it into a predetermined shape having a through hole 3, and firing it. .
【0025】貫通穴3の開口を有する端面の形状は、例
えば2m×2mであり、その高さは、共振周波数の波長
λに対応して決定され、例えば1/4λの約8mmであ
り、貫通穴3の内径は、誘電体セラミック材料の誘電率
と求める特性によって決定され、例えば1.6mmであ
る。The shape of the end face having the opening of the through hole 3 is, for example, 2 m × 2 m, and its height is determined corresponding to the wavelength λ of the resonance frequency, and is, for example, about 8 mm of ¼ λ, The inner diameter of the hole 3 is determined by the dielectric constant of the dielectric ceramic material and the required characteristics, and is, for example, 1.6 mm.
【0026】また、ブロック体1の表面は、導体層2を
構成する銅の無電解メッキ層21が安定的に被着される
ように所定表面粗さとなっている。The surface of the block body 1 has a predetermined surface roughness so that the copper electroless plating layer 21 forming the conductor layer 2 can be stably deposited.
【0027】導体層2は、ブロック体1の表面側から無
電解メッキ処理されて形成された第1の銅メッキ層2
1、電解メッキ処理されて形成された第2の銅メッキ層
22、電解メッキ処理されて形成された銀メッキ層23
の3層構造となっている。The conductor layer 2 is a first copper plating layer 2 formed by electroless plating from the surface side of the block body 1.
1. Second copper plating layer 22 formed by electrolytic plating treatment, silver plating layer 23 formed by electrolytic plating treatment
It has a three-layer structure.
【0028】第1の銅メッキ層21は、ブロック体1と
接触するものであり、必然的に無電解メッキ処理とな
る。この銅メッキ層21の厚みは2μm以上となってい
る。The first copper-plated layer 21 is in contact with the block body 1 and is inevitably electroless plated. The thickness of the copper plating layer 21 is 2 μm or more.
【0029】銅メッキ層22は、銅メッキ層21ととも
に、実質的に導体層2の高周波電流を流すための主導体
層であり、高周波特性を充分に満足するためには、銅メ
ッキ層21との合計が5μm以上となるように形成され
ている。The copper plating layer 22 is, together with the copper plating layer 21, a main conductor layer for substantially passing the high frequency current of the conductor layer 2. In order to sufficiently satisfy the high frequency characteristics, the copper plating layer 21 is Are formed to have a total of 5 μm or more.
【0030】銀メッキ層23は、特に銅メッキ層22の
酸化を防止し、且つ半田などを用いて誘電体共振器を他
の誘電体共振器やシールドケースに接合する際、この半
田の濡れ性を向上させるための層である。The silver-plated layer 23 prevents the copper-plated layer 22 from being oxidized, and when soldering a dielectric resonator to another dielectric resonator or a shield case, the wettability of the solder is improved. Is a layer for improving.
【0031】次に、このような構成の誘電体共振器の製
造方法を簡単に説明する。Next, a method of manufacturing the dielectric resonator having such a structure will be briefly described.
【0032】まず、上述の誘電体セラミックからなるブ
ロック体1を形成する。First, the block body 1 made of the above-mentioned dielectric ceramic is formed.
【0033】次に、ブロック体1の全表面に無電解メッ
キ法でもって、第1の銅メッキ層21を2μm以上、例
えば3μm形成する。Next, the first copper plating layer 21 is formed to a thickness of 2 μm or more, for example 3 μm, on the entire surface of the block body 1 by electroless plating.
【0034】続いて、電解メッキ法でもって、第1の銅
メッキ層21の表面上に第2の銅メッキ層22を、例え
ば4μm形成する。Subsequently, the second copper plating layer 22 is formed on the surface of the first copper plating layer 21 by, for example, 4 μm by the electrolytic plating method.
【0035】続いて、電解メッキ法でもって、第2の銅
メッキ層22の表面上に銀メッキ層23を、1〜3μ
m、例えば例2μm形成する。Subsequently, a silver plating layer 23 is formed on the surface of the second copper plating layer 22 by electroplating to have a thickness of 1 to 3 μm.
m, for example 2 μm.
【0036】これにより、ブロック体1の全表面、即ち
貫通穴3の内壁面、ブロック体1の6面全てに3層のメ
ッキ層21〜23(厚み合計が例えば9μm)が形成さ
れることになる。As a result, three plating layers 21 to 23 (total thickness of 9 μm, for example) are formed on the entire surface of the block body 1, that is, the inner wall surface of the through hole 3 and all six surfaces of the block body 1. Become.
【0037】次に、貫通穴3の一方側の開口を有する端
面に被着されたメッキ層21〜23を研磨加工によって
除去する。この除去された面が誘電体共振器10の開放
端面となり、この開放端面と対向する面が短絡端面とな
り、1/4λの誘電体共振器が形成されることになる。Next, the plating layers 21 to 23 attached to the end surface having the opening on one side of the through hole 3 are removed by polishing. The removed surface becomes the open end surface of the dielectric resonator 10, and the surface facing the open end surface becomes the short-circuited end surface, forming a 1 / 4λ dielectric resonator.
【0038】尚、この研磨はメッキ層21〜23を単に
除去するだけでなしに、所定共振周波数の波長λの1/
4に対応するようにして、共振周波数の調整を兼ねさせ
ても構わない。Incidentally, this polishing not only removes the plating layers 21 to 23, but also reduces the wavelength of the predetermined resonance frequency by 1 /.
The resonance frequency may be adjusted so as to correspond to No. 4.
【0039】次に、特に第1の銅メッキ層21を、誘電
体ブロック体1との密着強度を向上させるために、熱処
理(アニール処理)を行う。具体的には大気雰囲気中で
200〜300℃、例えば250℃の処理を行い、図1
に示す誘電体共振器10を達成する。Next, in particular, the first copper plating layer 21 is subjected to heat treatment (annealing treatment) in order to improve the adhesion strength with the dielectric block body 1. Specifically, the treatment at 200 to 300 ° C., for example 250 ° C., is performed in the air atmosphere, and FIG.
The dielectric resonator 10 shown in is achieved.
【0040】次に、本発明者は、上述のアニール処理に
充分に耐ええる第1の銅メッキ層21の膜厚を調べた。
尚、第2の銅メッキ層22の膜厚4μm、銀メッキ層2
3の膜厚を2μmとした。Next, the present inventor investigated the film thickness of the first copper plating layer 21 that can sufficiently withstand the above-mentioned annealing treatment.
The thickness of the second copper plating layer 22 is 4 μm and the thickness of the silver plating layer 2 is 4 μm.
The film thickness of 3 was 2 μm.
【0041】第1の銅メッキ層21の膜厚が1.0μm
(メッキ層21〜23との合計が7μm)の場合、アニ
ール処理後ブロック体1と第1の銅メッキ層21との界
面に、試料全体の20%の割合で空隙が発生し、フクレ
が発生してしまう。The thickness of the first copper plating layer 21 is 1.0 μm.
When the total of the plating layers 21 to 23 is 7 μm, voids are generated at the interface between the block body 1 and the first copper plating layer 21 after the annealing treatment at a rate of 20% of the whole sample, and blisters are generated. Resulting in.
【0042】また、第1の銅メッキ層21の膜厚が1.
5μm(同合計が7.5μm)の場合、アニール処理後
ブロック体1と第1の銅メッキ層21との界面に、5%
の割合で空隙が発生しフクレが発生してしまう。The film thickness of the first copper plating layer 21 is 1.
In the case of 5 μm (the total is 7.5 μm), 5% is added to the interface between the block body 1 and the first copper plating layer 21 after the annealing treatment.
The voids are generated and blisters are generated.
【0043】また、第1の銅メッキ層21の膜厚が2.
0μm(同合計が8.0μm)の場合、アニール処理後
ブロック体1と第1の銅メッキ層21との界面にフクレ
が発生しなかった。The thickness of the first copper plating layer 21 is 2.
In the case of 0 μm (the total is 8.0 μm), no blistering occurred at the interface between the block body 1 and the first copper plating layer 21 after the annealing treatment.
【0044】さらに、第1の銅メッキ層21の膜厚が
2.5μm(同合計が8.5μm)、3.0μm(同合
計が9.0μm)、4.0μm(同合計が1.0μm)
の場合、アニール処理後ブロック体1と第1の銅メッキ
層21との界面にフクレが発生しなかった。Furthermore, the film thickness of the first copper plating layer 21 is 2.5 μm (the same total is 8.5 μm), 3.0 μm (the same total is 9.0 μm), 4.0 μm (the same total is 1.0 μm). )
In this case, no blistering occurred at the interface between the block body 1 and the first copper plating layer 21 after the annealing treatment.
【0045】即ち、アニール処理におけるブロック体1
と第1の銅メッキ層21との界面に発生するフクレ現象
は、第1の銅メッキ層21の厚みに依存し、少なくとも
2μmとすることが重要である。That is, the block body 1 in the annealing treatment
The blistering phenomenon that occurs at the interface between the first copper plating layer 21 and the first copper plating layer 21 depends on the thickness of the first copper plating layer 21, and it is important to be at least 2 μm.
【0046】また、Q値に関して測定した結果、第1の
銅メッキ層21の厚みが1μmの場合には285であ
り、1.5μmの場合には281であり、2.0μmの
場合には286であり、2.5μmの場合には284で
あり、3.0μmの場合には283、4.0μmの場
合、279であり、概ね、第1の銅メッキ層21の厚み
が増加すると現象する傾向にあるが、その厚みが4μm
程度までは大きな変化が見られない。As a result of measuring the Q value, it is 285 when the thickness of the first copper plating layer 21 is 1 μm, 281 when it is 1.5 μm, and 286 when it is 2.0 μm. And 284 in the case of 2.5 μm, 283 in the case of 3.0 μm, and 279 in the case of 4.0 μm, and there is a general tendency for the phenomenon to occur when the thickness of the first copper plating layer 21 increases. The thickness is 4 μm
There is no big change to the extent.
【0047】従って、第1の銅メッキ層21の厚みは、
フクレ現象の防止することができる2μm以上とするこ
とが重要であり、厚みの上限はメッキ時間及び厚みの増
加によるメッキ液の劣化を考慮して4μm程度と考えら
れる。また、2.0μm未満であれば、ブロック体1の
表面を完全に被覆するような第1の銅メッキ層21を形
成することができず、これに起因して第2の銅メッキ層
22を電解メッキ処理(セラミックの表面に直接被着さ
れない)を均一に行うことができないものと考えられ
る。Therefore, the thickness of the first copper plating layer 21 is
It is important to set the thickness to 2 μm or more, which can prevent the blistering phenomenon, and the upper limit of the thickness is considered to be about 4 μm in consideration of the plating time and the deterioration of the plating solution due to the increase of the thickness. Further, if it is less than 2.0 μm, the first copper plating layer 21 that completely covers the surface of the block body 1 cannot be formed, and the second copper plating layer 22 is formed due to this. It is considered that the electrolytic plating treatment (not directly applied to the surface of the ceramic) cannot be uniformly performed.
【0048】次に、上述のアニール処理に充分に耐ええ
る全メッキ層21〜23の厚みを調べた。尚、第1の銅
メッキ層21の膜厚3μm、銀メッキ層23の膜厚を2
μmとし、第2の銅メッキ層22の厚みを種々変化させ
て限界を調べた。Next, the thicknesses of all the plated layers 21 to 23 which can sufficiently withstand the above-mentioned annealing treatment were examined. The thickness of the first copper plating layer 21 is 3 μm and the thickness of the silver plating layer 23 is 2 μm.
The thickness of the second copper plating layer 22 was variously changed, and the limit was examined.
【0049】第2の銅メッキ層22が3〜8μm、即
ち、メッキ層21〜23との合計が13μmまでは、ア
ニール処理時にフクレの現象は発生しなかったものの、
第2の銅メッキ層22が8μmを越え、メッキ層21〜
23との合計が13μmを越えると、アニール処理前に
誘電体セラミックのブロック体1と第1の銅メッキ層2
1との界面にフクレ現象が発生したり、また処理後その
界面にフクレ現象が発生するようになった。When the second copper plating layer 22 had a thickness of 3 to 8 μm, that is, when the total thickness of the second copper plating layer 22 and the plating layers 21 to 23 was 13 μm, the blistering phenomenon did not occur during the annealing treatment.
The second copper plating layer 22 exceeds 8 μm, and the plating layers 21 to 21
If the total of 23 and 23 exceeds 13 μm, the block body 1 of the dielectric ceramic and the first copper plating layer 2 before the annealing treatment.
The blistering phenomenon occurred at the interface with No. 1 and the blistering phenomenon began to occur at the interface after the treatment.
【0050】即ち、アニール処理におけるブロック体1
と第1の銅メッキ層21との界面に発生するフクレは、
第1の銅メッキ層21の厚みのみならず、全てのメッキ
層21〜23層の厚みによって依存されることになる。
これは、比較的柔らかい材料である銅であっても、膜厚
が増加するに従い、ブロック体1と第1の銅メッキ層2
1との界面に機械的な応力がかかり、アニール処理の前
後でこの応力がブロック体1と第1の銅メッキ層21と
の密着力を上回るためと考えられる。That is, the block body 1 in the annealing treatment
Blisters generated at the interface between the first copper plating layer 21 and
It depends on not only the thickness of the first copper plating layer 21 but also the thicknesses of all the plating layers 21 to 23.
This is because even with copper, which is a relatively soft material, as the film thickness increases, the block body 1 and the first copper plating layer 2
It is considered that a mechanical stress is applied to the interface with No. 1 and this stress exceeds the adhesion between the block body 1 and the first copper plating layer 21 before and after the annealing treatment.
【0051】尚、銀メッキ層23の厚みを1μm、3μ
mとしても、全体のメッキ層21〜23の厚みが13μ
mを越えると、上述のようなフクレ現象が発生すること
を確認した。The thickness of the silver plating layer 23 is 1 μm and 3 μm.
Even if m, the total thickness of the plated layers 21 to 23 is 13 μm.
It was confirmed that the blistering phenomenon as described above occurs when it exceeds m.
【0052】また、銀メッキ層23の厚みは、特に銅メ
ッキ層22の酸化を防止する、さらに、以下の接合処理
時に対しても安定な銀メッキ層23を維持するために
は、1μm以上あればよい。尚、上限については、上述
したように、全メッキ層21〜23の厚みの上限があ
り、また、メッキ膜の膜厚によるメッキ処理に要する時
間、メッキ液の劣化などを考慮すれば、3μm程度で充
分である。The thickness of the silver-plated layer 23 should be 1 μm or more in order to prevent the copper-plated layer 22 from being oxidized and to keep the silver-plated layer 23 stable even during the following bonding process. Good. Regarding the upper limit, as described above, there is an upper limit of the thickness of all the plated layers 21 to 23, and when considering the time required for the plating treatment due to the thickness of the plating film, the deterioration of the plating solution, etc., about 3 μm. Is enough.
【0053】このようにして形成された誘電体共振器1
は、共振回路として用いる場合、一方の端子を内導体に
接続し、外導体をアースとする。また、誘電体フィルタ
として用いる場合、例えば2つ以上の誘電体共振器1を
接続するとともに、入出力側共振器の内導体(貫通穴3
の内面に形成した導体層2)に入出力端子を接続すると
ともに、各共振器1の内導体間を容量素子を介して接続
して形成する。いずれの場合にはもシールドケースに半
田を介して接合したり、また、フィルタの場合には、共
振器の外導体どうしを半田を介して接合する。Dielectric resonator 1 thus formed
When used as a resonant circuit, one terminal is connected to the inner conductor and the outer conductor is grounded. When used as a dielectric filter, for example, two or more dielectric resonators 1 are connected and the inner conductor (through hole 3) of the input / output side resonator is connected.
The input / output terminals are connected to the conductor layer 2) formed on the inner surface of the resonator 1, and the inner conductors of the resonators 1 are connected to each other via the capacitive element. In any case, the shield case is joined via solder, and in the case of a filter, the outer conductors of the resonators are joined together via solder.
【0054】この接合用半田として、溶融温度が220
℃程度の高温半田を用いる。これは、ブリント配線基板
に、シールドケース及び各端子を最高200℃程度のリ
フロー処理で半田接合するが、この時の温度でも接合用
半田が溶融しないようにするためである。As the solder for joining, the melting temperature is 220
Use high temperature solder of about ℃. This is because the shield case and each terminal are solder-bonded to the blind wiring board by reflow treatment at a maximum of about 200 ° C., but the bonding solder is not melted even at the temperature at this time.
【0055】ここで、本発明の導体層2が第1の銅メッ
キ層21、第2の銅メッキ層22、銀メッキ層23から
構成されているため、接合処理時の高温半田接合の熱
(220〜230℃)やプリント配線基板への実装時の
半田接合の熱(180〜200℃)であっても、夫々の
メッキ層21〜23、特に表面層の銀メッキ層23が安
定した状態で維持できるため、従来のように、表面のメ
ッキ層(半田メッキ層、錫メッキ層)が軟化・溶融する
ことが一切ないので、所定接合位置で安定的に接合さ
れ、これによって、特性の変動、例えば共振周波数の変
動や帯域の変動が一切なくなる。Here, since the conductor layer 2 of the present invention is composed of the first copper plating layer 21, the second copper plating layer 22 and the silver plating layer 23, the heat of the high temperature solder bonding during the bonding process ( 220 to 230 ° C.) or the heat of soldering (180 to 200 ° C.) during mounting on a printed wiring board, the respective plating layers 21 to 23, especially the surface silver plating layer 23 are stable. Since it can be maintained, the plating layer (solder plating layer, tin plating layer) on the surface is never softened or melted unlike the conventional case, so that stable bonding can be achieved at a predetermined bonding position. For example, there is no change in resonance frequency or band.
【0056】また、上述の誘電体共振器10どうしの接
合やシールドケースへの接合が、高温半田を用いたリフ
ロー処理によって簡単に組立を行うことができる。Further, the above-mentioned joining of the dielectric resonators 10 and the joining to the shield case can be easily assembled by a reflow process using high temperature solder.
【0057】尚、上述の実施例では、貫通穴3を有する
誘電体セラミックからなるブロック体1の表面に導体層
2を形成した誘電体共振器を用いて説明したが、複数の
貫通穴を有する誘電体セラミックからなるブロック体に
形成して複数の誘電体共振器を一体化したものにも適用
でき、また、セラミック層を複数積層して成るセラミッ
ク積層体基板(ブロック体)において、2つのセラミッ
ク層間に内導体膜を形成し、積層体基板の表面に導体膜
を形成したトリプレート誘電体共振器にも用いることが
できる。In the above-mentioned embodiment, the dielectric resonator having the conductor layer 2 formed on the surface of the block body 1 made of the dielectric ceramic having the through holes 3 has been described, but it has a plurality of through holes. The present invention can be applied to a structure in which a plurality of dielectric resonators are integrated by forming a block body made of a dielectric ceramic. Further, in a ceramic laminate substrate (block body) formed by laminating a plurality of ceramic layers, two ceramics are used. It can also be used in a tri-plate dielectric resonator in which an inner conductor film is formed between layers and a conductor film is formed on the surface of a laminate substrate.
【0058】[0058]
【発明の効果】以上のように、本発明によれば、誘電体
セラミックからなるブロック体の表面に、無電解メッキ
処理された厚みが2μm以上の銅メッキ膜、電解メッキ
処理された銅メッキ膜、電解メッキ処理された厚みが1
〜3μmの銀メッキ膜を被着形成し、すべてのメッキ層
の厚みが13μm以下としたため、製造工程中のアニー
ル処理時などで誘電体セラミックと第1の銅メッキ層と
の間で発生するフクレ現象を完全に抑えることができ
る。As described above, according to the present invention, a copper plating film having a thickness of 2 μm or more electrolessly plated or a copper plating film electrolytically plated on the surface of a block body made of a dielectric ceramic. , Electroplated thickness is 1
Since a silver plating film of ˜3 μm is deposited and the thickness of all the plating layers is 13 μm or less, blistering that occurs between the dielectric ceramic and the first copper plating layer during the annealing treatment during the manufacturing process. The phenomenon can be completely suppressed.
【0059】また、導体層自身が、220〜230℃程
度の熱が印加されても安定した状態を維持できるため、
共振器間を高温半田を介して接合した場合、また共振器
をシールドケースなどに高温半田で接合した場合であっ
ても、特に表面のメッキ層である銀メッキ層に状態が変
化せず、各接合状態を安定に維持することができ、特性
が非常に安定した誘電体共振器が得られることになる。Further, since the conductor layer itself can maintain a stable state even when heat of about 220 to 230 ° C. is applied,
Even if the resonators are joined via high-temperature solder, or even if the resonators are joined to the shield case with high-temperature solder, the state does not change to the silver plating layer that is the plating layer on the surface. The junction state can be maintained stably, and a dielectric resonator having very stable characteristics can be obtained.
【図1】本発明の誘電体共振器の外観斜視図である。FIG. 1 is an external perspective view of a dielectric resonator of the present invention.
【図2】本発明の誘電体共振器の導体層の層構成を示す
概略図である。FIG. 2 is a schematic view showing a layer structure of a conductor layer of the dielectric resonator of the present invention.
10・・・誘電体共振器 1・・・・・・・ブロック体 2・・・・・・・導体層 3・・・・・・・貫通穴 21・・・・・・・・第1の銅メッキ層 22・・・・・・・・第2の銅メッキ層 23・・・・・・・・銀メッキ層 10 ... Dielectric resonator 1 ... Block body 2 ... Conductor layer 3 ... Through hole 21 ... First Copper plating layer 22 ... Second copper plating layer 23 ... Silver plating layer
Claims (1)
処理された厚みが2μm以上の銅メッキ膜と、電解メッ
キ処理された銅メッキ膜と、電解メッキ処理された厚み
が1〜3μmの銀メッキ膜とから成り、全体の厚みが1
3μm以下の導体層を備えたことを特徴とする誘電体共
振器。1. A dielectric ceramic surface is electrolessly plated with a copper plating film having a thickness of 2 μm or more, an electrolytic plating copper plating film, and an electrolytic plating film having a silver plating thickness of 1 to 3 μm. It consists of a membrane and the total thickness is 1
A dielectric resonator comprising a conductor layer having a thickness of 3 μm or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32644994A JPH08186412A (en) | 1994-12-27 | 1994-12-27 | Dielectric resonator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32644994A JPH08186412A (en) | 1994-12-27 | 1994-12-27 | Dielectric resonator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08186412A true JPH08186412A (en) | 1996-07-16 |
Family
ID=18187936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32644994A Pending JPH08186412A (en) | 1994-12-27 | 1994-12-27 | Dielectric resonator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08186412A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109346806A (en) * | 2018-09-30 | 2019-02-15 | 香港凡谷發展有限公司 | Convex cavity three-mode resonance structure and filter comprising same |
| CN109411852A (en) * | 2018-09-04 | 2019-03-01 | 香港凡谷發展有限公司 | Cavity high-Q three-mode dielectric resonance structure and filter comprising same |
-
1994
- 1994-12-27 JP JP32644994A patent/JPH08186412A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109411852A (en) * | 2018-09-04 | 2019-03-01 | 香港凡谷發展有限公司 | Cavity high-Q three-mode dielectric resonance structure and filter comprising same |
| US11942672B2 (en) | 2018-09-04 | 2024-03-26 | Hongkong Fingu Development Company Limited | Cavity high-Q triple-mode dielectric resonance structure and filter with resonance structure |
| CN109346806A (en) * | 2018-09-30 | 2019-02-15 | 香港凡谷發展有限公司 | Convex cavity three-mode resonance structure and filter comprising same |
| CN109346806B (en) * | 2018-09-30 | 2020-11-24 | 香港凡谷發展有限公司 | A convex cavity three-mode resonant structure and a filter containing the resonant structure |
| US11258150B2 (en) | 2018-09-30 | 2022-02-22 | Hongkong Fingu Development Company Limited | Outwardly protruding triple-mode cavity resonance structure and filter with resonance structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4172566B2 (en) | Surface electrode structure of ceramic multilayer substrate and method of manufacturing surface electrode | |
| US6377439B1 (en) | Electronic multilayer ceramic component | |
| JP3928665B2 (en) | Chip-type electronic component built-in multilayer substrate and method for manufacturing the same | |
| JPH08186412A (en) | Dielectric resonator | |
| JP2851966B2 (en) | Multilayer dielectric filter | |
| JPH0653710A (en) | Antenna multicoupler | |
| TWI864583B (en) | Electronic component with high coplanarity and method of manufacturing the same | |
| JP4329762B2 (en) | Chip type electronic component built-in multilayer board | |
| JPH08274518A (en) | Method for manufacturing dielectric resonance means | |
| JP2000068716A (en) | Multi-layer transmission line | |
| KR100593897B1 (en) | Low Temperature Co-fired Ceramic (LTCC) Package with Multi-layered External Electrodes | |
| JPH11329845A (en) | Electronic component and manufacture thereof | |
| JPH0563405A (en) | Dielectric substrate triplet strip line | |
| JP2002270465A (en) | Terminal electrodes for multilayer electronic components | |
| JP2001126956A (en) | Feed-through capacitor | |
| JP3898590B2 (en) | Multilayer stripline filter | |
| JP2006041319A (en) | Surface mount type multiple capacitor and its mounting structure | |
| JP2842707B2 (en) | Circuit board | |
| JP3337082B2 (en) | Dielectric filter | |
| JPH05243811A (en) | Dielectric filter | |
| JP3488288B2 (en) | Resonant circuit board | |
| JP2006269829A (en) | Ceramic electronic components | |
| JPH11274813A (en) | Dielectric filter and method of manufacturing the same | |
| JPH11340713A (en) | Dielectric resonance member | |
| JPH06132704A (en) | Laminated dielectric filter |