JPH08186412A - 誘電体共振器 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、誘電体共振器の製造工程、特にア
ーニル処理時、銅の電解メッキ層の形成時に、誘電体セ
ラミックと銅の無電解メッキ層との界面にフクレが発生
せず、しかも、特に接合工程をおいて、接合位置が一切
ずれなることがない誘電体共振器を提供する。 【構成】本発明は、誘電体セラミックのブロック体１表
面に、無電解メッキ処理された厚みが２μｍ以上の銅メ
ッキ膜２１、電解メッキ処理された銅メッキ膜２２、電
解メッキ処理された厚みが１〜３μｍの銀メッキ膜２３
を被着形成し、全メッキ層の厚みを１３μｍ以下とし
た。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、自動車電話、携帯電
話、コードレス電話などに用いられる高周波フィルタを
構成する誘電体共振器に関するものである。

【０００２】

【従来の技術】通信機の高周波用バンドパスフィルタ、
アンテナフィルタなどのフィルタとして、誘電体フィル
タが多用されている。この誘電体フィルタは、複数の誘
電体共振器を結合して構成される。

【０００３】この誘電体共振器は、誘電体セラミックの
材料をプレス成型して貫通穴を有するブロック体を形成
し焼成処理し、貫通穴の内面やブロック体の表面に導体
膜を形成したものや、誘電体セラミックのグリーンシー
トを積層・焼成処理した積層体の外表面に導体膜を形成
したものなどがある。また、複数の共振器を予め、ブロ
ック体や積層体に形成したものなどがある。

【０００４】例えば、誘電体ブロック体を用いた誘電体
共振器は、貫通穴を有するブロック体に貫通穴の内壁面
に内導体となる導体膜を形成し、ブロック体の一方端面
を除く外表面に外導体膜となる導体膜を形成していた。

【０００５】この導体膜は銀、ガラスを含む導電性ペー
ストをブロック体に塗布して、焼きつけ処理を行ってい
た。しかし、導体膜にガラス材料が含有するため、高周
波特性が充分に得られないという問題があった。また、
導体膜が形成される面どうしが交じり合う稜線部分で接
続信頼性が低いという問題点があった。

【０００６】このように問題点を解決するために、上述
の厚膜技法による導体膜から、メッキ法を用いた導体膜
に代えた誘電体共振器が提案されている。

【０００７】例えば、特開昭６１−１２１５０１号公
報、特開平４−１６０９０４号公報、特開平４−１８５
１０３号公報では、セラミックの表面側から、無電解メ
ッキ法によって形成された銅メッキ層、電解メッキ法に
よって形成された銅メッキ層、電解メッキ法によって形
成されたスズや半田のメッキ層を被着した導体膜を形成
することが開示されている。

【０００８】銅の無電解メッキ層の厚みが０．５〜２．
０μｍ、銅の無電解メッキ層、電解メッキ層を含めた厚
みを３μｍ以上、半田のメッキ層の厚みが１μｍ以上と
することが記載されている。

【０００９】

【発明が解決しようとする課題】しかし、上述の層構成
の導体膜を有する誘電体共振器において、導体膜の形成
の最終工程で、銅の無電解メッキ層を密着性の高い強固
な銅とするために、アニール処理（２５０℃前後の熱処
理）を行うが、この時に、誘電体セラミックと銅の無電
解メッ層との界面にフクレが発生してしまうことがあ
る。このようなフクレが発生してしまうと、誘電体共振
器において、等価的な共振回路におけるインダクタンス
成分及び容量成分が急激に変化してしまい、特性不良と
なってしまう。

【００１０】また、このような誘電体共振器は、シール
ドケースに接合したり、また、誘電体共振器どうしを接
合しする組立工程が必要であり、さらに、実際のプリン
ト配線基板上に実装処理される。組立工程は、プリント
配線基板への実装処理（１８０〜２００℃のリフロー処
理）を前提にして、共振器の接合部分には高温半田を用
いて２３０〜２４０℃程度の熱処理を行われる。しか
し、誘電体共振器に２３０〜２４０℃の熱が印加される
と、導体膜の表面層である半田メッキ層やスズメッキ層
が２２０〜２３０℃で軟化・溶融してしまい、接合用高
温半田の機能は充分に導出されるものの、その下地とな
る半田メッキ層、スズメッキ層が変質してしまい、接合
位置がずれたりしてしまうことがあった。

【００１１】特に高周波で動作する誘電体共振器におい
て、シールドケースとの接合状態が所定位置がずれた
り、また誘電体共振器どうしの接合位置がずれたりする
と、ただちに共振周波数が変動したり、帯域が変動した
りして、これもまた致命的な問題となってしまう。

【００１２】本発明は上述の課題に鑑みて案出さられた
ものであり、その目的は誘電体共振器の製造工程、特に
アーニル処理時、銅の電解メッキ層の形成時において
も、誘電体セラミックのブロック体と銅の無電解メッキ
層との界面にフクレが発生せず、しかも、特に接合工程
をおいて、接合位置が一切ずれなることがなく、安定し
た特性を導出することができる誘電体共振器を提供する
ものである。

【００１３】

【課題を解決するための手段】本発明は、 誘電体セラ
ミック表面に、無電解メッキ処理された厚みが２μｍ以
上の銅メッキ膜と、電解メッキ処理された銅メッキ膜
と、電解メッキ処理された厚みが１〜３μｍの銀メッキ
膜とから成り、全体の厚みが１３μｍ以下の導体層を備
えた誘電体共振器である。

【００１４】

【作用】本発明によれば、基本的に導体層がメッキ処理
によって形成されるため、従来のようにガラスフリット
を有する導電性ペーストを使用することがないため、高
周波特性を向上させることができる。

【００１５】また、銅の無電解メッキ層は、誘電体セラ
ミック上に、メッキ処理を施すための下地層であり、そ
の厚みが２μｍ以上に設定することにより、特に後の工
程に行うこの銅の無電解メッキ層を強固にするためのア
ニール処理をおこなっても、誘電体セラミックとの間で
フクレの発生を防止することができる。

【００１６】また、銅の電解メッキ層は、上述の銅の電
解メッキ層とともに、誘電体共振器の導体層となる。

【００１７】また、銀の電解メッキ層は、その厚みが１
〜３μｍに設定することにより、銅のメッキ層の酸化を
防止することができ、接合工程において接合用の半田に
よって接合可能にするために形成する。特に、接合時半
田を溶融するための熱が印加されても、この銀メッキ層
の状態が非常に安定した状態で維持できるため、接合時
の位置ずれなどを一切起こさない。尚、このような効果
の向上は、３μｍ以上となっても期待することができ
ず、メッキ時間が長くなり、メッキ液の劣化などを起こ
してしまう。

【００１８】さらに、これら全てのメッキ層を合計を１
３μｍ以下となるように設定する。

【００１９】これは、膜厚が厚くなるにしたがい、誘電
体セラミックと、銅のメッキ層との界面部分に発生する
応力が大きくなり、１３μｍ以上になると、アニール処
理、またはアーニル処理前で発生する、この界面での剥
離現象を有効に抑えることができる。

【００２０】以上のように、銅のメッキ層を用いている
ため、高周波特性に優れ、また、誘電体セラミックと銅
のメッキ層との間にフクレが発生せず、しかも、銅の酸
化を防止して、誘電体共振器の接合を非常に安定化させ
ることができ、結果として、製造歩留が良好で、特性の
変動を抑えることができる誘電体共振器となる。

【００２１】

【実施例】以下、本発明の誘電体共振器を図面に基づい
て詳説する。

【００２２】図１は、誘電体共振器の外観斜視図であ
り、図２は誘電体共振器の導体層の層構成を示すが断面
図である。尚、誘電体共振器の構造は種々存在するが、
実施例には、１つの貫通穴を有する誘電体ブロックを用
いた誘電体共振器で説明する。

【００２３】図において、共振器１０は、誘電体セラミ
ックからなり、貫通穴３が対向しあう一対の端面に開口
を有するブロック体１と、該端面の一面以外の全ての外
表面に形成された導体膜層とから構成されている。

【００２４】ブロック体１は、ＢａＴｉＯ₃ 系などの誘
電体セラミック材料を、所定形状の金型を用いてプレス
成型して、貫通穴３を有する所定形状に成型され、焼成
処理されて形成される。

【００２５】貫通穴３の開口を有する端面の形状は、例
えば２ｍ×２ｍであり、その高さは、共振周波数の波長
λに対応して決定され、例えば１／４λの約８ｍｍであ
り、貫通穴３の内径は、誘電体セラミック材料の誘電率
と求める特性によって決定され、例えば１．６ｍｍであ
る。

【００２６】また、ブロック体１の表面は、導体層２を
構成する銅の無電解メッキ層２１が安定的に被着される
ように所定表面粗さとなっている。

【００２７】導体層２は、ブロック体１の表面側から無
電解メッキ処理されて形成された第１の銅メッキ層２
１、電解メッキ処理されて形成された第２の銅メッキ層
２２、電解メッキ処理されて形成された銀メッキ層２３
の３層構造となっている。

【００２８】第１の銅メッキ層２１は、ブロック体１と
接触するものであり、必然的に無電解メッキ処理とな
る。この銅メッキ層２１の厚みは２μｍ以上となってい
る。

【００２９】銅メッキ層２２は、銅メッキ層２１ととも
に、実質的に導体層２の高周波電流を流すための主導体
層であり、高周波特性を充分に満足するためには、銅メ
ッキ層２１との合計が５μｍ以上となるように形成され
ている。

【００３０】銀メッキ層２３は、特に銅メッキ層２２の
酸化を防止し、且つ半田などを用いて誘電体共振器を他
の誘電体共振器やシールドケースに接合する際、この半
田の濡れ性を向上させるための層である。

【００３１】次に、このような構成の誘電体共振器の製
造方法を簡単に説明する。

【００３２】まず、上述の誘電体セラミックからなるブ
ロック体１を形成する。

【００３３】次に、ブロック体１の全表面に無電解メッ
キ法でもって、第１の銅メッキ層２１を２μｍ以上、例
えば３μｍ形成する。

【００３４】続いて、電解メッキ法でもって、第１の銅
メッキ層２１の表面上に第２の銅メッキ層２２を、例え
ば４μｍ形成する。

【００３５】続いて、電解メッキ法でもって、第２の銅
メッキ層２２の表面上に銀メッキ層２３を、１〜３μ
ｍ、例えば例２μｍ形成する。

【００３６】これにより、ブロック体１の全表面、即ち
貫通穴３の内壁面、ブロック体１の６面全てに３層のメ
ッキ層２１〜２３（厚み合計が例えば９μｍ）が形成さ
れることになる。

【００３７】次に、貫通穴３の一方側の開口を有する端
面に被着されたメッキ層２１〜２３を研磨加工によって
除去する。この除去された面が誘電体共振器１０の開放
端面となり、この開放端面と対向する面が短絡端面とな
り、１／４λの誘電体共振器が形成されることになる。

【００３８】尚、この研磨はメッキ層２１〜２３を単に
除去するだけでなしに、所定共振周波数の波長λの１／
４に対応するようにして、共振周波数の調整を兼ねさせ
ても構わない。

【００３９】次に、特に第１の銅メッキ層２１を、誘電
体ブロック体１との密着強度を向上させるために、熱処
理（アニール処理）を行う。具体的には大気雰囲気中で
２００〜３００℃、例えば２５０℃の処理を行い、図１
に示す誘電体共振器１０を達成する。

【００４０】次に、本発明者は、上述のアニール処理に
充分に耐ええる第１の銅メッキ層２１の膜厚を調べた。
尚、第２の銅メッキ層２２の膜厚４μｍ、銀メッキ層２
３の膜厚を２μｍとした。

【００４１】第１の銅メッキ層２１の膜厚が１．０μｍ
（メッキ層２１〜２３との合計が７μｍ）の場合、アニ
ール処理後ブロック体１と第１の銅メッキ層２１との界
面に、試料全体の２０％の割合で空隙が発生し、フクレ
が発生してしまう。

【００４２】また、第１の銅メッキ層２１の膜厚が１．
５μｍ（同合計が７．５μｍ）の場合、アニール処理後
ブロック体１と第１の銅メッキ層２１との界面に、５％
の割合で空隙が発生しフクレが発生してしまう。

【００４３】また、第１の銅メッキ層２１の膜厚が２．
０μｍ（同合計が８．０μｍ）の場合、アニール処理後
ブロック体１と第１の銅メッキ層２１との界面にフクレ
が発生しなかった。

【００４４】さらに、第１の銅メッキ層２１の膜厚が
２．５μｍ（同合計が８．５μｍ）、３．０μｍ（同合
計が９．０μｍ）、４．０μｍ（同合計が１．０μｍ）
の場合、アニール処理後ブロック体１と第１の銅メッキ
層２１との界面にフクレが発生しなかった。

【００４５】即ち、アニール処理におけるブロック体１
と第１の銅メッキ層２１との界面に発生するフクレ現象
は、第１の銅メッキ層２１の厚みに依存し、少なくとも
２μｍとすることが重要である。

【００４６】また、Ｑ値に関して測定した結果、第１の
銅メッキ層２１の厚みが１μｍの場合には２８５であ
り、１．５μｍの場合には２８１であり、２．０μｍの
場合には２８６であり、２．５μｍの場合には２８４で
あり、３．０μｍの場合には２８３、４．０μｍの場
合、２７９であり、概ね、第１の銅メッキ層２１の厚み
が増加すると現象する傾向にあるが、その厚みが４μｍ
程度までは大きな変化が見られない。

【００４７】従って、第１の銅メッキ層２１の厚みは、
フクレ現象の防止することができる２μｍ以上とするこ
とが重要であり、厚みの上限はメッキ時間及び厚みの増
加によるメッキ液の劣化を考慮して４μｍ程度と考えら
れる。また、２．０μｍ未満であれば、ブロック体１の
表面を完全に被覆するような第１の銅メッキ層２１を形
成することができず、これに起因して第２の銅メッキ層
２２を電解メッキ処理（セラミックの表面に直接被着さ
れない）を均一に行うことができないものと考えられ
る。

【００４８】次に、上述のアニール処理に充分に耐ええ
る全メッキ層２１〜２３の厚みを調べた。尚、第１の銅
メッキ層２１の膜厚３μｍ、銀メッキ層２３の膜厚を２
μｍとし、第２の銅メッキ層２２の厚みを種々変化させ
て限界を調べた。

【００４９】第２の銅メッキ層２２が３〜８μｍ、即
ち、メッキ層２１〜２３との合計が１３μｍまでは、ア
ニール処理時にフクレの現象は発生しなかったものの、
第２の銅メッキ層２２が８μｍを越え、メッキ層２１〜
２３との合計が１３μｍを越えると、アニール処理前に
誘電体セラミックのブロック体１と第１の銅メッキ層２
１との界面にフクレ現象が発生したり、また処理後その
界面にフクレ現象が発生するようになった。

【００５０】即ち、アニール処理におけるブロック体１
と第１の銅メッキ層２１との界面に発生するフクレは、
第１の銅メッキ層２１の厚みのみならず、全てのメッキ
層２１〜２３層の厚みによって依存されることになる。
これは、比較的柔らかい材料である銅であっても、膜厚
が増加するに従い、ブロック体１と第１の銅メッキ層２
１との界面に機械的な応力がかかり、アニール処理の前
後でこの応力がブロック体１と第１の銅メッキ層２１と
の密着力を上回るためと考えられる。

【００５１】尚、銀メッキ層２３の厚みを１μｍ、３μ
ｍとしても、全体のメッキ層２１〜２３の厚みが１３μ
ｍを越えると、上述のようなフクレ現象が発生すること
を確認した。

【００５２】また、銀メッキ層２３の厚みは、特に銅メ
ッキ層２２の酸化を防止する、さらに、以下の接合処理
時に対しても安定な銀メッキ層２３を維持するために
は、１μｍ以上あればよい。尚、上限については、上述
したように、全メッキ層２１〜２３の厚みの上限があ
り、また、メッキ膜の膜厚によるメッキ処理に要する時
間、メッキ液の劣化などを考慮すれば、３μｍ程度で充
分である。

【００５３】このようにして形成された誘電体共振器１
は、共振回路として用いる場合、一方の端子を内導体に
接続し、外導体をアースとする。また、誘電体フィルタ
として用いる場合、例えば２つ以上の誘電体共振器１を
接続するとともに、入出力側共振器の内導体（貫通穴３
の内面に形成した導体層２）に入出力端子を接続すると
ともに、各共振器１の内導体間を容量素子を介して接続
して形成する。いずれの場合にはもシールドケースに半
田を介して接合したり、また、フィルタの場合には、共
振器の外導体どうしを半田を介して接合する。

【００５４】この接合用半田として、溶融温度が２２０
℃程度の高温半田を用いる。これは、ブリント配線基板
に、シールドケース及び各端子を最高２００℃程度のリ
フロー処理で半田接合するが、この時の温度でも接合用
半田が溶融しないようにするためである。

【００５５】ここで、本発明の導体層２が第１の銅メッ
キ層２１、第２の銅メッキ層２２、銀メッキ層２３から
構成されているため、接合処理時の高温半田接合の熱
（２２０〜２３０℃）やプリント配線基板への実装時の
半田接合の熱（１８０〜２００℃）であっても、夫々の
メッキ層２１〜２３、特に表面層の銀メッキ層２３が安
定した状態で維持できるため、従来のように、表面のメ
ッキ層（半田メッキ層、錫メッキ層）が軟化・溶融する
ことが一切ないので、所定接合位置で安定的に接合さ
れ、これによって、特性の変動、例えば共振周波数の変
動や帯域の変動が一切なくなる。

【００５６】また、上述の誘電体共振器１０どうしの接
合やシールドケースへの接合が、高温半田を用いたリフ
ロー処理によって簡単に組立を行うことができる。

【００５７】尚、上述の実施例では、貫通穴３を有する
誘電体セラミックからなるブロック体１の表面に導体層
２を形成した誘電体共振器を用いて説明したが、複数の
貫通穴を有する誘電体セラミックからなるブロック体に
形成して複数の誘電体共振器を一体化したものにも適用
でき、また、セラミック層を複数積層して成るセラミッ
ク積層体基板（ブロック体）において、２つのセラミッ
ク層間に内導体膜を形成し、積層体基板の表面に導体膜
を形成したトリプレート誘電体共振器にも用いることが
できる。

【００５８】

【発明の効果】以上のように、本発明によれば、誘電体
セラミックからなるブロック体の表面に、無電解メッキ
処理された厚みが２μｍ以上の銅メッキ膜、電解メッキ
処理された銅メッキ膜、電解メッキ処理された厚みが１
〜３μｍの銀メッキ膜を被着形成し、すべてのメッキ層
の厚みが１３μｍ以下としたため、製造工程中のアニー
ル処理時などで誘電体セラミックと第１の銅メッキ層と
の間で発生するフクレ現象を完全に抑えることができ
る。

【００５９】また、導体層自身が、２２０〜２３０℃程
度の熱が印加されても安定した状態を維持できるため、
共振器間を高温半田を介して接合した場合、また共振器
をシールドケースなどに高温半田で接合した場合であっ
ても、特に表面のメッキ層である銀メッキ層に状態が変
化せず、各接合状態を安定に維持することができ、特性
が非常に安定した誘電体共振器が得られることになる。

【図面の簡単な説明】

【図１】本発明の誘電体共振器の外観斜視図である。

【図２】本発明の誘電体共振器の導体層の層構成を示す
概略図である。

【符号の説明】

１０・・・誘電体共振器 １・・・・・・・ブロック体 ２・・・・・・・導体層 ３・・・・・・・貫通穴 ２１・・・・・・・・第１の銅メッキ層 ２２・・・・・・・・第２の銅メッキ層 ２３・・・・・・・・銀メッキ層

Claims (1)

【特許請求の範囲】
1. 【請求項１】 誘電体セラミック表面に、無電解メッキ
   処理された厚みが２μｍ以上の銅メッキ膜と、電解メッ
   キ処理された銅メッキ膜と、電解メッキ処理された厚み
   が１〜３μｍの銀メッキ膜とから成り、全体の厚みが１
   ３μｍ以下の導体層を備えたことを特徴とする誘電体共
   振器。