JPH08186492A - Ｄａコンバータのテスト回路およびその使用方法 - Google Patents
Ｄａコンバータのテスト回路およびその使用方法Info
- Publication number
- JPH08186492A JPH08186492A JP6326680A JP32668094A JPH08186492A JP H08186492 A JPH08186492 A JP H08186492A JP 6326680 A JP6326680 A JP 6326680A JP 32668094 A JP32668094 A JP 32668094A JP H08186492 A JPH08186492 A JP H08186492A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- voltage
- output
- time
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】テスト時間の短縮化が図られるとともにテスト
費用が削減されたＤＡコンバータのテスト回路およびそ
の使用方法を提供する。 【構成】前回、ＤＡコンバータ１００から出力された時
点におけるアナログ信号の電圧ＶANG および抵抗２０
３，２０４の電流で定まる電圧をコンパレータ２０１，
２０２の基準電圧入力端子２０１ｂ，２０２ｂから入力
してコンパレータ２０１，２０２内に保持しておいて、
その電圧と、今回、ＤＡコンバータ１００から出力され
た時点における、コンパレータ２０１，２０２の比較電
圧入力端子２０１ａ，２０２ａに入力されたアナログ信
号の電圧ＶANG とを比較する。
費用が削減されたＤＡコンバータのテスト回路およびそ
の使用方法を提供する。 【構成】前回、ＤＡコンバータ１００から出力された時
点におけるアナログ信号の電圧ＶANG および抵抗２０
３，２０４の電流で定まる電圧をコンパレータ２０１，
２０２の基準電圧入力端子２０１ｂ，２０２ｂから入力
してコンパレータ２０１，２０２内に保持しておいて、
その電圧と、今回、ＤＡコンバータ１００から出力され
た時点における、コンパレータ２０１，２０２の比較電
圧入力端子２０１ａ，２０２ａに入力されたアナログ信
号の電圧ＶANG とを比較する。
Description
【０００１】
【産業上の利用分野】本発明は、ＤＡコンバータのテス
ト回路およびその使用方法に関する。
ト回路およびその使用方法に関する。
【０００２】
【従来の技術】ＤＡコンバータの出荷検査において、Ｄ
Ａコンバータの性能をテストする項目の１つとして、Ｄ
Ａ変換の微分直線性がテストされる。このテストでは、
被テスト用としてのＤＡコンバータに、順次インクリメ
ントもしくはデクリメントされたディジタル信号を入力
し、それらディジタル信号に対応してＤＡコンバータか
ら出力されたアナログ信号の電圧を、その都度、測定し
て演算することにより微分直線性の誤差を算出し、これ
に基づいてＤＡコンバータの微分直線性の良否が判定さ
れている。
Ａコンバータの性能をテストする項目の１つとして、Ｄ
Ａ変換の微分直線性がテストされる。このテストでは、
被テスト用としてのＤＡコンバータに、順次インクリメ
ントもしくはデクリメントされたディジタル信号を入力
し、それらディジタル信号に対応してＤＡコンバータか
ら出力されたアナログ信号の電圧を、その都度、測定し
て演算することにより微分直線性の誤差を算出し、これ
に基づいてＤＡコンバータの微分直線性の良否が判定さ
れている。
【０００３】
【発明が解決しようとする課題】ここで、ｎビットのＤ
Ａコンバータの微分直線性をテストするには、２n 回に
亘り、アナログ信号の電圧をその都度測定して演算する
必要がある。このため、例えば８ビットのＤＡコンバー
タの微分直線性に必要な測定時間は、１回のアナログ信
号の電圧の測定時間を５ｍｓとすると、５ｍｓ×２8 ＝
１．２８秒となり、このように長い時間が必要になりテ
スト費用がアップし問題がある。
Ａコンバータの微分直線性をテストするには、２n 回に
亘り、アナログ信号の電圧をその都度測定して演算する
必要がある。このため、例えば８ビットのＤＡコンバー
タの微分直線性に必要な測定時間は、１回のアナログ信
号の電圧の測定時間を５ｍｓとすると、５ｍｓ×２8 ＝
１．２８秒となり、このように長い時間が必要になりテ
スト費用がアップし問題がある。
【０００４】この問題を解決するために、例えばパター
ン発生器とデジタイザを有するミックスシグナルテスタ
ーを使用し、パターン発生器で発生したディジタル信号
をＤＡコンバータに入力し、そのＤＡコンバータから出
力されたアナログ信号をディジタイザで取り込み測定す
る方法もあるが、このようなミックスシグナルテスター
は極めて高価なため、やはりテスト費用がアップすると
いう問題がある。
ン発生器とデジタイザを有するミックスシグナルテスタ
ーを使用し、パターン発生器で発生したディジタル信号
をＤＡコンバータに入力し、そのＤＡコンバータから出
力されたアナログ信号をディジタイザで取り込み測定す
る方法もあるが、このようなミックスシグナルテスター
は極めて高価なため、やはりテスト費用がアップすると
いう問題がある。
【０００５】本発明は、上記事情に鑑み、テスト時間の
短縮化が図られるとともにテスト費用が削減されたＤＡ
コンバータのテスト回路およびその使用方法を提供する
ことを目的とする。
短縮化が図られるとともにテスト費用が削減されたＤＡ
コンバータのテスト回路およびその使用方法を提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成する本発
明のＤＡコンバータのテスト回路は、被テスト用ＤＡコ
ンバータに、順次にインクリメントもしくはデクリメン
トされたディジタル信号を入力しながら、そのＤＡコン
バータから出力されたアナログ信号をモニタすることに
より、そのＤＡコンバータをテストするＤＡコンバータ
のテスト回路において、 （１−１）上記ＤＡコンバータのアナログ出力端子に一
端が接続された抵抗素子 （１−２）そのアナログ出力端子に接続された比較電圧
入力端子とその抵抗素子の他端に接続された基準電圧入
力端子とを有するコンパレータを備えたものである。
明のＤＡコンバータのテスト回路は、被テスト用ＤＡコ
ンバータに、順次にインクリメントもしくはデクリメン
トされたディジタル信号を入力しながら、そのＤＡコン
バータから出力されたアナログ信号をモニタすることに
より、そのＤＡコンバータをテストするＤＡコンバータ
のテスト回路において、 （１−１）上記ＤＡコンバータのアナログ出力端子に一
端が接続された抵抗素子 （１−２）そのアナログ出力端子に接続された比較電圧
入力端子とその抵抗素子の他端に接続された基準電圧入
力端子とを有するコンパレータを備えたものである。
【０００７】このうち、上記（１−２）のコンパレータ
は、前回、上記ＤＡコンバータにディジタル信号が入力
されそのＤＡコンバータからそのディジタル信号に対応
するアナログ信号が出力された時点における基準電圧入
力端子の電圧を保持しておいて、その電圧と、今回、上
記ＤＡコンバータにディジタル信号が入力されそのＤＡ
コンバータからそのディジタル信号に対応するアナログ
信号が出力された時点における比較電圧入力端子の電圧
とを比較するものである。
は、前回、上記ＤＡコンバータにディジタル信号が入力
されそのＤＡコンバータからそのディジタル信号に対応
するアナログ信号が出力された時点における基準電圧入
力端子の電圧を保持しておいて、その電圧と、今回、上
記ＤＡコンバータにディジタル信号が入力されそのＤＡ
コンバータからそのディジタル信号に対応するアナログ
信号が出力された時点における比較電圧入力端子の電圧
とを比較するものである。
【０００８】ここで、上記テスト回路が、被テスト用Ｄ
Ａコンバータと同一の半導体集積回路基板に搭載されて
いることが効果的である。また、上記ＤＡコンバータの
テスト回路を使用する本発明の使用方法は、上記本発明
のテスト回路を用意し、上記抵抗素子に、上記アナログ
出力端子から今回出力されたアナログ信号の電圧の比較
の基準となる電圧と上記アナログ出力端子から前回出力
されたアナログ信号の電圧との差分の電圧を発生させる
定電流を流しながら上記コンパレータの出力をモニタす
ることを特徴とするものである。
Ａコンバータと同一の半導体集積回路基板に搭載されて
いることが効果的である。また、上記ＤＡコンバータの
テスト回路を使用する本発明の使用方法は、上記本発明
のテスト回路を用意し、上記抵抗素子に、上記アナログ
出力端子から今回出力されたアナログ信号の電圧の比較
の基準となる電圧と上記アナログ出力端子から前回出力
されたアナログ信号の電圧との差分の電圧を発生させる
定電流を流しながら上記コンパレータの出力をモニタす
ることを特徴とするものである。
【０００９】
【作用】本発明のＤＡコンバータのテスト回路は、前
回、アナログ信号がＤＡコンバータから出力された時点
における、基準電圧入力端子から入力された電圧を保持
しておき、その電圧と、今回、ＤＡコンバータから出力
された、比較電圧入力端子の電圧とを比較するコンパレ
ータでＤＡコンバータのテストを行なうものであるた
め、そのコンパレータの出力をモニタするのみでＤＡコ
ンバータの微分直線性の良否が判定される。コンパレー
タの出力は、論理 ’１ ’，’０ ’のデジタルデー
タであり、したがって高速にその論理判定を行うことが
でき、このため、従来技術の、ディジタル信号が入力さ
れるたびに、ＤＡコンバータから出力されたアナログ信
号の電圧を測定して演算するテスト回路と比較し、テス
ト時間が大幅に短縮されテスト費用が削減される。
回、アナログ信号がＤＡコンバータから出力された時点
における、基準電圧入力端子から入力された電圧を保持
しておき、その電圧と、今回、ＤＡコンバータから出力
された、比較電圧入力端子の電圧とを比較するコンパレ
ータでＤＡコンバータのテストを行なうものであるた
め、そのコンパレータの出力をモニタするのみでＤＡコ
ンバータの微分直線性の良否が判定される。コンパレー
タの出力は、論理 ’１ ’，’０ ’のデジタルデー
タであり、したがって高速にその論理判定を行うことが
でき、このため、従来技術の、ディジタル信号が入力さ
れるたびに、ＤＡコンバータから出力されたアナログ信
号の電圧を測定して演算するテスト回路と比較し、テス
ト時間が大幅に短縮されテスト費用が削減される。
【００１０】また、本発明のＤＡコンバータのテスト回
路を被テスト用ＤＡコンバータと同一の半導体集積回路
基板に搭載すると、それらテスト回路とＤＡコンバータ
を接続する手間が削減されるとともに、それらテスト回
路とＤＡコンバータの配線も短くて済みテスト精度が高
まる。また、本発明のＤＡコンバータのテスト回路の使
用方法は、今回出力されるアナログ信号の電圧の比較の
基準となる電圧と、前回出力されたアナログ信号の電圧
との差分の電圧を発生させる定電流をコンパレータの基
準電圧入力端子に接続された抵抗素子に流しながら、そ
のコンパレータの出力をモニタするものであるため、一
旦調整した電流を流しつづけながらコンパレータの出力
をモニタすれば足り、このように簡単に、かつ高速なテ
ストを行うことができるとともに、その定電流を調整す
ることにより、ＤＡコンバータの微分直線性の判定マー
ジンを容易に変更できる。
路を被テスト用ＤＡコンバータと同一の半導体集積回路
基板に搭載すると、それらテスト回路とＤＡコンバータ
を接続する手間が削減されるとともに、それらテスト回
路とＤＡコンバータの配線も短くて済みテスト精度が高
まる。また、本発明のＤＡコンバータのテスト回路の使
用方法は、今回出力されるアナログ信号の電圧の比較の
基準となる電圧と、前回出力されたアナログ信号の電圧
との差分の電圧を発生させる定電流をコンパレータの基
準電圧入力端子に接続された抵抗素子に流しながら、そ
のコンパレータの出力をモニタするものであるため、一
旦調整した電流を流しつづけながらコンパレータの出力
をモニタすれば足り、このように簡単に、かつ高速なテ
ストを行うことができるとともに、その定電流を調整す
ることにより、ＤＡコンバータの微分直線性の判定マー
ジンを容易に変更できる。
【００１１】
【実施例】以下、本発明の実施例について説明する。図
１は、本発明の一実施例のＤＡコンバータのテスト回路
と被テスト用のＤＡコンバータを示した図である。被テ
スト用のＤＡコンバータ１００は、８ビットのディジタ
ル信号Ｄ０〜Ｄ７が入力されるディジタル入力端子１０
１〜１０８と、それらディジタル入力端子１０１〜１０
８と接続されたディジタル信号Ｄ０〜Ｄ７をＤＡ変換し
そのディジタル信号Ｄ０〜Ｄ７に対応するアナログ信号
の電圧ＶANG を出力するＤＡ変換部１０９と、そのＤＡ
変換部１０９と接続されアナログ信号の電圧ＶANG が出
力されるアナログ出力端子１１０とを備えている。
１は、本発明の一実施例のＤＡコンバータのテスト回路
と被テスト用のＤＡコンバータを示した図である。被テ
スト用のＤＡコンバータ１００は、８ビットのディジタ
ル信号Ｄ０〜Ｄ７が入力されるディジタル入力端子１０
１〜１０８と、それらディジタル入力端子１０１〜１０
８と接続されたディジタル信号Ｄ０〜Ｄ７をＤＡ変換し
そのディジタル信号Ｄ０〜Ｄ７に対応するアナログ信号
の電圧ＶANG を出力するＤＡ変換部１０９と、そのＤＡ
変換部１０９と接続されアナログ信号の電圧ＶANG が出
力されるアナログ出力端子１１０とを備えている。
【００１２】一方、テスト回路２００は、コンパレータ
２０１，２０２と、抵抗２０３，２０４と、それら抵抗
２０３，２０４に定電流を流すための電流端子２０５，
２０６と、コンパレータ２０１，２０２の比較結果が出
力される外部出力端子２０７，２０８とを備えている。
ＤＡコンバータ１００のアナログ出力端子１１０は、テ
スト回路２００の抵抗２０３，２０４の各一端およびコ
ンパレータ２０１，２０２の比較電圧入力端子２０１
ａ，２０２ａに接続されている。また、抵抗２０３の他
端は、コンパレータ２０１の基準電圧入力端子２０１ｂ
および電流端子２０５に接続されている。さらに、抵抗
２０４の他端は、コンパレータ２０２の基準電圧入力端
子２０２ｂおよび電流端子２０６に接続されている。ま
た、コンパレータ２０１，２０２の比較結果出力端子２
０１ｃ，２０２ｃは、外部出力端子２０７，２０８にそ
れぞれ接続されている。
２０１，２０２と、抵抗２０３，２０４と、それら抵抗
２０３，２０４に定電流を流すための電流端子２０５，
２０６と、コンパレータ２０１，２０２の比較結果が出
力される外部出力端子２０７，２０８とを備えている。
ＤＡコンバータ１００のアナログ出力端子１１０は、テ
スト回路２００の抵抗２０３，２０４の各一端およびコ
ンパレータ２０１，２０２の比較電圧入力端子２０１
ａ，２０２ａに接続されている。また、抵抗２０３の他
端は、コンパレータ２０１の基準電圧入力端子２０１ｂ
および電流端子２０５に接続されている。さらに、抵抗
２０４の他端は、コンパレータ２０２の基準電圧入力端
子２０２ｂおよび電流端子２０６に接続されている。ま
た、コンパレータ２０１，２０２の比較結果出力端子２
０１ｃ，２０２ｃは、外部出力端子２０７，２０８にそ
れぞれ接続されている。
【００１３】このように接続されたテスト回路２００を
使用して、順次にインクリメントされたディジタル信号
Ｄ０〜Ｄ７を入力しながらＤＡコンバータ１００の微分
直線性をテストする場合と、順次にデクリメントされた
ディジタル信号Ｄ０〜Ｄ７を入力しながらＤＡコンバー
タ１００の微分直線性をテストする場合の２通りのテス
トを行うことができる。
使用して、順次にインクリメントされたディジタル信号
Ｄ０〜Ｄ７を入力しながらＤＡコンバータ１００の微分
直線性をテストする場合と、順次にデクリメントされた
ディジタル信号Ｄ０〜Ｄ７を入力しながらＤＡコンバー
タ１００の微分直線性をテストする場合の２通りのテス
トを行うことができる。
【００１４】最初に、順次にインクリメントされたディ
ジタル信号Ｄ０〜Ｄ７を入力しながらＤＡコンバータ１
００の微分直線性をテストする場合について説明する。
テスト回路２００のうち、コンパレータ２０１，抵抗２
０３，電流端子２０５，外部出力端子２０７を使用して
ＤＡコンバータ１００の微分直線性の誤差が上限の規格
内にあるか否かがテストされるとともに、テスト回路２
００のうち、コンパレータ２０２，抵抗２０４，電流端
子２０６，外部出力端子２０８を使用してＤＡコンバー
タ１００の微分直線性の誤差が下限の規格内にあるか否
かがテストされる。
ジタル信号Ｄ０〜Ｄ７を入力しながらＤＡコンバータ１
００の微分直線性をテストする場合について説明する。
テスト回路２００のうち、コンパレータ２０１，抵抗２
０３，電流端子２０５，外部出力端子２０７を使用して
ＤＡコンバータ１００の微分直線性の誤差が上限の規格
内にあるか否かがテストされるとともに、テスト回路２
００のうち、コンパレータ２０２，抵抗２０４，電流端
子２０６，外部出力端子２０８を使用してＤＡコンバー
タ１００の微分直線性の誤差が下限の規格内にあるか否
かがテストされる。
【００１５】先ず、ＤＡコンバータ１００の微分直線性
の誤差が上限の規格内にあるか否かのテストについて説
明する。ＤＡコンバータ１００に、本発明にいう、前回
のディジタル信号Ｄ０〜Ｄ７が入力されると、それらデ
ィジタル信号Ｄ０〜Ｄ７はＤＡ変換部１０９でＤＡ変換
され、入力されたディジタル信号Ｄ０〜Ｄ７に対応する
アナログ信号の電圧ＶAN G がアナログ出力端子１１０に
出力される。このアナログ信号の電圧ＶANG は、コンパ
レータ２０１の比較電圧入力端子２０１ａおよび抵抗２
０３に印加される。ここで、電流端子２０５に第１の定
電流源（図示せず）を接続し、その第１の定電流源で電
流端子２０５からアナログ出力端子１１０に向けて抵抗
２０３に電流Ｉ１を流す。すると、抵抗２０３の両端
に、電圧降下による電圧Ｖ１＝Ｉ１・Ｒ１（Ｒ１は抵抗
２０３の抵抗値）が発生する。この電圧Ｖ１は、第１の
定電流源で電流Ｉ１を調整することにより、ディジタル
信号Ｄ０〜Ｄ７が２つインクリメントされた分に対応す
るアナログ信号の電圧ＶANG （以下この電圧を２ＬＳＢ
と記述する）に相当する電圧に設定される。
の誤差が上限の規格内にあるか否かのテストについて説
明する。ＤＡコンバータ１００に、本発明にいう、前回
のディジタル信号Ｄ０〜Ｄ７が入力されると、それらデ
ィジタル信号Ｄ０〜Ｄ７はＤＡ変換部１０９でＤＡ変換
され、入力されたディジタル信号Ｄ０〜Ｄ７に対応する
アナログ信号の電圧ＶAN G がアナログ出力端子１１０に
出力される。このアナログ信号の電圧ＶANG は、コンパ
レータ２０１の比較電圧入力端子２０１ａおよび抵抗２
０３に印加される。ここで、電流端子２０５に第１の定
電流源（図示せず）を接続し、その第１の定電流源で電
流端子２０５からアナログ出力端子１１０に向けて抵抗
２０３に電流Ｉ１を流す。すると、抵抗２０３の両端
に、電圧降下による電圧Ｖ１＝Ｉ１・Ｒ１（Ｒ１は抵抗
２０３の抵抗値）が発生する。この電圧Ｖ１は、第１の
定電流源で電流Ｉ１を調整することにより、ディジタル
信号Ｄ０〜Ｄ７が２つインクリメントされた分に対応す
るアナログ信号の電圧ＶANG （以下この電圧を２ＬＳＢ
と記述する）に相当する電圧に設定される。
【００１６】これにより、コンパレータ２０１の基準電
圧入力端子２０１ｂに印加される基準電圧ＶRTは、ＶRT
＝ＶANG ＋Ｖ１＝ＶANG ＋２ＬＳＢとなる。図２は、図
１に示すコンパレータ２０１の回路図である。このコン
パレータ２０１は、チョッパ型のコンパレータであり、
このチョッパ型のコンパレータの基準電圧入力端子２０
１ｂに基準電圧ＶRT（ＶANG ＋２ＬＳＢ）が印加されて
いる。ここで、先ず、図２に示すように３つのスイッチ
２１１，２１２，２１７はともにオンし、一方、スイッ
チ２１３はオフした状態とする。この状態では、基準電
圧ＶRTがコンデンサ２１４の端子に印加される。また、
各インバータ２１５，２１８の入力と出力は短絡され
る。これによりインバータ２１５，２１８の入出力の電
圧は、インバータ２１５，２１８の特性により定まる所
定の電圧Ｖi （例えば１／２電源電圧）に設定される。
この電圧Ｖi はインバータ２１５の入力と接続されてい
るコンデンサ２１４の端子に印加されるため、コンデン
サ２１４には基準電圧ＶRTと電圧Ｖi の差分の電荷が充
電される。このようにして、前回入力されたディジタル
信号Ｄ０〜Ｄ７に対応するアナログ信号の電圧ＶANG が
出力された時点における基準電圧入力端子２０１ｂの電
圧がコンパレータ２０１に保持されたことになる。
圧入力端子２０１ｂに印加される基準電圧ＶRTは、ＶRT
＝ＶANG ＋Ｖ１＝ＶANG ＋２ＬＳＢとなる。図２は、図
１に示すコンパレータ２０１の回路図である。このコン
パレータ２０１は、チョッパ型のコンパレータであり、
このチョッパ型のコンパレータの基準電圧入力端子２０
１ｂに基準電圧ＶRT（ＶANG ＋２ＬＳＢ）が印加されて
いる。ここで、先ず、図２に示すように３つのスイッチ
２１１，２１２，２１７はともにオンし、一方、スイッ
チ２１３はオフした状態とする。この状態では、基準電
圧ＶRTがコンデンサ２１４の端子に印加される。また、
各インバータ２１５，２１８の入力と出力は短絡され
る。これによりインバータ２１５，２１８の入出力の電
圧は、インバータ２１５，２１８の特性により定まる所
定の電圧Ｖi （例えば１／２電源電圧）に設定される。
この電圧Ｖi はインバータ２１５の入力と接続されてい
るコンデンサ２１４の端子に印加されるため、コンデン
サ２１４には基準電圧ＶRTと電圧Ｖi の差分の電荷が充
電される。このようにして、前回入力されたディジタル
信号Ｄ０〜Ｄ７に対応するアナログ信号の電圧ＶANG が
出力された時点における基準電圧入力端子２０１ｂの電
圧がコンパレータ２０１に保持されたことになる。
【００１７】次に、スイッチ２１１，２１２，２１７を
オフし、ＤＡコンバータ１００に入力されているディジ
タル信号Ｄ０〜Ｄ７をインクリメントし、ＤＡコンバー
タ１００に、本発明にいう、今回のディジタル信号Ｄ０
〜Ｄ７を入力する。次にスイッチ２１３をオンする。す
ると、今まで基準電圧ＶRTが印加されていたコンデンサ
２１４の端子には、今度は比較電圧入力端子２０１ａか
らアナログ信号の電圧ＶANG が印加されるため、このコ
ンデンサ２１４の端子の電圧は基準電圧ＶRTとアナログ
信号の電圧Ｖ ANG の差分の電圧ΔＶだけ変化する。この
変化した差分の電圧ΔＶは、コンデンサ２１４を介して
インバータ２１５の入力にそのまま伝達される。
オフし、ＤＡコンバータ１００に入力されているディジ
タル信号Ｄ０〜Ｄ７をインクリメントし、ＤＡコンバー
タ１００に、本発明にいう、今回のディジタル信号Ｄ０
〜Ｄ７を入力する。次にスイッチ２１３をオンする。す
ると、今まで基準電圧ＶRTが印加されていたコンデンサ
２１４の端子には、今度は比較電圧入力端子２０１ａか
らアナログ信号の電圧ＶANG が印加されるため、このコ
ンデンサ２１４の端子の電圧は基準電圧ＶRTとアナログ
信号の電圧Ｖ ANG の差分の電圧ΔＶだけ変化する。この
変化した差分の電圧ΔＶは、コンデンサ２１４を介して
インバータ２１５の入力にそのまま伝達される。
【００１８】ここで、基準電圧ＶRT、即ち前回出力され
たアナログ信号の電圧ＶANG ＋２ＬＳＢよりも、今回出
力されたアナログ信号の電圧ＶANG の方が低い場合は、
インバータ２１５の入力には、これら差分の電圧−ΔＶ
が伝達されるため、インバータ２１５の出力に‘Ｈ’レ
ベルが出力される。この‘Ｈ’レベルの信号は、コンデ
ンサ２１６、インバータ２１８を経由してゲインが増幅
されインバータ２１８から比較結果出力端子２０１ｃに
‘Ｌ’レベルが出力され、ＤＡコンバータ１００の、今
回出力されたアナログ信号の電圧ＶANG の微分直線性は
規格内であると判定され、次に進み、ディジタル信号Ｄ
０〜Ｄ７がインクリメントされる。一方、基準電圧ＶRT
よりも今回出力されたアナログ信号の電圧ＶANG の方が
高い場合は、インバータ２１５の入力には、これら差分
の電圧＋ΔＶが伝達されるため、インバータ２１５を経
由してインバータ２１８から比較結果出力端子２０１ｃ
に‘Ｈ’レベルが出力され、ＤＡコンバータ１００の、
今回出力されたアナログ信号の電圧ＶANG の微分直線性
は規格外であると判定され、テストは終了する。
たアナログ信号の電圧ＶANG ＋２ＬＳＢよりも、今回出
力されたアナログ信号の電圧ＶANG の方が低い場合は、
インバータ２１５の入力には、これら差分の電圧−ΔＶ
が伝達されるため、インバータ２１５の出力に‘Ｈ’レ
ベルが出力される。この‘Ｈ’レベルの信号は、コンデ
ンサ２１６、インバータ２１８を経由してゲインが増幅
されインバータ２１８から比較結果出力端子２０１ｃに
‘Ｌ’レベルが出力され、ＤＡコンバータ１００の、今
回出力されたアナログ信号の電圧ＶANG の微分直線性は
規格内であると判定され、次に進み、ディジタル信号Ｄ
０〜Ｄ７がインクリメントされる。一方、基準電圧ＶRT
よりも今回出力されたアナログ信号の電圧ＶANG の方が
高い場合は、インバータ２１５の入力には、これら差分
の電圧＋ΔＶが伝達されるため、インバータ２１５を経
由してインバータ２１８から比較結果出力端子２０１ｃ
に‘Ｈ’レベルが出力され、ＤＡコンバータ１００の、
今回出力されたアナログ信号の電圧ＶANG の微分直線性
は規格外であると判定され、テストは終了する。
【００１９】次に、ＤＡコンバータ１００の微分直線性
の誤差が下限の規格内にあるか否かのテストについて説
明する。上述したコンパレータ２０１と並行して、コン
パレータ２０２でＤＡコンバータ１００の微分直線性の
誤差が下限の規格内にあるか否かが判定される。尚、コ
ンパレータ２０２もコンパレータ２０１と同じ回路構成
のため、コンパレータ２０２の回路構成についての説明
は省略する。
の誤差が下限の規格内にあるか否かのテストについて説
明する。上述したコンパレータ２０１と並行して、コン
パレータ２０２でＤＡコンバータ１００の微分直線性の
誤差が下限の規格内にあるか否かが判定される。尚、コ
ンパレータ２０２もコンパレータ２０１と同じ回路構成
のため、コンパレータ２０２の回路構成についての説明
は省略する。
【００２０】ＤＡコンバータ１００に、本発明にいう、
前回のディジタル信号Ｄ０〜Ｄ７が入力されると、それ
らディジタル信号Ｄ０〜Ｄ７はＤＡ変換部１０９でＤＡ
変換され、入力されたディジタル信号Ｄ０〜Ｄ７に対応
するアナログ信号の電圧ＶAN G がアナログ出力端子１１
０に出力される。このアナログ信号の電圧ＶANG は、コ
ンパレータ２０２の比較電圧入力端子２０２ａおよび抵
抗２０４に印加される。ここで、電流端子２０６に第２
の定電流源（図示せず）を接続してその電流Ｉ２をＩ２
＝０にし、あるいは電流端子２０６には定電流源は接続
しないことにより、コンパレータ２０２の基準電圧入力
端子２０２ｂに印加される基準電圧ＶRBをアナログ出力
端子１１０から出力されたアナログ信号の電圧ＶANG と
同じにしておく。これにより、前回入力されたディジタ
ル信号Ｄ０〜Ｄ７に対応するアナログ信号の電圧ＶANG
が出力された時点における基準電圧入力端子２０２ｂの
電圧が保持されたことになる。
前回のディジタル信号Ｄ０〜Ｄ７が入力されると、それ
らディジタル信号Ｄ０〜Ｄ７はＤＡ変換部１０９でＤＡ
変換され、入力されたディジタル信号Ｄ０〜Ｄ７に対応
するアナログ信号の電圧ＶAN G がアナログ出力端子１１
０に出力される。このアナログ信号の電圧ＶANG は、コ
ンパレータ２０２の比較電圧入力端子２０２ａおよび抵
抗２０４に印加される。ここで、電流端子２０６に第２
の定電流源（図示せず）を接続してその電流Ｉ２をＩ２
＝０にし、あるいは電流端子２０６には定電流源は接続
しないことにより、コンパレータ２０２の基準電圧入力
端子２０２ｂに印加される基準電圧ＶRBをアナログ出力
端子１１０から出力されたアナログ信号の電圧ＶANG と
同じにしておく。これにより、前回入力されたディジタ
ル信号Ｄ０〜Ｄ７に対応するアナログ信号の電圧ＶANG
が出力された時点における基準電圧入力端子２０２ｂの
電圧が保持されたことになる。
【００２１】次に、ＤＡコンバータ１００に入力されて
いるディジタル信号Ｄ０〜Ｄ７をインクリメントし、Ｄ
Ａコンバータ１００に、本発明にいう、今回のディジタ
ル信号Ｄ０〜Ｄ７を入力する。すると、コンパレータ２
０２の比較電圧入力端子２０２ａには、今回のアナログ
信号の電圧ＶANG が印加される。ここで、基準電圧
Ｖ RB、即ち前回出力されたアナログ信号の電圧ＶANG よ
りも今回出力されたアナログ信号の電圧ＶANG の方が高
い場合には、コンパレータ２０２の比較結果出力端子２
０２ｃを経由して出力端子２０８に‘Ｌ’レベルが出力
され、このＤＡコンバータ１００の、今回出力されたア
ナログ信号の電圧ＶANG は、前回出力されたアナログ信
号の電圧ＶANG より減少しておらず単調性があるため、
次に進み、ディジタル信号Ｄ０〜Ｄ７がインクリメント
される。一方、基準電圧ＶRBよりも今回出力されたアナ
ログ信号の電圧ＶANG の方が低い場合には、コンパレー
タ２０２の比較結果出力端子２０２ｃを経由して出力端
子２０８に‘Ｈ’レベルが出力され、このＤＡコンバー
タ１００の、今回出力されたアナログ信号の電圧ＶANG
は、前回出力されたアナログ信号の電圧ＶANG より減少
しており、このため単調性がなく、ＤＡコンバータ１０
０の、今回出力されたアナログ信号の電圧ＶANGの微分
直線性は規格外であると判定され、テストは終了する。
いるディジタル信号Ｄ０〜Ｄ７をインクリメントし、Ｄ
Ａコンバータ１００に、本発明にいう、今回のディジタ
ル信号Ｄ０〜Ｄ７を入力する。すると、コンパレータ２
０２の比較電圧入力端子２０２ａには、今回のアナログ
信号の電圧ＶANG が印加される。ここで、基準電圧
Ｖ RB、即ち前回出力されたアナログ信号の電圧ＶANG よ
りも今回出力されたアナログ信号の電圧ＶANG の方が高
い場合には、コンパレータ２０２の比較結果出力端子２
０２ｃを経由して出力端子２０８に‘Ｌ’レベルが出力
され、このＤＡコンバータ１００の、今回出力されたア
ナログ信号の電圧ＶANG は、前回出力されたアナログ信
号の電圧ＶANG より減少しておらず単調性があるため、
次に進み、ディジタル信号Ｄ０〜Ｄ７がインクリメント
される。一方、基準電圧ＶRBよりも今回出力されたアナ
ログ信号の電圧ＶANG の方が低い場合には、コンパレー
タ２０２の比較結果出力端子２０２ｃを経由して出力端
子２０８に‘Ｈ’レベルが出力され、このＤＡコンバー
タ１００の、今回出力されたアナログ信号の電圧ＶANG
は、前回出力されたアナログ信号の電圧ＶANG より減少
しており、このため単調性がなく、ＤＡコンバータ１０
０の、今回出力されたアナログ信号の電圧ＶANGの微分
直線性は規格外であると判定され、テストは終了する。
【００２２】次に、順次にデクリメントされるディジタ
ル信号Ｄ０〜Ｄ７を入力しながらＤＡコンバータ１００
の微分直線性をテストする場合について説明する。この
場合には、第１、第２の定電流源それぞれを調整し 基準電圧ＶRT＝ＶANG 基準電圧ＶRB＝ＶANG −Ｉ２・Ｒ２＝ＶANG −２ＬＳＢ （ＶANG は、前回入力されたディジタル信号Ｄ０〜Ｄ７
に対応して出力されたアナログ信号の電圧、Ｉ２は、抵
抗２０４に流れる電流、Ｒ２は抵抗２０４の抵抗値であ
る）とする。他の動作は、前述した、順次にインクリメ
ントされたディジタル信号Ｄ０〜Ｄ７を入力しながらＤ
Ａコンバータ１００の微分直線性をテストする場合と同
じであるので説明は省略する。
ル信号Ｄ０〜Ｄ７を入力しながらＤＡコンバータ１００
の微分直線性をテストする場合について説明する。この
場合には、第１、第２の定電流源それぞれを調整し 基準電圧ＶRT＝ＶANG 基準電圧ＶRB＝ＶANG −Ｉ２・Ｒ２＝ＶANG −２ＬＳＢ （ＶANG は、前回入力されたディジタル信号Ｄ０〜Ｄ７
に対応して出力されたアナログ信号の電圧、Ｉ２は、抵
抗２０４に流れる電流、Ｒ２は抵抗２０４の抵抗値であ
る）とする。他の動作は、前述した、順次にインクリメ
ントされたディジタル信号Ｄ０〜Ｄ７を入力しながらＤ
Ａコンバータ１００の微分直線性をテストする場合と同
じであるので説明は省略する。
【００２３】これら、順次にインクリメントないしデク
リメントされたディジタル信号Ｄ０〜Ｄ７を入力しなが
らＤＡコンバータ１００の微分直線性をテストする時間
は、例えば ５０μｓ×２５６＝１２．８ｍｓ で終了する。
リメントされたディジタル信号Ｄ０〜Ｄ７を入力しなが
らＤＡコンバータ１００の微分直線性をテストする時間
は、例えば ５０μｓ×２５６＝１２．８ｍｓ で終了する。
【００２４】尚、本実施例では、ＤＡコンバータ１００
の微分直線性の規格として±１ＬＳＢ（ディジタルデー
タ１ビット分の誤差）以内にあるか否かを採用したが、
これに限られるものでなく、第１および第２の定電流源
の電流を調整することによりＤＡコンバータ１００の微
分直線性の規格を任意に定めることができる。尚、上記
実施例は本発明にいうテスト回路を２つ備えた例である
が、本発明は上記実施例のようにテスト回路を２つ備え
ることは必ずしも必要ではなく、１つのみ備え、例えば
順次インクリメントしながら上限の規格内にあるかどう
かを判定し、次いで、順次デクリメントしながら下限の
規格内にあるかどうかを判定してもよい。
の微分直線性の規格として±１ＬＳＢ（ディジタルデー
タ１ビット分の誤差）以内にあるか否かを採用したが、
これに限られるものでなく、第１および第２の定電流源
の電流を調整することによりＤＡコンバータ１００の微
分直線性の規格を任意に定めることができる。尚、上記
実施例は本発明にいうテスト回路を２つ備えた例である
が、本発明は上記実施例のようにテスト回路を２つ備え
ることは必ずしも必要ではなく、１つのみ備え、例えば
順次インクリメントしながら上限の規格内にあるかどう
かを判定し、次いで、順次デクリメントしながら下限の
規格内にあるかどうかを判定してもよい。
【００２５】
【発明の効果】以上説明したように本発明によれば、コ
ンパレータの出力、即ちディジタル出力をモニタするの
みでＤＡコンバータのテストを行うものであるため、テ
スト時間が大幅に短縮され、テスト費用も削減される。
また、ＤＡコンバータの良否を判定する判定マージンを
容易に変更することができる。
ンパレータの出力、即ちディジタル出力をモニタするの
みでＤＡコンバータのテストを行うものであるため、テ
スト時間が大幅に短縮され、テスト費用も削減される。
また、ＤＡコンバータの良否を判定する判定マージンを
容易に変更することができる。
【００２６】また、本発明によれば、ＤＡコンバータの
テスト回路に必要な、定電流を流すための定電流源、お
よびＤＡコンバータにディジタル信号を入力するための
ディジタルパターン発生器は、従来のディジタル専用の
ＬＳＩテスタに備えられているものがそのまま使用で
き、ＤＡコンバータの微分直線性のテストはそのＬＳＩ
テスターで行なわれているファンクションテストの一部
として容易に実施できる。
テスト回路に必要な、定電流を流すための定電流源、お
よびＤＡコンバータにディジタル信号を入力するための
ディジタルパターン発生器は、従来のディジタル専用の
ＬＳＩテスタに備えられているものがそのまま使用で
き、ＤＡコンバータの微分直線性のテストはそのＬＳＩ
テスターで行なわれているファンクションテストの一部
として容易に実施できる。
【図１】本発明の一実施例のＤＡコンバータのテスト回
路と被テスト用のＤＡコンバータを示した図である。
路と被テスト用のＤＡコンバータを示した図である。
【図２】図１に示すコンパレータ２０１の回路図であ
る。
る。
１００ ＤＡコンバータ １０１〜１０８ ディジタル入力端子 １０９ ＤＡ変換部 １１０ アナログ出力端子 ２００ テスト回路 ２０１，２０２ コンパレータ ２０１ａ，２０２ａ 比較電圧入力端子 ２０１ｂ，２０２ｂ 基準電圧入力端子 ２０１ｃ，２０２ｃ 比較結果出力端子 ２０３，２０４ 抵抗 ２０５，２０６ 電流端子 ２０７，２０８ 外部出力端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 21/822
Claims (3)
- 【請求項１】 被テスト用ＤＡコンバータに、順次にイ
ンクリメントもしくはデクリメントされたディジタル信
号を入力しながら、該ＤＡコンバータから出力されたア
ナログ信号をモニタすることにより、該ＤＡコンバータ
をテストするＤＡコンバータのテスト回路において、 前記ＤＡコンバータのアナログ出力端子に一端が接続さ
れた抵抗素子、および、 該アナログ出力端子に接続された比較電圧入力端子と該
抵抗素子の他端に接続された基準電圧入力端子とを有
し、前回、前記ＤＡコンバータにディジタル信号が入力
され該ＤＡコンバータから該ディジタル信号に対応する
アナログ信号が出力された時点における該基準電圧入力
端子の電圧を保持しておいて、該電圧と、今回、前記Ｄ
Ａコンバータにディジタル信号が入力され該ＤＡコンバ
ータから該ディジタル信号に対応するアナログ信号が出
力された時点における該比較電圧入力端子の電圧とを比
較するコンパレータを備えたことを特徴とするＤＡコン
バータのテスト回路。 - 【請求項２】 前記テスト回路が、被テスト用ＤＡコン
バータと同一の半導体集積回路基板に搭載されてなるこ
とを特徴とする請求項１記載のＤＡコンバータのテスト
回路。 - 【請求項３】 被テスト用ＤＡコンバータに、順次にイ
ンクリメントもしくはデクリメントされたディジタル信
号を入力しながら、該ＤＡコンバータから出力されたア
ナログ信号をモニタすることにより、該ＤＡコンバータ
をテストするＤＡコンバータのテスト回路であって、前
記ＤＡコンバータのアナログ出力端子に一端が接続され
た抵抗素子、および、該アナログ出力端子に接続された
比較電圧入力端子と該抵抗素子の他端に接続された基準
電圧入力端子とを有し、前回、前記ＤＡコンバータにデ
ィジタル信号が入力され該ＤＡコンバータから該ディジ
タル信号に対応するアナログ信号が出力された時点にお
ける該基準電圧入力端子の電圧を保持しておいて、該電
圧と、今回、前記ＤＡコンバータにディジタル信号が入
力され該ＤＡコンバータから該ディジタル信号に対応す
るアナログ信号が出力された時点における該比較電圧入
力端子の電圧とを比較するコンパレータを備えたＤＡコ
ンバータのテスト回路を用意し、 前記抵抗素子に、前記アナログ出力端子から今回出力さ
れたアナログ信号の電圧の比較の基準となる電圧と前記
アナログ出力端子から前回出力されたアナログ信号の電
圧との差分の電圧を発生させる定電流を流しながら前記
コンパレータの出力をモニタすることを特徴とするＤＡ
コンバータのテスト回路の使用方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6326680A JPH08186492A (ja) | 1994-12-28 | 1994-12-28 | Ｄａコンバータのテスト回路およびその使用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6326680A JPH08186492A (ja) | 1994-12-28 | 1994-12-28 | Ｄａコンバータのテスト回路およびその使用方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08186492A true JPH08186492A (ja) | 1996-07-16 |
Family
ID=18190461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6326680A Pending JPH08186492A (ja) | 1994-12-28 | 1994-12-28 | Ｄａコンバータのテスト回路およびその使用方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08186492A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7167117B2 (en) | 2004-08-05 | 2007-01-23 | Magnachip Semiconductor, Inc. | Test circuit for digital to analog converter in liquid crystal display driver |
| JP2023067497A (ja) * | 2021-11-01 | 2023-05-16 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の制御方法 |
-
1994
- 1994-12-28 JP JP6326680A patent/JPH08186492A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7167117B2 (en) | 2004-08-05 | 2007-01-23 | Magnachip Semiconductor, Inc. | Test circuit for digital to analog converter in liquid crystal display driver |
| JP2023067497A (ja) * | 2021-11-01 | 2023-05-16 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
| JPS60100066A (ja) | 電子回路の自動化テストをモニタする方法及び装置 | |
| JPH0316626B2 (ja) | ||
| KR0181997B1 (ko) | 에이디변환기 및 에이디변환기의 테스트방법 | |
| JPH07244125A (ja) | Ｉｃ試験装置 | |
| JPH08186492A (ja) | Ｄａコンバータのテスト回路およびその使用方法 | |
| JPH07221613A (ja) | トリガ回路 | |
| US6285206B1 (en) | Comparator circuit | |
| KR920010216B1 (ko) | A/d 변환기의 바이어스회로 | |
| US20030220758A1 (en) | Method for testing an AD-converter | |
| US5294929A (en) | Control system for peripheral devices | |
| JP2002168914A (ja) | 安定化電源装置 | |
| JP2000165244A (ja) | 半導体集積回路装置 | |
| JPS649594B2 (ja) | ||
| JPH07183346A (ja) | 半導体テスト装置 | |
| JPH0580093A (ja) | 電子回路のインピーダンス検査装置 | |
| JPH10505916A (ja) | バイアス発生器のｉ▲下ｄｄｑ▼試験用設備を設けられた回路 | |
| CN121679110A (zh) | 数字差分采样电源装置和电流测量单元的校准方法 | |
| JPH0746128A (ja) | テスト回路内蔵型ｄ／ａ変換器 | |
| JP3568938B2 (ja) | ディジタル・アナログ変換回路 | |
| JP2794050B2 (ja) | Ａｄ変換器試験装置 | |
| JPH0621816A (ja) | Ｄ／ａコンバータテスト回路 | |
| KR20040025189A (ko) | 고전압 집적 회로 장치를 테스트할 수 있는 로직 테스터장치 | |
| JPH0738586B2 (ja) | テスト回路 | |
| JPH04236366A (ja) | 接続検査回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021029 |