JPH08191403A - ビデオ信号取り込み装置 - Google Patents
ビデオ信号取り込み装置Info
- Publication number
- JPH08191403A JPH08191403A JP174495A JP174495A JPH08191403A JP H08191403 A JPH08191403 A JP H08191403A JP 174495 A JP174495 A JP 174495A JP 174495 A JP174495 A JP 174495A JP H08191403 A JPH08191403 A JP H08191403A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- level
- pedestal
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【目的】 ビデオ信号を高精度でデジタル画像データに
変換する。 【構成】 入力手段１から入力したビデオ信号をシンク
チップクランプ回路２でクランプした後、デジタル変換
手段７でデジタル信号に変換する。制御手段９によりデ
ジタル変換したビデオ信号のペデスタルレベルを求め、
得られたレベルに基づく新たなペデスタルレベルをペデ
スタルレベル設定手段６を介してペデスタルクランプ回
路５に設定する。
変換する。 【構成】 入力手段１から入力したビデオ信号をシンク
チップクランプ回路２でクランプした後、デジタル変換
手段７でデジタル信号に変換する。制御手段９によりデ
ジタル変換したビデオ信号のペデスタルレベルを求め、
得られたレベルに基づく新たなペデスタルレベルをペデ
スタルレベル設定手段６を介してペデスタルクランプ回
路５に設定する。
Description
【０００１】
【産業上の利用分野】本発明は、複合ビデオ信号（映像
信号に水平同期信号と垂直同期信号を加えたもの）をデ
ジタル画像データに変換するビデオ信号取り込み装置に
関する。
信号に水平同期信号と垂直同期信号を加えたもの）をデ
ジタル画像データに変換するビデオ信号取り込み装置に
関する。
【０００２】
【従来の技術】ビデオ信号取り込み装置は、各種のグラ
フィックワークステーション（以下、GWS と略す）や高
品位テレビ（以下、HDTVと略す）等のビデオ信号出力機
器から出力される複合ビデオ信号（以下、ビデオ信号と
略す）をデジタル画像データに変換するものである。こ
のビデオ信号は、使用するビデオ信号出力機器によって
同期信号の周波数や映像信号のペデスタルレベル等が異
なる。そのため、前記取り込み装置を使用する際は、予
め接続対象となるビデオ信号出力機器の仕様に応じて、
前記周波数やペデスタルレベル等が各機器固有のパラメ
ータとして設定していた。そして、接続するビデオ信号
出力機器に応じて前記パラメータを選択することで、こ
のパラメータを用いたデジタル画像データへの変換処理
を行っていた。
フィックワークステーション（以下、GWS と略す）や高
品位テレビ（以下、HDTVと略す）等のビデオ信号出力機
器から出力される複合ビデオ信号（以下、ビデオ信号と
略す）をデジタル画像データに変換するものである。こ
のビデオ信号は、使用するビデオ信号出力機器によって
同期信号の周波数や映像信号のペデスタルレベル等が異
なる。そのため、前記取り込み装置を使用する際は、予
め接続対象となるビデオ信号出力機器の仕様に応じて、
前記周波数やペデスタルレベル等が各機器固有のパラメ
ータとして設定していた。そして、接続するビデオ信号
出力機器に応じて前記パラメータを選択することで、こ
のパラメータを用いたデジタル画像データへの変換処理
を行っていた。
【０００３】
【発明が解決しようとする課題】ところが、前記 GWSや
HDTV等のビデオ信号出力機器は、出力するビデオ信号の
ペデスタルレベルが公表値と一致していない場合があっ
た。また、同一機種によってもペデスタルレベルにバラ
ツキがあったりした。さらに、使用環境によっては、装
置を構成するビデオバッファ等の部品の影響を受けてペ
デスタルレベルが変動する場合もあった。
HDTV等のビデオ信号出力機器は、出力するビデオ信号の
ペデスタルレベルが公表値と一致していない場合があっ
た。また、同一機種によってもペデスタルレベルにバラ
ツキがあったりした。さらに、使用環境によっては、装
置を構成するビデオバッファ等の部品の影響を受けてペ
デスタルレベルが変動する場合もあった。
【０００４】図２ａは、同期信号の振幅（ペデスタルレ
ベル）が公表値通りである場合、図２ｂは前記ペデスタ
ルレベルが公表値よりもΔＶだけ低い状態を示す概略図
である。このビデオ信号はセットアップレベルＳを有
し、ペデスタルレベルＶｓに一定のセットアップレベル
Ｓを加えたレベルが黒レベルとなるように設定されてい
る。また、 A/D変換後のデジタル値で" 10ｈ（16進）"
ステップ相当のグレースケールが設定されている。図２
ｂに示すように、同期信号のペデスタルレベルがΔＶ低
くなると、セットアップレベルＳが一定値であるから、
グレースケールの各ステップが全体的に黒レベル側にシ
フトしてしまう。そのため、このビデオ信号をカラープ
リンタ等の画像出力機器に出力してプリントした場合、
得られた画像にはあるレベル以下の信号が全て黒になっ
て表示される「黒ツブレ」の現象が生じていた。
ベル）が公表値通りである場合、図２ｂは前記ペデスタ
ルレベルが公表値よりもΔＶだけ低い状態を示す概略図
である。このビデオ信号はセットアップレベルＳを有
し、ペデスタルレベルＶｓに一定のセットアップレベル
Ｓを加えたレベルが黒レベルとなるように設定されてい
る。また、 A/D変換後のデジタル値で" 10ｈ（16進）"
ステップ相当のグレースケールが設定されている。図２
ｂに示すように、同期信号のペデスタルレベルがΔＶ低
くなると、セットアップレベルＳが一定値であるから、
グレースケールの各ステップが全体的に黒レベル側にシ
フトしてしまう。そのため、このビデオ信号をカラープ
リンタ等の画像出力機器に出力してプリントした場合、
得られた画像にはあるレベル以下の信号が全て黒になっ
て表示される「黒ツブレ」の現象が生じていた。
【０００５】このような問題は、HDTVやNTSC準拠のビデ
オ信号出力機器においても発生することがあり、極端な
ときはビデオ信号を映像信号と同期信号とに正常に分離
（以下、同期分離という）できないときがあった。その
ため、従来のビデオ信号取り込み装置で生成されたデジ
タル画像データは、必ずしも精度が高いとは言えなかっ
た。本発明はこのような課題を解決することを目的とす
る。
オ信号出力機器においても発生することがあり、極端な
ときはビデオ信号を映像信号と同期信号とに正常に分離
（以下、同期分離という）できないときがあった。その
ため、従来のビデオ信号取り込み装置で生成されたデジ
タル画像データは、必ずしも精度が高いとは言えなかっ
た。本発明はこのような課題を解決することを目的とす
る。
【０００６】
【課題を解決するための手段】上記目的のために、請求
項１記載の発明（以下、第１発明という）では、ビデオ
信号を入力する入力手段と、前記ビデオ信号をシンクチ
ップレベルでクランプするシンクチップクランプ回路
と、前記ビデオ信号をペデスタルレベルでクランプする
ペデスタルクランプ回路と、前記ビデオ信号をデジタル
信号に変換するためのデジタル変換手段と、該デジタル
変換手段への入力として前記シンクチップクランプされ
た信号または前記ペデスタルクランプされた信号のどち
らか一方を選択する選択手段と、前記ペデスタルクラン
プ回路におけるクランプレベルを設定するペデスタルレ
ベル設定手段と、前記デジタル変換されたビデオ信号の
レベルから入力手段で入力したビデオ信号のペデスタル
レベルを求め、得られたレベルに基づく新たなペデスタ
ルレベルを前記ペデスタルレベル設定手段に設定する制
御手段とでビデオ信号取り込み装置を構成した。
項１記載の発明（以下、第１発明という）では、ビデオ
信号を入力する入力手段と、前記ビデオ信号をシンクチ
ップレベルでクランプするシンクチップクランプ回路
と、前記ビデオ信号をペデスタルレベルでクランプする
ペデスタルクランプ回路と、前記ビデオ信号をデジタル
信号に変換するためのデジタル変換手段と、該デジタル
変換手段への入力として前記シンクチップクランプされ
た信号または前記ペデスタルクランプされた信号のどち
らか一方を選択する選択手段と、前記ペデスタルクラン
プ回路におけるクランプレベルを設定するペデスタルレ
ベル設定手段と、前記デジタル変換されたビデオ信号の
レベルから入力手段で入力したビデオ信号のペデスタル
レベルを求め、得られたレベルに基づく新たなペデスタ
ルレベルを前記ペデスタルレベル設定手段に設定する制
御手段とでビデオ信号取り込み装置を構成した。
【０００７】請求項２記載の発明では、前記第１発明の
制御手段が、シンクチップレベルでのみクランプされた
ビデオ信号をデジタル変換し、これにより得られたペデ
スタルレベルに基づいて、新たなペデスタルレベルを設
定するように構成した。請求項３記載の発明では、前記
第１発明に、前記デジタル変換手段によってデジタル化
されたビデオ信号を記憶する記憶手段を設けた。そし
て、前記制御手段が、前記記憶手段に記憶されたデジタ
ル信号のレベルに基づいて、入力手段で入力したビデオ
信号のペデスタルレベルを求めるように構成した。
制御手段が、シンクチップレベルでのみクランプされた
ビデオ信号をデジタル変換し、これにより得られたペデ
スタルレベルに基づいて、新たなペデスタルレベルを設
定するように構成した。請求項３記載の発明では、前記
第１発明に、前記デジタル変換手段によってデジタル化
されたビデオ信号を記憶する記憶手段を設けた。そし
て、前記制御手段が、前記記憶手段に記憶されたデジタ
ル信号のレベルに基づいて、入力手段で入力したビデオ
信号のペデスタルレベルを求めるように構成した。
【０００８】請求項４記載の発明では、前記第１発明
に、選択可能な複数のスライスレベルを有し、該スライ
スレベルによって前記ビデオ信号を同期信号と映像信号
とに分離する同期分離手段を設けた。そして、前記制御
手段が、入力手段で入力したビデオ信号のペデスタルレ
ベルに応じて前記同期分離手段のスライスレベルを選択
するように構成した。
に、選択可能な複数のスライスレベルを有し、該スライ
スレベルによって前記ビデオ信号を同期信号と映像信号
とに分離する同期分離手段を設けた。そして、前記制御
手段が、入力手段で入力したビデオ信号のペデスタルレ
ベルに応じて前記同期分離手段のスライスレベルを選択
するように構成した。
【０００９】
【作用】請求項１ないし４項に記載された発明では、入
力したビデオ信号をシンクチップクランプして直接デジ
タル変換する。変換後の信号のペデスタルレベルは、ペ
デスタルクランプ回路を通っていないのでシンクチップ
レベルでクランプされたままとなっている。そのため、
入力手段で入力したビデオ信号の実際のペテスタルレベ
ルを表している。従って、この値を新たなペデスタルレ
ベルとして設定し直せばよい。
力したビデオ信号をシンクチップクランプして直接デジ
タル変換する。変換後の信号のペデスタルレベルは、ペ
デスタルクランプ回路を通っていないのでシンクチップ
レベルでクランプされたままとなっている。そのため、
入力手段で入力したビデオ信号の実際のペテスタルレベ
ルを表している。従って、この値を新たなペデスタルレ
ベルとして設定し直せばよい。
【００１０】また、請求項４記載の発明では、設定し直
したペデスタルレベルに応じて適切なスライスレベルを
選択できるので、同期信号の振幅レベルが不安定な場合
等でも安定した同期分離が可能となる。
したペデスタルレベルに応じて適切なスライスレベルを
選択できるので、同期信号の振幅レベルが不安定な場合
等でも安定した同期分離が可能となる。
【００１１】
【実施例】図１は、本発明の一実施例を示すビデオ信号
取り込み装置の構成を示すブロック図である。この装置
は、ビデオ信号を入力する入力端子１と、前記信号を同
期信号の先端レベル（シンクチップレベル）でクランプ
するシンクチップクランプ回路２と、ビデオ信号を映像
信号と同期信号とに分離する同期分離回路３と、選択回
路４と、ビデオ信号をペデスタルレベルでクランプする
ペデスタルクランプ回路５と、ペデスタルクランプ回路
５に所定のペデスタルレベルを設定するための D/A変換
器６と、ビデオ信号を量子化する８ビット精度の A/D変
換器７と、 A/D変換された画像データを記憶するメモリ
８と、システム制御部９と、操作パネル１０とを備えて
いる。
取り込み装置の構成を示すブロック図である。この装置
は、ビデオ信号を入力する入力端子１と、前記信号を同
期信号の先端レベル（シンクチップレベル）でクランプ
するシンクチップクランプ回路２と、ビデオ信号を映像
信号と同期信号とに分離する同期分離回路３と、選択回
路４と、ビデオ信号をペデスタルレベルでクランプする
ペデスタルクランプ回路５と、ペデスタルクランプ回路
５に所定のペデスタルレベルを設定するための D/A変換
器６と、ビデオ信号を量子化する８ビット精度の A/D変
換器７と、 A/D変換された画像データを記憶するメモリ
８と、システム制御部９と、操作パネル１０とを備えて
いる。
【００１２】システム制御部９は、内部にEEPROM等の記
憶素子を有し、この素子内に接続対象となるビデオ信号
出力機器に対応したパラメータ（ペデスタルレベルや同
期信号の周波数等）が記憶されている。そして、操作パ
ネル１０によって特定のビデオ信号出力機器を選択する
と、その機器に応じたパラメータ（以下、ペデスタルレ
ベルとする）を設定することができる。設定されたペデ
スタルレベルは、システム制御部９を介して D/A変換器
６に出力される。 D/A変換器６は、ペデスタルレベルを
アナログ値に変換してペデスタルクランプ回路５に出力
する。これにより、ペデスタルクランプ回路５に選択さ
れたパラメータに相当するペデスタルレベルが設定され
る。また、システム制御部９は、メモリ８に記憶された
デジタル画像データを読み出すことができる。操作パネ
ル１０では、システム制御部９が読み出した画像データ
とペデスタルクランプ回路５に設定されたクランプレベ
ルとを確認することができる。選択回路４は、入力した
ビデオ信号をペデスタルクランプしてから A/D変換する
通常処理と、シンクチップクランプしたまま A/D変換す
るモニタ処理とに切り換える。図１に示す構成において
は、通常処理が選択されるとシンクチップクランプ回路
２の出力はペデスタルクランプ回路５を通って A/D変換
器７に入力する。また、モニタ処理が選択されるとシン
クチップクランプ回路２の出力は直接 A/D変換器７に入
力する。メモリ８は、ラインバッファからなり、１水平
走査期間以上の画素数を十分確保できる容量を有してい
る。
憶素子を有し、この素子内に接続対象となるビデオ信号
出力機器に対応したパラメータ（ペデスタルレベルや同
期信号の周波数等）が記憶されている。そして、操作パ
ネル１０によって特定のビデオ信号出力機器を選択する
と、その機器に応じたパラメータ（以下、ペデスタルレ
ベルとする）を設定することができる。設定されたペデ
スタルレベルは、システム制御部９を介して D/A変換器
６に出力される。 D/A変換器６は、ペデスタルレベルを
アナログ値に変換してペデスタルクランプ回路５に出力
する。これにより、ペデスタルクランプ回路５に選択さ
れたパラメータに相当するペデスタルレベルが設定され
る。また、システム制御部９は、メモリ８に記憶された
デジタル画像データを読み出すことができる。操作パネ
ル１０では、システム制御部９が読み出した画像データ
とペデスタルクランプ回路５に設定されたクランプレベ
ルとを確認することができる。選択回路４は、入力した
ビデオ信号をペデスタルクランプしてから A/D変換する
通常処理と、シンクチップクランプしたまま A/D変換す
るモニタ処理とに切り換える。図１に示す構成において
は、通常処理が選択されるとシンクチップクランプ回路
２の出力はペデスタルクランプ回路５を通って A/D変換
器７に入力する。また、モニタ処理が選択されるとシン
クチップクランプ回路２の出力は直接 A/D変換器７に入
力する。メモリ８は、ラインバッファからなり、１水平
走査期間以上の画素数を十分確保できる容量を有してい
る。
【００１３】ここで、本実施例におけるビデオ信号の処
理過程について説明する。なお、入力するビデオ信号
は、前述と同様セットアップレベルＳを有し、ペデスタ
ルレベルＶｓに一定のセットアップレベルＳを加えたレ
ベルが黒レベルとなるように設定されているものとす
る。また、 A/D変換後のデジタル値で" 10ｈ（16進）"
ステップ相当のグレースケールが設定されている。
理過程について説明する。なお、入力するビデオ信号
は、前述と同様セットアップレベルＳを有し、ペデスタ
ルレベルＶｓに一定のセットアップレベルＳを加えたレ
ベルが黒レベルとなるように設定されているものとす
る。また、 A/D変換後のデジタル値で" 10ｈ（16進）"
ステップ相当のグレースケールが設定されている。
【００１４】通常処理においては、入力端子１から入力
したビデオ信号は、シンクチップ回路２によってシンク
チップレベルでクランプされる。このとき、選択回路４
はONの状態にあり、シンクチップクランプされた信号は
同期分離回路３とペデスタルクランプ回路５に入力す
る。ペデスタルクランプ回路５に入力した信号は、予め
設定されたペデスタルレベルでクランプされた後 A/D変
換器７に出力される。そして、 A/D変換器７でデジタル
変換されることで、デジタル画像データとしてメモリ８
に出力される。メモリ８は変換されたデジタル画像デー
タを格納し、必要に応じて所定のビデオ信号出力機器に
出力する。
したビデオ信号は、シンクチップ回路２によってシンク
チップレベルでクランプされる。このとき、選択回路４
はONの状態にあり、シンクチップクランプされた信号は
同期分離回路３とペデスタルクランプ回路５に入力す
る。ペデスタルクランプ回路５に入力した信号は、予め
設定されたペデスタルレベルでクランプされた後 A/D変
換器７に出力される。そして、 A/D変換器７でデジタル
変換されることで、デジタル画像データとしてメモリ８
に出力される。メモリ８は変換されたデジタル画像デー
タを格納し、必要に応じて所定のビデオ信号出力機器に
出力する。
【００１５】次に、モニタ処理について説明する。この
とき、入力したビデオ信号は図２ｂの状態にある場合を
想定している。また、選択回路４は OFF状態にあり、シ
ンクチップ回路２によってシンクチップレベルでクラン
プされた信号は、同期分離回路３と A/D変換器７に入力
する。そして、シンクチップクランプされたままの状態
でデジタル変換された後、メモリ８に格納される。シス
テム制御部９は、メモリ８から１水平走査期間分のデジ
タル画像データを読み出す。この画像データは、ペデス
タルクランプされていないので、同期信号成分の底（先
端）のレベルが"00ｈ" となる。図２ｂにおいて、Ｖｓ
＝0.3 V 、ΔＶ＝0.03 Vとすると、この画像データのペ
デスタルレベルは "63ｈ" となる。例えば、あらかじめ
設定されたペデスタルレベルと同期信号成分の底のレベ
ルとのレベル差が "6Dｈ" だとすると、"0A"の差が生じ
ることになる。黒レベルは設定したペデスタルレベルと
セットアップレベルによって決まっているので、この状
態では、本来 "00ｈ" 、 "10ｈ" 、 "20ｈ" 、・・・と
なるべき画像データが、 "00ｈ" 、 "06ｈ" 、 "16ｈ"
、・・・となってしまう。システム制御部９は、モニ
タ処理時に検出されたペデスタルレベル "63ｈ" を操作
パネル１０に出力してオペレータに知らせるとともに、
このレベルを新たなペデスタルレベルとして、内部の記
憶素子のパラメータを更新する。これにより、入力する
ビデオ信号に対応した最適なペデスタルレベルが設定さ
れるので、前述の通常処理を行えば「黒ツブレ」等を生
じることなく、精度のよいデジタル画像データを得るこ
とができる。
とき、入力したビデオ信号は図２ｂの状態にある場合を
想定している。また、選択回路４は OFF状態にあり、シ
ンクチップ回路２によってシンクチップレベルでクラン
プされた信号は、同期分離回路３と A/D変換器７に入力
する。そして、シンクチップクランプされたままの状態
でデジタル変換された後、メモリ８に格納される。シス
テム制御部９は、メモリ８から１水平走査期間分のデジ
タル画像データを読み出す。この画像データは、ペデス
タルクランプされていないので、同期信号成分の底（先
端）のレベルが"00ｈ" となる。図２ｂにおいて、Ｖｓ
＝0.3 V 、ΔＶ＝0.03 Vとすると、この画像データのペ
デスタルレベルは "63ｈ" となる。例えば、あらかじめ
設定されたペデスタルレベルと同期信号成分の底のレベ
ルとのレベル差が "6Dｈ" だとすると、"0A"の差が生じ
ることになる。黒レベルは設定したペデスタルレベルと
セットアップレベルによって決まっているので、この状
態では、本来 "00ｈ" 、 "10ｈ" 、 "20ｈ" 、・・・と
なるべき画像データが、 "00ｈ" 、 "06ｈ" 、 "16ｈ"
、・・・となってしまう。システム制御部９は、モニ
タ処理時に検出されたペデスタルレベル "63ｈ" を操作
パネル１０に出力してオペレータに知らせるとともに、
このレベルを新たなペデスタルレベルとして、内部の記
憶素子のパラメータを更新する。これにより、入力する
ビデオ信号に対応した最適なペデスタルレベルが設定さ
れるので、前述の通常処理を行えば「黒ツブレ」等を生
じることなく、精度のよいデジタル画像データを得るこ
とができる。
【００１６】なお、本実施例のビデオ信号取り込み装置
は、普段は設定されたパラメータをそのまま用いた通常
処理を行い、「黒ツブレ」等の問題が起きたときに前記
モニタ処理を選択するように構成しているが、ビデオ信
号出力機器の電源投入時に自動的にモニタ処理を行って
設定されたパラメータが適切か否かを確認できるように
構成してもよい。
は、普段は設定されたパラメータをそのまま用いた通常
処理を行い、「黒ツブレ」等の問題が起きたときに前記
モニタ処理を選択するように構成しているが、ビデオ信
号出力機器の電源投入時に自動的にモニタ処理を行って
設定されたパラメータが適切か否かを確認できるように
構成してもよい。
【００１７】また、同期分離回路３において、同期分離
時のスライスレベルを複数設定しておき、前記モニタ処
理時に得られたペデスタルレベルに応じて適切なレベル
を選択できるようにしてもよい。例えば、図３に示すよ
うに、システム制御部９が、検出したペデスタルレベル
に応じて選択したスライスレベルを同期分離回路３に設
定するように構成すれば、同期信号の振幅レベルが不安
定な場合等でも適切なスライスレベルを選択すること
で、安定した同期分離が可能となる。
時のスライスレベルを複数設定しておき、前記モニタ処
理時に得られたペデスタルレベルに応じて適切なレベル
を選択できるようにしてもよい。例えば、図３に示すよ
うに、システム制御部９が、検出したペデスタルレベル
に応じて選択したスライスレベルを同期分離回路３に設
定するように構成すれば、同期信号の振幅レベルが不安
定な場合等でも適切なスライスレベルを選択すること
で、安定した同期分離が可能となる。
【００１８】さらに、本実施例では、シンクチップレベ
ルとペデスタルレベルの関係から適切なペデスタルレベ
ルを求める過程を説明したが、前記GWS では、通常、電
源投入後の画面に簡単なキャラクタが表示されている。
そのため、黒レベルの値を基にシンクチップレベルに対
するセットアップレベルも確認することができる。
ルとペデスタルレベルの関係から適切なペデスタルレベ
ルを求める過程を説明したが、前記GWS では、通常、電
源投入後の画面に簡単なキャラクタが表示されている。
そのため、黒レベルの値を基にシンクチップレベルに対
するセットアップレベルも確認することができる。
【００１９】
【発明の効果】以上のように、本発明によれば、実際に
入力した複合ビデオ信号のペデスタルレベルに対応して
適切なパラメータを設定することができる。そのため、
接続機器の個体差や使用環境の影響を受けずに高精度の
デジタル画像データを得ることが可能となる。
入力した複合ビデオ信号のペデスタルレベルに対応して
適切なパラメータを設定することができる。そのため、
接続機器の個体差や使用環境の影響を受けずに高精度の
デジタル画像データを得ることが可能となる。
【図１】は、本発明の一実施例であるビデオ信号取り込
み装置の構成を示すブロック図である。
み装置の構成を示すブロック図である。
【図２】は、入力した複合ビデオ信号の信号波形を示す
概略図である。
概略図である。
【図３】は、実施例の変形例の構成を示すブロック図で
ある。
ある。
１ 入力端子 ２ シンクチップクランプ回路 ３ 同期分離回路 ４ 選択回路 ５ ペデスタルクランプ回路 ６ D/A 変換器 ７ A/D 変換器 ８ メモリ ９ システム制御部 １０ 操作パネル
Claims (4)
- 【請求項１】 ビデオ信号を入力する入力手段と、 前記ビデオ信号をシンクチップレベルでクランプするシ
ンクチップクランプ回路と、 前記ビデオ信号をペデスタルレベルでクランプするペデ
スタルクランプ回路と、 前記ビデオ信号をデジタル信号に変換するためのデジタ
ル変換手段と、 該デジタル変換手段への入力として前記シンクチップク
ランプされた信号または前記ペデスタルクランプされた
信号のどちらか一方を選択する選択手段と、 前記ペデスタルクランプ回路におけるクランプレベルを
設定するペデスタルレベル設定手段と、 前記デジタル変換されたビデオ信号のレベルから入力手
段で入力したビデオ信号のペデスタルレベルを求め、得
られたレベルに基づく新たなペデスタルレベルを前記ペ
デスタルレベル設定手段に設定する制御手段とを備える
ことを特徴とするビデオ信号取り込み装置。 - 【請求項２】 前記制御手段は、シンクチップレベルで
のみクランプされたビデオ信号をデジタル変換して得ら
れたペデスタルレベルに基づいて新たなペデスタルレベ
ルを設定することを特徴とする請求項１記載のビデオ信
号取り込み装置。 - 【請求項３】 前記デジタル変換手段によってデジタル
化されたビデオ信号を記憶する記憶手段をさらに備え、 前記制御手段は、前記記憶手段に記憶されたデジタル信
号のレベルに基づいて前記入力手段で入力したビデオ信
号のペデスタルレベルを求めることを特徴とする請求項
１記載のビデオ信号取り込み装置。 - 【請求項４】 選択可能な複数のスライスレベルを有
し、該スライスレベルによって前記ビデオ信号を同期信
号と映像信号とに分離する同期分離手段をさらに備え、 前記制御手段は、前記入力手段で入力したビデオ信号の
ペデスタルレベルに応じて前記同期分離手段のスライス
レベルを選択することを特徴とする請求項１記載のビデ
オ信号取り込み装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP174495A JPH08191403A (ja) | 1995-01-10 | 1995-01-10 | ビデオ信号取り込み装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP174495A JPH08191403A (ja) | 1995-01-10 | 1995-01-10 | ビデオ信号取り込み装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08191403A true JPH08191403A (ja) | 1996-07-23 |
Family
ID=11510083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP174495A Pending JPH08191403A (ja) | 1995-01-10 | 1995-01-10 | ビデオ信号取り込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08191403A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5995166A (en) * | 1996-12-25 | 1999-11-30 | Mitsubishi Denki Kabushiki Kaisha | Clamp circuit for clamping a video signal and a circuit for superimposing composite video signals |
| JP2006352656A (ja) * | 2005-06-17 | 2006-12-28 | Canon Inc | 映像信号処理装置 |
-
1995
- 1995-01-10 JP JP174495A patent/JPH08191403A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5995166A (en) * | 1996-12-25 | 1999-11-30 | Mitsubishi Denki Kabushiki Kaisha | Clamp circuit for clamping a video signal and a circuit for superimposing composite video signals |
| JP2006352656A (ja) * | 2005-06-17 | 2006-12-28 | Canon Inc | 映像信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06217229A (ja) | 高画質ｔｖのピクチャインピクチャ信号処理方法及びその装置 | |
| JPH08191403A (ja) | ビデオ信号取り込み装置 | |
| JP3009206B2 (ja) | ビデオカメラ装置 | |
| EP0463028A1 (en) | Stereo signal monitoring | |
| JPH10510957A (ja) | ビデオデータ用タイミング信号供給コントローラ | |
| US6414721B1 (en) | Video signal digital processing device, information storage medium for video signal digital processing, and video signal digital processing method | |
| JP2785339B2 (ja) | クランプ回路 | |
| JP3338173B2 (ja) | 映像信号処理装置 | |
| JPH01236783A (ja) | テレビジョン受像機 | |
| JP3139472B2 (ja) | ディスプレイ装置 | |
| KR950002318B1 (ko) | 레이저빔 텔레비젼 수상기 주사장치 | |
| JP3228142B2 (ja) | ディスプレイ装置 | |
| JP2549666Y2 (ja) | 子画面の白バランス補正回路 | |
| JP3144397B2 (ja) | ディスプレイ装置 | |
| JP3219655B2 (ja) | 信号処理装置 | |
| JP2903555B2 (ja) | 信号波形表示装置 | |
| JP3036888B2 (ja) | ビデオプリンタのモニタ出力処理回路調整方法 | |
| JP2846870B2 (ja) | クランプ回路 | |
| JPH0646290A (ja) | 非直線レベル制御回路 | |
| JPH05260498A (ja) | 画像信号処理装置 | |
| JPH05313647A (ja) | リアルタイム画像プロファイル発生装置 | |
| JPH0783439B2 (ja) | 映像信号処理装置 | |
| JPH0640671B2 (ja) | 色信号処理回路 | |
| JPH09107497A (ja) | ビデオカメラ装置 | |
| JPH0370288A (ja) | スキャンコンバータ |