JPH08191455A - デジタルｒｇｂエンコーダ - Google Patents
デジタルｒｇｂエンコーダInfo
- Publication number
- JPH08191455A JPH08191455A JP124695A JP124695A JPH08191455A JP H08191455 A JPH08191455 A JP H08191455A JP 124695 A JP124695 A JP 124695A JP 124695 A JP124695 A JP 124695A JP H08191455 A JPH08191455 A JP H08191455A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- rgb
- bit
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 16
- 239000011159 matrix material Substances 0.000 claims description 12
- 239000002131 composite material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000013144 data compression Methods 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 ＣＤ−ＧデコーダとＭＰＥＧデコーダの双方
に対応できるデジタルＲＧＢエンコーダが実現する。 【構成】 ＭＰＥＧデコーダを接続する場合は、ＭＰＥ
Ｇデコーダから出力されるＲＧＢ各８ビットのデータを
入力端子のＲＧＢ各８ビットに入力し、ＣＤ−Ｇデコー
ダを接続する場合は、ＣＤ−Ｇデコーダから出力される
ＲＧＢ各４ビットのデータを入力端子のＲＧＢ各々の下
位４ビットに入力すると共に、ＲＧＢデータを輝度信号
及び色信号に変換するマトリクス回路と入力端子との間
に、選択信号を入力し、選択信号がＬレベルのときは入
力端子に入力されたＲＧＢ各８ビットのデータをそのま
ま出力し、Ｈレベルのときは入力端子のＲＧＢ各々の下
位ビットに入力された４ビットのデータを、ＲＧＢ各々
の上位及び下位ビットのデータとして出力する入力デー
タ変換回路を設ける。
に対応できるデジタルＲＧＢエンコーダが実現する。 【構成】 ＭＰＥＧデコーダを接続する場合は、ＭＰＥ
Ｇデコーダから出力されるＲＧＢ各８ビットのデータを
入力端子のＲＧＢ各８ビットに入力し、ＣＤ−Ｇデコー
ダを接続する場合は、ＣＤ−Ｇデコーダから出力される
ＲＧＢ各４ビットのデータを入力端子のＲＧＢ各々の下
位４ビットに入力すると共に、ＲＧＢデータを輝度信号
及び色信号に変換するマトリクス回路と入力端子との間
に、選択信号を入力し、選択信号がＬレベルのときは入
力端子に入力されたＲＧＢ各８ビットのデータをそのま
ま出力し、Ｈレベルのときは入力端子のＲＧＢ各々の下
位ビットに入力された４ビットのデータを、ＲＧＢ各々
の上位及び下位ビットのデータとして出力する入力デー
タ変換回路を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、ＲＧＢデータを輝度信
号及び色信号を表すデジタルデータに変換するデジタル
ＲＧＢエンコーダに係わり、特に、ＣＤ−Ｇデコーダと
ＭＰＥＧデコーダに選択的に接続可能なエンコーダに関
する。
号及び色信号を表すデジタルデータに変換するデジタル
ＲＧＢエンコーダに係わり、特に、ＣＤ−Ｇデコーダと
ＭＰＥＧデコーダに選択的に接続可能なエンコーダに関
する。
【０００２】
【従来の技術】一般に広く知られているように、ＣＤ−
Ｇにおいては、音声データと共にサブコードとしてグラ
フィック情報が記録されており、ＣＤ−Ｇデコーダによ
ってこのグラフィック情報をデコードすることによっ
て、ＲＧＢ各々４ビットのグラフィックデータが得られ
る。
Ｇにおいては、音声データと共にサブコードとしてグラ
フィック情報が記録されており、ＣＤ−Ｇデコーダによ
ってこのグラフィック情報をデコードすることによっ
て、ＲＧＢ各々４ビットのグラフィックデータが得られ
る。
【０００３】また、ビデオＣＤにおいては、ＭＰＥＧ規
格のデータ圧縮方式を用いて動画を表す画像符号列が記
録されており、ＭＰＥＧデコーダによってこの画像符号
列をデコードすることによって、ＲＧＢ各々８ビットの
ビデオデータが得られる。
格のデータ圧縮方式を用いて動画を表す画像符号列が記
録されており、ＭＰＥＧデコーダによってこの画像符号
列をデコードすることによって、ＲＧＢ各々８ビットの
ビデオデータが得られる。
【０００４】
【発明が解決しようとする課題】ＣＤ−ＧデコーダとＭ
ＰＥＧデコーダでは、共に表示用のＲＧＢデータを得る
ことができるため、これらＲＧＢデータを処理するデジ
タルＲＧＢエンコーダとしては、ＬＳＩ化する場合に双
方のデコーダ出力に対応できるようにすることが望まし
い。
ＰＥＧデコーダでは、共に表示用のＲＧＢデータを得る
ことができるため、これらＲＧＢデータを処理するデジ
タルＲＧＢエンコーダとしては、ＬＳＩ化する場合に双
方のデコーダ出力に対応できるようにすることが望まし
い。
【０００５】しかしながら、ＣＤ−ＧデコーダとＭＰＥ
Ｇデコーダから出力されるＲＧＢデータは、４ビット，
８ビットというようにビット数が異なるため、デジタル
ＲＧＢエンコーダをＬＳＩ化する場合、ＭＰＥＧデコー
ダからの８ビットの各ＲＧＢデータを入力できるＲＧＢ
各々８ビットの入力端子を設け、これらＲＧＢの各入力
端子の上位もしくは下位４ビットに、単純に、ＣＤ−Ｇ
デコーダからの４ビットの各ＲＧＢデータを入力し、残
りのビットを０もしくは１の固定値としただけでは、正
確な色信号を得ることはできない。
Ｇデコーダから出力されるＲＧＢデータは、４ビット，
８ビットというようにビット数が異なるため、デジタル
ＲＧＢエンコーダをＬＳＩ化する場合、ＭＰＥＧデコー
ダからの８ビットの各ＲＧＢデータを入力できるＲＧＢ
各々８ビットの入力端子を設け、これらＲＧＢの各入力
端子の上位もしくは下位４ビットに、単純に、ＣＤ−Ｇ
デコーダからの４ビットの各ＲＧＢデータを入力し、残
りのビットを０もしくは１の固定値としただけでは、正
確な色信号を得ることはできない。
【０００６】例えば、ＣＤ−Ｇデコーダからの４ビット
の各ＲＧＢデータがオール０であるとき、出力される色
は黒でなくてはならないが、上述のような単純構成の場
合、出力される８ビットの各ＲＧＢデータは「１１１１
００００」もしくは「００００１１１１」となり、明ら
かに黒にはならない。
の各ＲＧＢデータがオール０であるとき、出力される色
は黒でなくてはならないが、上述のような単純構成の場
合、出力される８ビットの各ＲＧＢデータは「１１１１
００００」もしくは「００００１１１１」となり、明ら
かに黒にはならない。
【０００７】
【課題を解決するための手段】本発明は、ＣＤ−Ｇデコ
ーダとＭＰＥＧデコーダとを選択的に接続可能なＲＧＢ
各ｎビット（ｎ：整数）の入力端子と、該入力端子に入
力されたＲＧＢデータを輝度信号及び色信号を表すデジ
タルデータに変換するマトリクス回路とを備えたデジタ
ルＲＧＢエンコーダであって、前記ＭＰＥＧデコーダを
接続する場合は、該ＭＰＥＧデコーダから出力されるＲ
ＧＢ各ｎビットのデータを前記入力端子のＲＧＢ各ｎビ
ットに入力し、前記ＣＤ−Ｇデコーダを接続する場合
は、該ＣＤ−Ｇデコーダから出力されるＲＧＢ各ｎ／２
ビットのデータを前記入力端子のＲＧＢ各々の上位ｎ／
２ビット又は下位ｎ／２ビットに入力すると共に、前記
入力端子とマトリクス回路の間に、選択信号を入力し該
選択信号が第１状態のときは前記入力端子に入力された
ＲＧＢ各ｎビットのデータをそのまま出力し、第２状態
のときは前記入力端子のＲＧＢ各々の上位ｎ／２ビット
又は下位ｎ／２ビットに入力されたｎ／２ビットのデー
タを、ＲＧＢ各々の上位ｎ／２ビット及び下位ｎ／２ビ
ットのデータとして出力する入力データ変換回路を設け
ることにより、上記課題を解決するものである。
ーダとＭＰＥＧデコーダとを選択的に接続可能なＲＧＢ
各ｎビット（ｎ：整数）の入力端子と、該入力端子に入
力されたＲＧＢデータを輝度信号及び色信号を表すデジ
タルデータに変換するマトリクス回路とを備えたデジタ
ルＲＧＢエンコーダであって、前記ＭＰＥＧデコーダを
接続する場合は、該ＭＰＥＧデコーダから出力されるＲ
ＧＢ各ｎビットのデータを前記入力端子のＲＧＢ各ｎビ
ットに入力し、前記ＣＤ−Ｇデコーダを接続する場合
は、該ＣＤ−Ｇデコーダから出力されるＲＧＢ各ｎ／２
ビットのデータを前記入力端子のＲＧＢ各々の上位ｎ／
２ビット又は下位ｎ／２ビットに入力すると共に、前記
入力端子とマトリクス回路の間に、選択信号を入力し該
選択信号が第１状態のときは前記入力端子に入力された
ＲＧＢ各ｎビットのデータをそのまま出力し、第２状態
のときは前記入力端子のＲＧＢ各々の上位ｎ／２ビット
又は下位ｎ／２ビットに入力されたｎ／２ビットのデー
タを、ＲＧＢ各々の上位ｎ／２ビット及び下位ｎ／２ビ
ットのデータとして出力する入力データ変換回路を設け
ることにより、上記課題を解決するものである。
【０００８】
【作用】本発明では、ＭＰＥＧデコーダを接続した場合
には、デコーダからのＲＧＢ各８ビットのデータが入力
データ変換回路を通してそのままマトリクス回路に入力
されるので、従来と全く同様にＲＧＢエンコード処理が
行われ、又、ＣＤ−Ｇデコーダを接続した場合には、デ
コーダからのＲＧＢ各４ビットのデータが入力データ変
換回路によって、ＲＧＢ各々の上位４ビット及び下位４
ビットのデータとして出力され、つまり、上位４ビット
と下位４ビットが同一データとなり、従って、デコーダ
出力に対応したＲＧＢデータがマトリクス回路に入力さ
れることとなり、これによってマトリクス回路からは入
力ＲＧＢデータに対応した適正な色信号が出力されるよ
うになる。
には、デコーダからのＲＧＢ各８ビットのデータが入力
データ変換回路を通してそのままマトリクス回路に入力
されるので、従来と全く同様にＲＧＢエンコード処理が
行われ、又、ＣＤ−Ｇデコーダを接続した場合には、デ
コーダからのＲＧＢ各４ビットのデータが入力データ変
換回路によって、ＲＧＢ各々の上位４ビット及び下位４
ビットのデータとして出力され、つまり、上位４ビット
と下位４ビットが同一データとなり、従って、デコーダ
出力に対応したＲＧＢデータがマトリクス回路に入力さ
れることとなり、これによってマトリクス回路からは入
力ＲＧＢデータに対応した適正な色信号が出力されるよ
うになる。
【０００９】
【実施例】図２は、本発明の実施例であるデジタルＲＧ
ＢエンコーダＬＳＩの全体ブロック図であり、１，２，
３は各々ＲＧＢ各８ビットのデータを入力可能なデータ
入力端子、４は入力端子に接続するデコーダの種類がＣ
Ｄ−ＧデコーダかＭＰＥＧデコーダかに応じて異なる選
択信号ＣＤＧＳＥＬを入力する選択信号入力端子、５は
選択信号ＣＤＧＳＥＬに応じて入力されるＲＧＢデータ
を変換する入力データ変換回路、６，７，８，９，１
０，１８は各々外部サブキャリアクロックＦＳＣＩＮ，
水平同期信号ＨＳＹＮＣ，コンポジット同期信号ＣＳＹ
ＮＣ，色信号／コンポジット映像信号切換信号ＣＣＳＥ
Ｌ，コンポジットブランク信号ＢＬＡＮＫ，外部サブキ
ャリアクロックＦＳＣＩＮの４倍の周波数のシステムク
ロック信号ＣＬＫＩＮを入力する信号入力端子、１１は
入力データ変換回路５から出力されるＲＧＢデータを輝
度信号Ｙ及び色信号Ｃに変換するマトリクス回路であ
る。
ＢエンコーダＬＳＩの全体ブロック図であり、１，２，
３は各々ＲＧＢ各８ビットのデータを入力可能なデータ
入力端子、４は入力端子に接続するデコーダの種類がＣ
Ｄ−ＧデコーダかＭＰＥＧデコーダかに応じて異なる選
択信号ＣＤＧＳＥＬを入力する選択信号入力端子、５は
選択信号ＣＤＧＳＥＬに応じて入力されるＲＧＢデータ
を変換する入力データ変換回路、６，７，８，９，１
０，１８は各々外部サブキャリアクロックＦＳＣＩＮ，
水平同期信号ＨＳＹＮＣ，コンポジット同期信号ＣＳＹ
ＮＣ，色信号／コンポジット映像信号切換信号ＣＣＳＥ
Ｌ，コンポジットブランク信号ＢＬＡＮＫ，外部サブキ
ャリアクロックＦＳＣＩＮの４倍の周波数のシステムク
ロック信号ＣＬＫＩＮを入力する信号入力端子、１１は
入力データ変換回路５から出力されるＲＧＢデータを輝
度信号Ｙ及び色信号Ｃに変換するマトリクス回路であ
る。
【００１０】尚、データ入力端子１，２，３には全てプ
ルダウン抵抗が接続されている。又、１２はバースト信
号発生回路、１３は輝度信号処理回路、１４は色信号処
理回路、１５及び１６はＤＡ変換器、１７はタイミング
発生回路である。ここで、ＣＤ−ＧデコーダとＭＰＥＧ
デコーダの接続の仕方、及び、入力データ変換回路５の
動作について、図１を参照しながら説明する。
ルダウン抵抗が接続されている。又、１２はバースト信
号発生回路、１３は輝度信号処理回路、１４は色信号処
理回路、１５及び１６はＤＡ変換器、１７はタイミング
発生回路である。ここで、ＣＤ−ＧデコーダとＭＰＥＧ
デコーダの接続の仕方、及び、入力データ変換回路５の
動作について、図１を参照しながら説明する。
【００１１】ＣＤ−Ｇデコーダ２０はＣＤ−Ｇからのサ
ブコードをデコードして、ＲＧＢ各４ビットのグラフィ
ックデータを、出力端子２０１〜２０４，２０５〜２０
８，２０９〜２１２から出力し、ＭＰＥＧデコーダ３０
はビデオＣＤからの画像符号列をデコードして、ＲＧＢ
各８ビットのビデオデータを、出力端子３０１〜３０
８，３０９〜３１６，３１７〜３２４から出力する。
ブコードをデコードして、ＲＧＢ各４ビットのグラフィ
ックデータを、出力端子２０１〜２０４，２０５〜２０
８，２０９〜２１２から出力し、ＭＰＥＧデコーダ３０
はビデオＣＤからの画像符号列をデコードして、ＲＧＢ
各８ビットのビデオデータを、出力端子３０１〜３０
８，３０９〜３１６，３１７〜３２４から出力する。
【００１２】また、デジタルＲＧＢエンコーダの入力端
子１，２，３は、各々８ビット構成であって、実際に
は、Ｒデータ用のデータ入力端子Ｒ１〜Ｒ８，Ｇデータ
用の入力端子Ｇ１〜Ｇ８，Ｂデータ用のデータ入力端子
Ｂ１〜Ｂ８を有している。そこで、まず、ＭＰＥＧデコ
ーダ３０をデータ入力端子１，２，３に接続する場合
は、図１の実線で示すように、出力端子３０１〜３０８
をＲデータ用のデータ入力端子Ｒ１〜Ｒ８に，出力端子
３０９〜３１６をＧデータ用のデータ入力端子Ｇ１〜Ｇ
８に，出力端子３１７〜３２４をＢデータ用のデータ入
力端子Ｂ１〜Ｂ８に接続し、選択信号ＣＤＧＳＥＬをＬ
レベルとする。
子１，２，３は、各々８ビット構成であって、実際に
は、Ｒデータ用のデータ入力端子Ｒ１〜Ｒ８，Ｇデータ
用の入力端子Ｇ１〜Ｇ８，Ｂデータ用のデータ入力端子
Ｂ１〜Ｂ８を有している。そこで、まず、ＭＰＥＧデコ
ーダ３０をデータ入力端子１，２，３に接続する場合
は、図１の実線で示すように、出力端子３０１〜３０８
をＲデータ用のデータ入力端子Ｒ１〜Ｒ８に，出力端子
３０９〜３１６をＧデータ用のデータ入力端子Ｇ１〜Ｇ
８に，出力端子３１７〜３２４をＢデータ用のデータ入
力端子Ｂ１〜Ｂ８に接続し、選択信号ＣＤＧＳＥＬをＬ
レベルとする。
【００１３】すると、ＭＰＥＧデコーダ３０から出力さ
れるＲＧＢ各８ビットのビデオデータは、デジタルＲＧ
ＢエンコーダのＲＧＢ各入力端子１，２，３からそのま
ま入力データ変換回路５に入力される。入力データ変換
回路５は、選択信号ＣＤＧＳＥＬがＬレベルのときは、
入力端子１，２，３に入力されたＲＧＢデータをそのま
ま出力端子Ｒ５１〜Ｂ５８に出力するよう構成されてお
り、従って、ＭＰＥＧデコーダ３０からのＲＧＢ各８ビ
ットのビデオデータがそのままマトリクス回路１１に入
力される。
れるＲＧＢ各８ビットのビデオデータは、デジタルＲＧ
ＢエンコーダのＲＧＢ各入力端子１，２，３からそのま
ま入力データ変換回路５に入力される。入力データ変換
回路５は、選択信号ＣＤＧＳＥＬがＬレベルのときは、
入力端子１，２，３に入力されたＲＧＢデータをそのま
ま出力端子Ｒ５１〜Ｂ５８に出力するよう構成されてお
り、従って、ＭＰＥＧデコーダ３０からのＲＧＢ各８ビ
ットのビデオデータがそのままマトリクス回路１１に入
力される。
【００１４】一方、ＣＤ−Ｇデコーダ２０をデータ端子
１，２，３に接続する場合には、図１の波線で示すよう
に、出力端子２０１〜２０４をＲデータ用のデータ入力
端子の下位４ビットＲ１〜Ｒ４に，出力端子２０５〜２
０８をＧデータ用のデータ入力端子の下位４ビットＧ１
〜Ｇ４に，出力端子２０９〜２１２をＢデータ用のデー
タ入力端子の下位４ビットＢ１〜Ｂ４に接続し、選択信
号ＣＤＧＳＥＬをＨレベルとする。
１，２，３に接続する場合には、図１の波線で示すよう
に、出力端子２０１〜２０４をＲデータ用のデータ入力
端子の下位４ビットＲ１〜Ｒ４に，出力端子２０５〜２
０８をＧデータ用のデータ入力端子の下位４ビットＧ１
〜Ｇ４に，出力端子２０９〜２１２をＢデータ用のデー
タ入力端子の下位４ビットＢ１〜Ｂ４に接続し、選択信
号ＣＤＧＳＥＬをＨレベルとする。
【００１５】Ｒ，Ｇ，Ｂデータ用の各データ入力端子の
上位４ビットＲ５〜Ｒ８，Ｇ５〜Ｇ８，Ｂ５〜Ｂ８には
データが入力されず、これら入力端子はプルダウン抵抗
が接続されているので、入力データ変換回路５には、Ｒ
ＧＢの各上位ビットデータとしてオール０が入力され、
ＲＧＢの各下位ビットデータとして、ＣＤ−Ｇデコーダ
２０からのＲＧＢ各４ビットのグラフィックデータが入
力されることとなる。
上位４ビットＲ５〜Ｒ８，Ｇ５〜Ｇ８，Ｂ５〜Ｂ８には
データが入力されず、これら入力端子はプルダウン抵抗
が接続されているので、入力データ変換回路５には、Ｒ
ＧＢの各上位ビットデータとしてオール０が入力され、
ＲＧＢの各下位ビットデータとして、ＣＤ−Ｇデコーダ
２０からのＲＧＢ各４ビットのグラフィックデータが入
力されることとなる。
【００１６】入力データ変換回路５は、Ｒデータ用のデ
ータ入力端子において、下位ビットＲ１〜Ｒ４に入力さ
れた４ビットのデータを、Ｒデータ用の下位ビットのデ
ータ出力端子Ｒ５１〜Ｒ５４にそのまま出力すると共
に、下位ビットＲ１〜Ｒ４に入力された４ビットのデー
タと同一のデータを、Ｒデータ用の上位ビットのデータ
出力端子Ｒ５１〜Ｒ５４に出力する。つまり、上位４ビ
ットと下位４ビットで同一のデータを出力する。又、入
力データ変換回路５は、Ｇデータ及びＢデータについて
も、同様の処理を行う。
ータ入力端子において、下位ビットＲ１〜Ｒ４に入力さ
れた４ビットのデータを、Ｒデータ用の下位ビットのデ
ータ出力端子Ｒ５１〜Ｒ５４にそのまま出力すると共
に、下位ビットＲ１〜Ｒ４に入力された４ビットのデー
タと同一のデータを、Ｒデータ用の上位ビットのデータ
出力端子Ｒ５１〜Ｒ５４に出力する。つまり、上位４ビ
ットと下位４ビットで同一のデータを出力する。又、入
力データ変換回路５は、Ｇデータ及びＢデータについて
も、同様の処理を行う。
【００１７】従って、ＲＧＢデータ用の各々の下位ビッ
トデータ入力端子に入力されたＣＤ−Ｇデコーダ２０か
らの４ビットのグラフィックデータが、ＲＧＢデータ用
の各々の下位ビットデータ入力端子及び上位ビットデー
タ入力端子から出力されることとなる。例えば、ＣＤ−
Ｇデコーダ２０からの４ビットのＲグラフィックデータ
が「０００１」であれば、８ビットのＲデータとしては
「０００１０００１」（１０進の１７）が出力され、
「００１０」であれば、８ビットのＲデータとしては
「００１０００１０」（１０進の３４）が出力され、
「００１１」であれば、８ビットのＲデータとしては
「００１１００１１」（１０進の５１）が出力される。
トデータ入力端子に入力されたＣＤ−Ｇデコーダ２０か
らの４ビットのグラフィックデータが、ＲＧＢデータ用
の各々の下位ビットデータ入力端子及び上位ビットデー
タ入力端子から出力されることとなる。例えば、ＣＤ−
Ｇデコーダ２０からの４ビットのＲグラフィックデータ
が「０００１」であれば、８ビットのＲデータとしては
「０００１０００１」（１０進の１７）が出力され、
「００１０」であれば、８ビットのＲデータとしては
「００１０００１０」（１０進の３４）が出力され、
「００１１」であれば、８ビットのＲデータとしては
「００１１００１１」（１０進の５１）が出力される。
【００１８】よって、入力データ変換回路５からは、Ｃ
Ｄ−Ｇデコーダ２０からのグラフィックデータの色を忠
実に反映したＲＧＢ各８ビットデジタルデータが出力さ
れることとなり、このデジタルデータに基づき表示され
る色は、ＣＤ−Ｇデコーダ２０からのグラフィックデー
タの色を再現したものとなる。このようにしてＲＧＢ各
８ビットのＲＧＢデータが入力変換回路５から出力され
ると、図２に示すデジタルＲＧＢエンコーダでは、マト
リクス回路１１によって、ＲＧＢデータが輝度信号Ｙ及
び色信号Ｃに変換され、各信号Ｙ，Ｃは輝度信号処理回
路１３及び色信号処理回路１４に入力される。
Ｄ−Ｇデコーダ２０からのグラフィックデータの色を忠
実に反映したＲＧＢ各８ビットデジタルデータが出力さ
れることとなり、このデジタルデータに基づき表示され
る色は、ＣＤ−Ｇデコーダ２０からのグラフィックデー
タの色を再現したものとなる。このようにしてＲＧＢ各
８ビットのＲＧＢデータが入力変換回路５から出力され
ると、図２に示すデジタルＲＧＢエンコーダでは、マト
リクス回路１１によって、ＲＧＢデータが輝度信号Ｙ及
び色信号Ｃに変換され、各信号Ｙ，Ｃは輝度信号処理回
路１３及び色信号処理回路１４に入力される。
【００１９】輝度信号処理回路１３には、コンポジット
同期信号ＣＳＹＮＣ及びコンポジットブランク信号ＢＬ
ＡＮＫが入力されており、回路内でタイミング信号に基
づきこれら同期信号と同期がとられ、同期した輝度信号
がＤＡ変換器１５に入力され、ここで、アナログ信号に
変換されて出力される。バースト信号発生回路１２は、
外部からのサブキャリアクロックＦＳＣＩＮ，水平同期
信号ＨＳＹＮＣ，システムクロック信号ＣＬＫＩＮから
バースト信号を生成して色信号処理回路１４に出力し、
色信号処理回路１４はマトリクス回路１１からの色信号
Ｃにバースト信号を付加する処理を行う。又、この色信
号処理回路１４は、色信号とコンポジット映像信号とを
切り換えて出力する機能を有しており、切換信号ＣＣＳ
ＥＬがＨレベルのときはバースト信号を付加した色信号
をＤＡ変換器１６に出力し、切換信号ＣＣＳＥＬがＬレ
ベルのときは、コンポジットブランク信号ＢＬＡＮＫ及
びタイミング信号に基づき、バースト信号を付加した色
信号に更に輝度信号を付加してコンポジット映像信号を
生成し、この信号をＤＡ変換器１６に出力する。そし
て、ＤＡ変換器でこれら信号はアナログ信号に変換され
出力される。
同期信号ＣＳＹＮＣ及びコンポジットブランク信号ＢＬ
ＡＮＫが入力されており、回路内でタイミング信号に基
づきこれら同期信号と同期がとられ、同期した輝度信号
がＤＡ変換器１５に入力され、ここで、アナログ信号に
変換されて出力される。バースト信号発生回路１２は、
外部からのサブキャリアクロックＦＳＣＩＮ，水平同期
信号ＨＳＹＮＣ，システムクロック信号ＣＬＫＩＮから
バースト信号を生成して色信号処理回路１４に出力し、
色信号処理回路１４はマトリクス回路１１からの色信号
Ｃにバースト信号を付加する処理を行う。又、この色信
号処理回路１４は、色信号とコンポジット映像信号とを
切り換えて出力する機能を有しており、切換信号ＣＣＳ
ＥＬがＨレベルのときはバースト信号を付加した色信号
をＤＡ変換器１６に出力し、切換信号ＣＣＳＥＬがＬレ
ベルのときは、コンポジットブランク信号ＢＬＡＮＫ及
びタイミング信号に基づき、バースト信号を付加した色
信号に更に輝度信号を付加してコンポジット映像信号を
生成し、この信号をＤＡ変換器１６に出力する。そし
て、ＤＡ変換器でこれら信号はアナログ信号に変換され
出力される。
【００２０】以上のようにして、デジタルＲＧＢエンコ
ード処理が実行される。尚、上記実施例では、ＣＤ−Ｇ
デコーダ２０からの４ビットデータを、入力端子の下位
ビット側に入力したが、上位ビット側に入力し、出力と
しては同様に上位ビット側に入力されたデータと同一の
データを下位ビット側からも出力するようにしても良
い。
ード処理が実行される。尚、上記実施例では、ＣＤ−Ｇ
デコーダ２０からの４ビットデータを、入力端子の下位
ビット側に入力したが、上位ビット側に入力し、出力と
しては同様に上位ビット側に入力されたデータと同一の
データを下位ビット側からも出力するようにしても良
い。
【００２１】
【発明の効果】本発明によれば、ビット数の異なるＲＧ
Ｂデータを出力するＣＤ−ＧデコーダとＭＰＥＧデコー
ダの双方に対応できるデジタルＲＧＢエンコーダが実現
でき、ビデオＣＤだけでなく、ＣＤ−Ｇの場合にも読み
出したグラフィックデータに応じた忠実な色が再現でき
る。
Ｂデータを出力するＣＤ−ＧデコーダとＭＰＥＧデコー
ダの双方に対応できるデジタルＲＧＢエンコーダが実現
でき、ビデオＣＤだけでなく、ＣＤ−Ｇの場合にも読み
出したグラフィックデータに応じた忠実な色が再現でき
る。
【図１】本発明の実施例としてのデジタルＲＧＢエンコ
ーダの要部を示すブロック図である。
ーダの要部を示すブロック図である。
【図２】本発明の実施例としてのデジタルＲＧＢエンコ
ーダＬＳＩの全体ブロック図である。
ーダＬＳＩの全体ブロック図である。
１，２，３、Ｒ１〜Ｒ８、Ｇ１〜Ｇ８、Ｂ１〜Ｂ８ デ
ータ入力端子 Ｒ５１〜Ｒ５８、Ｇ５１〜Ｇ５８、Ｂ５１〜Ｂ５８ デ
ータ出力端子 ４ 選択信号入力端子 ５ 入力データ変換回路 ６，７，８，９，１０，１８ 信号入力端子 １１ マトリクス回路 １２ バースト信号発生回路 １３ 輝度信号処理回路 １４ 色信号処理回路 １５，１６ ＤＡ変換器 ２０ ＣＤ−Ｇデコーダ ３０ ＭＰＥＧデコーダ ２０１〜２１２ ＣＤ−Ｇデコーダ出力端子 ３０１〜３２４ ＭＰＥＧデコーダ出力端子
ータ入力端子 Ｒ５１〜Ｒ５８、Ｇ５１〜Ｇ５８、Ｂ５１〜Ｂ５８ デ
ータ出力端子 ４ 選択信号入力端子 ５ 入力データ変換回路 ６，７，８，９，１０，１８ 信号入力端子 １１ マトリクス回路 １２ バースト信号発生回路 １３ 輝度信号処理回路 １４ 色信号処理回路 １５，１６ ＤＡ変換器 ２０ ＣＤ−Ｇデコーダ ３０ ＭＰＥＧデコーダ ２０１〜２１２ ＣＤ−Ｇデコーダ出力端子 ３０１〜３２４ ＭＰＥＧデコーダ出力端子
Claims (1)
- 【請求項１】 ＣＤ−ＧデコーダとＭＰＥＧデコーダと
を選択的に接続可能なＲＧＢ各ｎビット（ｎ：整数）の
入力端子と、該入力端子に入力されたＲＧＢデータを輝
度信号及び色信号を表すデジタルデータに変換するマト
リクス回路とを備えたデジタルＲＧＢエンコーダであっ
て、前記ＭＰＥＧデコーダを接続する場合は、該ＭＰＥ
Ｇデコーダから出力されるＲＧＢ各ｎビットのデータを
前記入力端子のＲＧＢ各ｎビットに入力し、前記ＣＤ−
Ｇデコーダを接続する場合は、該ＣＤ−Ｇデコーダから
出力されるＲＧＢ各ｎ／２ビットのデータを前記入力端
子のＲＧＢ各々の上位ｎ／２ビット又は下位ｎ／２ビッ
トに入力すると共に、前記入力端子とマトリクス回路の
間に、選択信号を入力し該選択信号が第１状態のときは
前記入力端子に入力されたＲＧＢ各ｎビットのデータを
そのまま出力し、第２状態のときは前記入力端子のＲＧ
Ｂ各々の上位ｎ／２ビット又は下位ｎ／２ビットに入力
されたｎ／２ビットのデータを、ＲＧＢ各々の上位ｎ／
２ビット及び下位ｎ／２ビットのデータとして出力する
入力データ変換回路を設けたことを特徴とするデジタル
ＲＧＢエンコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP124695A JPH08191455A (ja) | 1995-01-09 | 1995-01-09 | デジタルｒｇｂエンコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP124695A JPH08191455A (ja) | 1995-01-09 | 1995-01-09 | デジタルｒｇｂエンコーダ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08191455A true JPH08191455A (ja) | 1996-07-23 |
Family
ID=11496099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP124695A Pending JPH08191455A (ja) | 1995-01-09 | 1995-01-09 | デジタルｒｇｂエンコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08191455A (ja) |
-
1995
- 1995-01-09 JP JP124695A patent/JPH08191455A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0610829B1 (en) | System for, and method of, displaying information from a graphics memory and a video memory on a display monitor | |
| US5258826A (en) | Multiple extended mode supportable multimedia palette and multimedia system incorporating same | |
| US4697176A (en) | Video superimposition system with chroma keying | |
| JPH02226296A (ja) | 高階調グラフィック画像伝送装置 | |
| US4727361A (en) | Digital video encoder circuit | |
| JPH08191455A (ja) | デジタルｒｇｂエンコーダ | |
| JPH08289313A (ja) | デジタルｒｇｂエンコーダ | |
| JP4353513B2 (ja) | アドレスサブサンプリング装置及びその方法並びにイメージセンサ及びイメージセンサのアドレスサブサンプリング方法 | |
| JP3192913B2 (ja) | Ｙｕｖ／ｒｇｂ変換器 | |
| JPH0292170A (ja) | デイジタルスーパーインポーズ方式 | |
| JP2625683B2 (ja) | デジタル映像信号合成回路 | |
| JPS61269584A (ja) | ハ−フト−ン制御信号処理回路 | |
| JP4120048B2 (ja) | 映像信号処理回路 | |
| KR0133003B1 (ko) | 3배속 시리얼 칼라재생방법 | |
| JP2745510B2 (ja) | 映像信号処理装置 | |
| JPS63289588A (ja) | 画像表示装置 | |
| JP2696862B2 (ja) | 映像信号処理装置 | |
| JPH02143299A (ja) | 中間調表示回路 | |
| JPH09116927A (ja) | エンコーダ | |
| JP3363617B2 (ja) | デジタルミキシング回路 | |
| JPS61196497A (ja) | メモリ制御回路 | |
| JPH07154269A (ja) | 変換回路及び走査変換装置 | |
| JPH0379165A (ja) | 同期信号発生回路 | |
| JPS6256719B2 (ja) | ||
| JPH0779475B2 (ja) | 文字多重放送受信装置 |