JPH08195098A - フラッシュメモリ装置 - Google Patents

Abstract

(57)【要約】 【目的】 不良セクタの発生等によってデータを書き換
える場合に、アドレス空間の変更が不要で、アクセス速
度およびデータの信頼性を保持することが可能なフラッ
シュメモリ装置を提供する。 【構成】 二重化構成を備える第１のフラッシュメモリ
１および第２のフラッシュメモリ２と、フラッシュメモ
リ切換部３とを有し、第１および第２のフラッシュメモ
リのうちのどちらか一方が自系フラッシュメモリであ
り、他方が他系フラッシュメモリであり、自系フラッシ
ュメモリの中の第１の消去単位に不良箇所が発生した場
合には、他系フラッシュメモリの中の第１の消去単位と
同じアドレス空間にあって第１の消去単位と同じサイズ
の第２の消去単位に第１の消去単位の内容を移動し、第
１の消去単位へのアクセスが行われるときには、フラッ
シュメモリ切換部によって切り換えられて第２の消去単
位にアクセスが行われる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、フラッシュメモリ装置
に関し、特に二重化構成を有するフラッシュメモリ装置
に関する。

【０００２】

【従来の技術】フラッシュメモリの特徴としては、 （１）一旦データを消去してからでないとデータの書き
込みができない。 （２）バイト単位の消去が不可能であり、数１０Ｋバイ
ト〜数１００Ｋバイトのセクタ単位、またはチップ単位
でしか消去することができない。 （３）他のメモリと比較すると信頼性が低く、不良の発
生する箇所が多い。ということが挙げられる。

【０００３】従来のフラッシュメモリの更新書き込み方
法としては、特開平５−２３３４２６号公報に開示され
ているフラッシュ・メモリ使用方法の発明がある。

【０００４】図３は、上記公報に開示された従来例にお
けるフラッシュメモリ装置のセクタ管理方式を示す図で
ある。図３に示すように従来のフラッシュメモリは、あ
らかじめフラッシュメモリ４０内に数１０Ｋバイト〜数
１００Ｋバイトの空きセクタ空間（セクタｎ、セクタｎ
＋１、……）を設けてある。フラッシュメモリ４０内の
セクタ００のデータを書き換える場合には、セクタ００
のデータをセクタｎに書き込み、データが書き換えられ
ていることを示す情報をセクタ００に設定することによ
って実現している。そして、セクタ００のデータを読み
出す場合には、まずセクタ００にアクセスして、セクタ
００のデータが書き換えられていることを確認すると、
各セクタのアドレスを順次検索して、セクタ００のデー
タを書き込んであるセクタをサーチし、該当するセクタ
ｎのアドレスにアクセスしてデータを読み出していた。

【０００５】

【発明が解決しようとする課題】しかし、上記従来の方
法では、セクタ００のデータを書き換えてセクタｎに書
き込んだ場合には、マイクロプロセッサユニット（以
下、ＭＰＵと記述する）からアクセスするアドレス空間
が、セクタ００のアドレス空間からセクタｎのアドレス
空間に変更されてしまうという問題点があった。

【０００６】また、データが書き換えられているセクタ
００のアドレスにアクセスする場合には、該当する空き
セクタｎのアドレスを検索しなければならないので、ア
クセスアドレスが不連続となってしまい、その結果、ア
クセス速度の低下やＭＰＵ側でのソフトウェアの変更等
が発生するという問題点があった。

【０００７】さらに、データに不良が発生して書き換え
る場合には、フラッシュメモリの信頼性の低さによって
多量のデータを書き換える可能性があり、アクセスアド
レスが不連続となる回数が増えてさらにアクセス速度が
低下し、その上、空きセクタの数を越えて書き換えが発
生すると空きセクタが不足してしまうという問題点があ
った。

【０００８】本発明は上記の問題点を有効に解決するた
めのものであり、その目的は、不良セクタの発生等によ
ってデータを書き換える場合に、アドレス空間の変更が
不要で、アクセス速度およびデータの信頼性を保持する
ことが可能なフラッシュメモリ装置を提供することであ
る。

【０００９】

【課題を解決するための手段】本発明のフラッシュメモ
リ装置は、所定のサイズの消去単位を少なくとも１つ備
える第１のフラッシュメモリと、所定のサイズの消去単
位を少なくとも１つ備える第２のフラッシュメモリと、
該第１および第２のフラッシュメモリのうちのどちらに
アクセスするかを選択して切り換えるフラッシュメモリ
切換部とを有し、該第１および第２のフラッシュメモリ
が二重化構成を備え、該第１および第２のフラッシュメ
モリのうちのどちらか一方が現在選択されている自系フ
ラッシュメモリであり、他方が現在選択されていない他
系フラッシュメモリであり、該自系フラッシュメモリの
中の少なくとも１つの該消去単位である第１の消去単位
に不良箇所が発生した場合には、該他系フラッシュメモ
リの中の該第１の消去単位と同じアドレス空間にあって
該第１の消去単位と同じサイズの第２の消去単位に該第
１の消去単位の内容を移動し、該第１の消去単位へのア
クセスが行われるときには、該フラッシュメモリ切換部
によって切り換えられて該第２の消去単位にアクセスが
行われる。

【００１０】上記本発明のフラッシュメモリ装置は、前
記フラッシュメモリ切換部が、前記消去単位ごとに、前
記自系フラッシュメモリが前記第１および第２のフラッ
シュメモリのうちのどちらであるかを示す選択情報を記
憶する自系フラッシュメモリ記憶手段と、外部から該自
系フラッシュメモリにアクセスする際のアクセスアドレ
スをデコードして、アクセスされる該消去単位をアドレ
ス情報として記憶するデコード部と、該選択情報と該ア
ドレス情報とを用いて、該消去単位ごとに該第１または
第２のフラッシュメモリのうちのどちらにアクセスする
かを選択するアクセスフラッシュメモリ切換制御部とを
備えることができる。

【００１１】

【作用】自系フラッシュメモリから他系フラッシュメモ
リへデータを書き換える際に同じアドレス空間に書き込
むので、ＭＰＵからアクセスするアドレス空間の変更が
不要となり、不連続なアクセスアドレスに起因するアド
レス検索のアクセス速度の低下やＭＰＵ側でのソフトウ
ェアの変更等が起こらない。

【００１２】また、第１のフラッシュメモリと第２のフ
ラッシュメモリとが二重化構成を有しているので、例え
自系フラッシュメモリの全セクタに不良が発生しても他
系フラッシュメモリの同じアドレス空間にデータを退避
させることが可能となり、アクセス速度の低下や空きセ
クタの不足が発生せず、データの信頼性を保持すること
が可能となる。

【００１３】さらに、フラッシュメモリ切換部が消去単
位ごとにアクセスする自系フラッシュメモリを選択して
切り換えるので、データを書き換えるセクタのみを他系
フラッシュメモリに書き込むことが可能となり、データ
の書き換え速度を必要以上に低下させない。

【００１４】

【実施例】以下に、本発明の一実施例について、図面を
参照して説明する。図１は、本発明の一実施例における
フラッシュメモリ装置の構成を示す図である。図２は、
図１の構成におけるフラッシュメモリ装置のセクタ管理
方式を示す図である。

【００１５】図１を用いて、本実施例の構成を説明す
る。本実施例におけるフラッシュメモリ装置は、０系フ
ラッシュメモリ１と、１系フラッシュメモリ２と、フラ
ッシュメモリ切換部３とを有し、フラッシュメモリ切換
部３は、自系フラッシュメモリ記憶部３１と、アクセス
セクタデコード部３２と、アクセスフラッシュメモリ切
換制御部３３とを有する構成となっている。また、自系
フラッシュメモリ記憶部３１からは、アクセスフラッシ
ュメモリ切換制御部３３に自系通知する自系フラッシュ
メモリ通知信号３４が出力され、アクセスセクタデコー
ド部３２からは、アクセスフラッシュメモリ切換制御部
３３にアクセスセクタを通知するアクセスセクタ通知信
号３５が出力されている。

【００１６】ＭＰＵ（不図示）からは、アドレスバス４
と、データバス５と、／チップイネーブル（以下、ＣＥ
と記述する）信号６と、／アウトプットイネーブル（以
下、ＯＥと記述する）信号７と、／ライトイネーブル
（以下、ＷＥと記述する）信号８とが出力され、フラッ
シュメモリ装置に入力されている。アドレスバス４は、
０系フラッシュメモリ１と、１系フラッシュメモリ２
と、アクセスセクタデコード部３２とに入力されてい
る。データバス５は、０系フラッシュメモリ１と、１系
フラッシュメモリ２とに入力されている。フラッシュメ
モリ装置へのアクセス時に送信される／ＣＥ信号６と、
／ＯＥ信号７と、／ＷＥ信号８とは、アクセスフラッシ
ュメモリ切換制御部３３に入力されている。

【００１７】アクセスフラッシュメモリ切換制御部３３
からは、０系フラッシュメモリ／ＣＥ信号１１と、０系
フラッシュメモリ／ＯＥ信号１２と、０系フラッシュメ
モリ／ＷＥ信号１３とが、０系フラッシュメモリ１に入
力されている。また、アクセスフラッシュメモリ切換制
御部３３からは、１系フラッシュメモリ／ＣＥ信号２１
と、１系フラッシュメモリ／ＯＥ信号２２と、１系フラ
ッシュメモリ／ＷＥ信号２３とが、１系フラッシュメモ
リ２に入力されている。

【００１８】図２を用いて、本実施例の動作を、自系フ
ラッシュメモリが０系フラッシュメモリ１であるときに
セクタ００に不良が発生した場合について説明する。

【００１９】０系フラッシュメモリ１のセクタ００で不
良が発生すると、自系フラッシュメモリ記憶部３１がア
クセスフラッシュメモリ切換制御部３３に自系フラッシ
ュメモリ通知信号３４を送信して、セクタ００における
自系フラッシュメモリが０系フラッシュメモリ１から１
系フラッシュメモリ２に切り換わったことを通知する。
通知を受信したアクセスフラッシュメモリ切換制御部３
３は、０系フラッシュメモリ１のセクタ００のデータを
退避させるために、以下の動作を実行する。

【００２０】初めに、アクセスフラッシュメモリ切換制
御部３３は、ＭＰＵから自系フラッシュメモリのセクタ
００のデータを読み出すために発行される／ＣＥ信号６
および／ＯＥ信号７を受信する。アクセスセクタデコー
ド部３２は、アドレスバス４を介して送信されるアドレ
スからセクタ空間をデコードして、セクタ００へのアク
セスであることを示すアクセスセクタ通知信号３５をア
クセスフラッシュメモリ切換制御部３３に発行する。そ
して、アクセスフラッシュメモリ切換制御部３３は、セ
クタ００へのアクセスであることを確認すると、０系フ
ラッシュメモリ１に０系フラッシュメモリ／ＣＥ信号１
１および０系フラッシュメモリ／ＯＥ信号１２を送信
し、０系フラッシュメモリ１からデータバス５にデータ
の読み出し動作を実行する。

【００２１】次に、アクセスフラッシュメモリ切換制御
部３３は、ＭＰＵからデータの退避先である１系フラッ
シュメモリ２のセクタ００に書き込むために発行される
／ＣＥ信号６および／ＷＥ信号８を受信する。アクセス
セクタデコード部３２は、アドレスバス４を介して送信
されるアドレスからセクタ空間をデコードして、セクタ
００へのアクセスであることを示すアクセスセクタ通知
信号３５をアクセスフラッシュメモリ切換制御部３３に
発行する。そして、アクセスフラッシュメモリ切換制御
部３３は、セクタ００へのアクセスであることを確認す
ると、１系フラッシュメモリ２に１系フラッシュメモリ
／ＣＥ信号２１および１系フラッシュメモリ／ＷＥ信号
２３を送信し、データバス５から１系フラッシュメモリ
２にデータの書き込み動作を実行する。このときデータ
を書き込む１系フラッシュメモリ２のアドレス空間は、
０系フラッシュメモリ１のアドレス空間と同じであるの
で、ＭＰＵ側でのソフトウェアの変更等やアドレス検索
によるアクセス速度の低下は起こらない。

【００２２】セクタ００の最後のデータの書き込み動作
が終了すると、アクセスフラッシュメモリ切換制御部３
３は、セクタ００のアドレス空間への全てのアクセスを
１系フラッシュメモリ２に切り換える。

【００２３】切り換えが終了すると、フラッシュメモリ
切換部３は、セクタ００のアドレス空間へのアクセス時
には１系フラッシュメモリ／ＣＥ信号２１、１系フラッ
シュメモリ／ＯＥ信号２２、および１系フラッシュメモ
リ／ＷＥ信号２３を１系フラッシュメモリ２に送信す
る。

【００２４】他のセクタのアドレス空間へのアクセス時
には、通常通りに０系フラッシュメモリ／ＣＥ信号１
１、０系フラッシュメモリ／ＯＥ信号１２、および０系
フラッシュメモリ／ＷＥ信号１３を０系フラッシュメモ
リ１に送信する。

【００２５】他のセクタで不良セクタが発生した場合に
おいても、上記と同様の動作が実行される。

【００２６】

【発明の効果】以上説明したように本発明は、以下に示
す効果を有する。

【００２７】自系フラッシュメモリから他系フラッシュ
メモリへデータを書き換える際に同じアドレス空間に書
き込むことによって、ＭＰＵからアクセスするアドレス
空間の変更が不要となり、不連続なアクセスアドレスに
起因するアドレス検索のアクセス速度の低下やＭＰＵ側
でのソフトウェアの変更等が起こらないという効果を有
する。

【００２８】また、第１のフラッシュメモリと第２のフ
ラッシュメモリとが二重化構成を有していることによっ
て、例え自系フラッシュメモリの全セクタに不良が発生
しても他系フラッシュメモリの同じアドレス空間にデー
タを退避させることができ、アクセス速度の低下や空き
セクタの不足が発生せず、データの信頼性を保持するこ
とができるという効果を有する。

【００２９】さらに、フラッシュメモリ切換部が消去単
位ごとにアクセスする自系フラッシュメモリを選択して
切り換えることによって、データを書き換えるセクタの
みを他系フラッシュメモリに書き込むことができ、デー
タの書き換え速度を必要以上に低下させないという効果
を有する。

【図面の簡単な説明】

【図１】本発明の一実施例におけるフラッシュメモリ装
置の構成を示す図

【図２】図１の構成におけるフラッシュメモリ装置のセ
クタ管理方式を示す図

【図３】従来例におけるフラッシュメモリ装置のセクタ
管理方式を示す図

【符号の説明】

１ ０系フラッシュメモリ ２ １系フラッシュメモリ ３ フラッシュメモリ切換部 ４ アドレスバス ５ データバス ６ ／ＣＥ信号 ７ ／ＯＥ信号 ８ ／ＷＥ信号 １１ ０系フラッシュメモリ／ＣＥ信号 １２ ０系フラッシュメモリ／ＯＥ信号 １３ ０系フラッシュメモリ／ＷＥ信号 ２１ １系フラッシュメモリ／ＣＥ信号 ２２ １系フラッシュメモリ／ＯＥ信号 ２３ １系フラッシュメモリ／ＷＥ信号 ３１ 自系フラッシュメモリ記憶部 ３２ アクセスセクタデコード部 ３３ アクセスフラッシュメモリ切換制御部 ３４ 自系フラッシュメモリ通知信号 ３５ アクセスセクタ通知信号 ４０ フラッシュメモリ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 所定のサイズの消去単位を少なくとも１
   つ備える、第１のフラッシュメモリと、 所定のサイズの消去単位を少なくとも１つ備える、第２
   のフラッシュメモリと、 該第１および第２のフラッシュメモリのうちのどちらに
   アクセスするかを選択して切り換える、フラッシュメモ
   リ切換部とを有し、 該第１および第２のフラッシュメモリが二重化構成を備
   え、 該第１および第２のフラッシュメモリのうちのどちらか
   一方が現在選択されている自系フラッシュメモリであ
   り、他方が現在選択されていない他系フラッシュメモリ
   であり、 該自系フラッシュメモリの中の少なくとも１つの該消去
   単位である第１の消去単位に不良箇所が発生した場合に
   は、該他系フラッシュメモリの中の該第１の消去単位と
   同じアドレス空間にあって該第１の消去単位と同じサイ
   ズの第２の消去単位に該第１の消去単位の内容を移動
   し、該第１の消去単位へのアクセスが行われるときに
   は、該フラッシュメモリ切換部によって切り換えられて
   該第２の消去単位にアクセスが行われる、フラッシュメ
   モリ装置。
2. 【請求項２】 前記フラッシュメモリ切換部が、 前記消去単位ごとに、前記自系フラッシュメモリが前記
   第１および第２のフラッシュメモリのうちのどちらであ
   るかを示す選択情報を記憶する、自系フラッシュメモリ
   記憶手段と、 外部から該自系フラッシュメモリにアクセスする際のア
   クセスアドレスをデコードして、アクセスされる該消去
   単位をアドレス情報として記憶する、デコード部と、 該選択情報と該アドレス情報とを用いて、該消去単位ご
   とに該第１または第２のフラッシュメモリのうちのどち
   らにアクセスするかを選択する、アクセスフラッシュメ
   モリ切換制御部とを備える、請求項１に記載のフラッシ
   ュメモリ装置。