JPH08201305A - 半導体ウェーハスリップライン検査方法および半導体ウ ェーハの評価方法 - Google Patents
半導体ウェーハスリップライン検査方法および半導体ウ ェーハの評価方法Info
- Publication number
- JPH08201305A JPH08201305A JP1314895A JP1314895A JPH08201305A JP H08201305 A JPH08201305 A JP H08201305A JP 1314895 A JP1314895 A JP 1314895A JP 1314895 A JP1314895 A JP 1314895A JP H08201305 A JPH08201305 A JP H08201305A
- Authority
- JP
- Japan
- Prior art keywords
- slip
- semiconductor wafer
- slip line
- semiconductor
- fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 204
- 238000000034 method Methods 0.000 title claims description 21
- 238000007689 inspection Methods 0.000 title claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000011156 evaluation Methods 0.000 abstract description 7
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000011179 visual inspection Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】半導体ウェーハ内のスリップラインの状態をよ
り精密に算出し、かつ半導体ウェーハに形成される半導
体チップの収率を適切に推定する。 【構成】半導体ウェーハ１０の主面に存在するスリップ
ライン１１のスリップライン座標データに、半導体チッ
プ領域２０の寸法より微細な寸法の微細チップ領域３０
を形成する微細格子３１のデータを重ねることにより半
導体ウェーハのスリップラインマップデータを得て、こ
のスリップラインマップデータにおいてスリップライン
が存在する微細チップ領域３０の個数ｍ，ｎをカウント
し、スリップラインの長さの総和Ｈを演算する。また、
スリップラインが存在する半導体チップ領域の個数
（Ｎ）をカウントし、半導体ウェーハ１０に形成するこ
とができる半導体チップの個数（Ｎ0 ）を入力して、Ｎ
／Ｎ0 を演算してスリップ率を得る。
り精密に算出し、かつ半導体ウェーハに形成される半導
体チップの収率を適切に推定する。 【構成】半導体ウェーハ１０の主面に存在するスリップ
ライン１１のスリップライン座標データに、半導体チッ
プ領域２０の寸法より微細な寸法の微細チップ領域３０
を形成する微細格子３１のデータを重ねることにより半
導体ウェーハのスリップラインマップデータを得て、こ
のスリップラインマップデータにおいてスリップライン
が存在する微細チップ領域３０の個数ｍ，ｎをカウント
し、スリップラインの長さの総和Ｈを演算する。また、
スリップラインが存在する半導体チップ領域の個数
（Ｎ）をカウントし、半導体ウェーハ１０に形成するこ
とができる半導体チップの個数（Ｎ0 ）を入力して、Ｎ
／Ｎ0 を演算してスリップ率を得る。
Description
【０００１】
【産業上の利用分野】本発明は半導体ウェーハスリップ
ライン検査方法に係わり、特に半導体ウェーハの良否、
グレードを決定する検査方法に関する。
ライン検査方法に係わり、特に半導体ウェーハの良否、
グレードを決定する検査方法に関する。
【０００２】
【従来の技術】半導体ウエーハの良否、グレードを判別
する検査の一つに、半導体ウェーハのシリコン基体表面
もしくはシリコン基体上に成長されたエピタキシャル層
表面のスリップラインの検査がある。スリップラインと
は原子レベルの段ズレを起こした結晶欠陥なので、幅が
なく一定の方向に延びる直線となって表面にあらわれ
る。存在するスリップラインは少ない方が好ましいこと
は当然であり、従来は顕微鏡等を用いた作業者による目
視検査によりその状態を認識していた。しかしながら目
視検査では不確実要素が多く正確な検査が期待できな
い。
する検査の一つに、半導体ウェーハのシリコン基体表面
もしくはシリコン基体上に成長されたエピタキシャル層
表面のスリップラインの検査がある。スリップラインと
は原子レベルの段ズレを起こした結晶欠陥なので、幅が
なく一定の方向に延びる直線となって表面にあらわれ
る。存在するスリップラインは少ない方が好ましいこと
は当然であり、従来は顕微鏡等を用いた作業者による目
視検査によりその状態を認識していた。しかしながら目
視検査では不確実要素が多く正確な検査が期待できな
い。
【０００３】そこで、半導体ウェーハスリップライン目
視検査の不確実性を排除するために、本発明の発明者に
より、特開平４−４２９４５号公報に自動的なスリップ
ラインの検査方法が提案された。その概要を図１３およ
び図１４を参照して説明する。
視検査の不確実性を排除するために、本発明の発明者に
より、特開平４−４２９４５号公報に自動的なスリップ
ラインの検査方法が提案された。その概要を図１３およ
び図１４を参照して説明する。
【０００４】図１３に示すように、レーザ発振器５１か
ら放射された円偏向のレーザ光５２を、Ｘ方向スキャン
制御部４４により制御された走査ミラー５３でＸ方向
（紙面に垂直方向）にラスタースキャンさせながら半導
体ウェーハ１０の表面を照射する。一方、半導体ウェー
ハ１０を真空チャックして搭載する載置台５４は角度回
転可変アーム５５に結合され、θ，γ，Ｙー制御部４５
により制御されて所定の角度θおよび回転角度γに設定
されてＹ方向に移動され、これにより半導体ウェーハ１
０の表面全域がスキャンされてレーザ照射される。スリ
ップラインは結晶面方位とオリエンテーションフラット
方向により決定されるから、この両者からθおよびγの
値を定めて、スリップラインからの反射光をなるべく異
物からの散乱光等から区別して検出できるようにしてい
る。
ら放射された円偏向のレーザ光５２を、Ｘ方向スキャン
制御部４４により制御された走査ミラー５３でＸ方向
（紙面に垂直方向）にラスタースキャンさせながら半導
体ウェーハ１０の表面を照射する。一方、半導体ウェー
ハ１０を真空チャックして搭載する載置台５４は角度回
転可変アーム５５に結合され、θ，γ，Ｙー制御部４５
により制御されて所定の角度θおよび回転角度γに設定
されてＹ方向に移動され、これにより半導体ウェーハ１
０の表面全域がスキャンされてレーザ照射される。スリ
ップラインは結晶面方位とオリエンテーションフラット
方向により決定されるから、この両者からθおよびγの
値を定めて、スリップラインからの反射光をなるべく異
物からの散乱光等から区別して検出できるようにしてい
る。
【０００５】半導体ウェーハ１０の表面からの反射光５
６は対物レンズ５７を通って光電素子５８に受光されて
電圧に変換され、その電圧がコンパレータ部４２に入力
される。コンパレータ部４２ではこの電圧と基準電圧部
４１からの基準電圧とを比較してその結果による情報信
号をメモリ部４３に送って格納記憶する。
６は対物レンズ５７を通って光電素子５８に受光されて
電圧に変換され、その電圧がコンパレータ部４２に入力
される。コンパレータ部４２ではこの電圧と基準電圧部
４１からの基準電圧とを比較してその結果による情報信
号をメモリ部４３に送って格納記憶する。
【０００６】これと同時にメモリ部４３にＸ方向スキャ
ン制御部４４およびθ，γ，Ｙー制御部４５から位置情
報が入力されるから、メモリ部４３には、半導体ウェー
ハの位置座標に応じた状態が格納記憶される。
ン制御部４４およびθ，γ，Ｙー制御部４５から位置情
報が入力されるから、メモリ部４３には、半導体ウェー
ハの位置座標に応じた状態が格納記憶される。
【０００７】θおよびγの設定により反射光５６にはス
リップラインからのデータが主として含まれるがその他
の表面状態のデータも入り込んでいる。
リップラインからのデータが主として含まれるがその他
の表面状態のデータも入り込んでいる。
【０００８】図１４（Ａ）はメモリ部４３に格納された
データ例を図式したもので、半導体ウェーハ１０内にス
リップライン１１がＹ方向に直線状に伸びて主として存
在するが、その他のデータとして曲線で示すキズ１２や
黒丸で示す異物１３も存在することを示している。
データ例を図式したもので、半導体ウェーハ１０内にス
リップライン１１がＹ方向に直線状に伸びて主として存
在するが、その他のデータとして曲線で示すキズ１２や
黒丸で示す異物１３も存在することを示している。
【０００９】スリップラインは上述したように結晶面方
位とオリエンテーションフラット方向により決定されか
ら、スリップラインは、Ａ：面方位に依存した方向に直
線的にかつ長さを持って存在する。
位とオリエンテーションフラット方向により決定されか
ら、スリップラインは、Ａ：面方位に依存した方向に直
線的にかつ長さを持って存在する。
【００１０】またスリップラインは、Ｂ：連続性があ
る、Ｃ：点としては存在しない、Ｄ：スリップによる表
面段差であるから幅を持った直線や曲線ではない。
る、Ｃ：点としては存在しない、Ｄ：スリップによる表
面段差であるから幅を持った直線や曲線ではない。
【００１１】次に、スリップライン位置座標出力部４６
において、メモリー部４３から送られてきた図１４
（Ａ）の状態のデータから、上記Ａ〜Ｄの論理により、
点または幅を持った直線、曲線や不定形として存在する
キズ１２，異物１３等を除去してスリップライン１１の
みを抽出した図１４（Ｂ）のデータを得る。
において、メモリー部４３から送られてきた図１４
（Ａ）の状態のデータから、上記Ａ〜Ｄの論理により、
点または幅を持った直線、曲線や不定形として存在する
キズ１２，異物１３等を除去してスリップライン１１の
みを抽出した図１４（Ｂ）のデータを得る。
【００１２】次に、スリップライン測定回路部４７に図
１４（Ｂ）のデータを入力し、また図１４（Ｃ）に示す
半導体チップ（製品チップ）の寸法に合わせた半導体チ
ップ格子サイズＬを入力する。すなわちＸ方向およびＹ
方向に間隔Ｌの格子２１を入力し、この格子２１に囲ま
れた各領域２０が各半導体チップ領域２０となり、この
格子２１は実際の半導体ウェーハのスクライブ領域（切
断領域）の中心に位置していると考えることができる。
１４（Ｂ）のデータを入力し、また図１４（Ｃ）に示す
半導体チップ（製品チップ）の寸法に合わせた半導体チ
ップ格子サイズＬを入力する。すなわちＸ方向およびＹ
方向に間隔Ｌの格子２１を入力し、この格子２１に囲ま
れた各領域２０が各半導体チップ領域２０となり、この
格子２１は実際の半導体ウェーハのスクライブ領域（切
断領域）の中心に位置していると考えることができる。
【００１３】このように半導体チップ格子間間隔Ｌは、
この半導体ウェーハに配列形成される正四辺形の半導体
チップの一辺の長さであり、例えば半導体チップが０．
５ｍｍ×０．５ｍｍの場合は、Ｌ＝０．５ｍｍである。
この半導体ウェーハに配列形成される正四辺形の半導体
チップの一辺の長さであり、例えば半導体チップが０．
５ｍｍ×０．５ｍｍの場合は、Ｌ＝０．５ｍｍである。
【００１４】スリップライン測定回路４７において、図
１４（Ｂ）のスリップライン１１の座標データに図１４
（Ｃ）のチップ格子データを重ね合わせて、図１４
（Ｄ）に示す、半導体チップ格子データによるスリップ
ラインマップデータを得る。
１４（Ｂ）のスリップライン１１の座標データに図１４
（Ｃ）のチップ格子データを重ね合わせて、図１４
（Ｄ）に示す、半導体チップ格子データによるスリップ
ラインマップデータを得る。
【００１５】尚、図１４（Ａ）乃至（Ｄ）はデータを理
解しやすいように図式的に示したものである。しかし図
１４（Ｄ）のスリップラインマップデータはスリップラ
イン測定回路部４７から、半導体チップ格子サイズによ
るスリップラインマップとしてＣＲＴ表示もしくはプリ
ント表示により出力することができる。
解しやすいように図式的に示したものである。しかし図
１４（Ｄ）のスリップラインマップデータはスリップラ
イン測定回路部４７から、半導体チップ格子サイズによ
るスリップラインマップとしてＣＲＴ表示もしくはプリ
ント表示により出力することができる。
【００１６】さらにスリップライン測定回路部４７にお
いて図１４（Ｄ）のデータから、半導体ウェーハ内の全
スリップラインの長さの総和を算出して出力する。
いて図１４（Ｄ）のデータから、半導体ウェーハ内の全
スリップラインの長さの総和を算出して出力する。
【００１７】この算出は、正四角形になっている半導体
チップ領域２０にスリップライン１１が存在する場合
は、どのような態様で存在していても長さ０．５ｍｍの
スリップラインであるとしてカウントし、半導体ウェー
ハ１０の周辺部で正四角形になっていないチップ２０に
スリップラインが存在する場合には長さ０．２５ｍｍの
スリップラインであるとしてカウントしている。したが
って半導体ウェーハに、スリップライン１１が存在する
正四角形の半導体チップ２０がＰ個、スリップラインが
存在する正四角形となっていない半導体チップ領域がＱ
個の場合に、この半導体ウェーハ内のスリップラインの
長さの総和は、０．５ｍｍ×Ｐ＋０．２５ｍｍ×Ｑであ
ると算定して出力していた。
チップ領域２０にスリップライン１１が存在する場合
は、どのような態様で存在していても長さ０．５ｍｍの
スリップラインであるとしてカウントし、半導体ウェー
ハ１０の周辺部で正四角形になっていないチップ２０に
スリップラインが存在する場合には長さ０．２５ｍｍの
スリップラインであるとしてカウントしている。したが
って半導体ウェーハに、スリップライン１１が存在する
正四角形の半導体チップ２０がＰ個、スリップラインが
存在する正四角形となっていない半導体チップ領域がＱ
個の場合に、この半導体ウェーハ内のスリップラインの
長さの総和は、０．５ｍｍ×Ｐ＋０．２５ｍｍ×Ｑであ
ると算定して出力していた。
【００１８】
【発明が解決しようとする課題】しかしながら上記従来
技術では図１５に示すように、形成される正四角形の半
導体チップ領域２０に１本のスリップライン１１が存在
している場合（Ａ）も、２本以上のスリップライン１１
が存在している場合（Ｂ）も、スリップライン１１が途
中までしか存在しない場合（Ｃ）も、すべて０．５ｍｍ
の長さでカウントしているから半導体ウェーハ１０内の
スリップラインの長さの総和が正確に算出できない。し
たがって半導体ウェーハの評価を十分に行なうことがで
きないという問題があった。
技術では図１５に示すように、形成される正四角形の半
導体チップ領域２０に１本のスリップライン１１が存在
している場合（Ａ）も、２本以上のスリップライン１１
が存在している場合（Ｂ）も、スリップライン１１が途
中までしか存在しない場合（Ｃ）も、すべて０．５ｍｍ
の長さでカウントしているから半導体ウェーハ１０内の
スリップラインの長さの総和が正確に算出できない。し
たがって半導体ウェーハの評価を十分に行なうことがで
きないという問題があった。
【００１９】また従来はスリップラインと半導体チップ
の良品歩留率（収率）との関係についての認識が欠如し
ていたから、スリップラインの存在状態の評価からこの
半導体ウェーハを使用した場合の生産状況や半導体チッ
プのコスト等の予測ができない問題があった。
の良品歩留率（収率）との関係についての認識が欠如し
ていたから、スリップラインの存在状態の評価からこの
半導体ウェーハを使用した場合の生産状況や半導体チッ
プのコスト等の予測ができない問題があった。
【００２０】したがって本発明の目的は、半導体ウェー
ハ内のスリップラインの状態をより精密に算出すること
により、正確な半導体ウェーハの評価を可能にする半導
体ウェーハスリップライン検査方法を提供することであ
る。
ハ内のスリップラインの状態をより精密に算出すること
により、正確な半導体ウェーハの評価を可能にする半導
体ウェーハスリップライン検査方法を提供することであ
る。
【００２１】本発明の他の目的は、半導体ウェーハ内の
スリップラインの状態から半導体チップの良品歩留等の
生産状況を予測して半導体ウェーハのグレードもしくは
良否を判別する半導体ウェーハの評価方法を提供するこ
とである。
スリップラインの状態から半導体チップの良品歩留等の
生産状況を予測して半導体ウェーハのグレードもしくは
良否を判別する半導体ウェーハの評価方法を提供するこ
とである。
【００２２】
【課題を解決するための手段】本発明の特徴は、所定の
大きさの半導体チップを配列形成する半導体ウェーハの
主面のスリップラインを検査する方法において、前記半
導体ウェーハの主面に存在するスリップラインのスリッ
プライン座標データに、前記半導体チップの寸法より微
細な寸法の微細チップ領域を形成する微細格子データを
重ねることにより前記半導体ウェーハのスリップライン
マップデータを得て、このスリップラインマップデータ
において前記スリップラインが存在する前記微細チップ
領域の個数をカウントすることにより前記半導体ウェー
ハ内のスリップラインの長さの総和を演算する半導体ウ
ェーハスリップライン検査方法にある。ここで、第１の
方向に配列する前記微細格子間の間隔と前記第１の方向
と直角の第２の方向に配列する前記微細格子間の間隔と
を同一の値にすることにより、前記半導体ウェーハの周
辺部を除いて前記微細チップ領域は正四角形となってい
ることが好ましい。この場合、前記微細格子間の間隔を
Ｓ、前記スリップラインが存在する正四角形の微細チッ
プ領域の個数をｍ、前記スリップラインが存在する正四
角形でない微細チップ領域の個数をｎとした場合に、前
記半導体ウェーハ内のスリップラインの長さの総和Ｈ
を、Ｈ＝Ｓ×ｍ＋（１／２）×Ｓ×ｎの式で演算するこ
とができる。
大きさの半導体チップを配列形成する半導体ウェーハの
主面のスリップラインを検査する方法において、前記半
導体ウェーハの主面に存在するスリップラインのスリッ
プライン座標データに、前記半導体チップの寸法より微
細な寸法の微細チップ領域を形成する微細格子データを
重ねることにより前記半導体ウェーハのスリップライン
マップデータを得て、このスリップラインマップデータ
において前記スリップラインが存在する前記微細チップ
領域の個数をカウントすることにより前記半導体ウェー
ハ内のスリップラインの長さの総和を演算する半導体ウ
ェーハスリップライン検査方法にある。ここで、第１の
方向に配列する前記微細格子間の間隔と前記第１の方向
と直角の第２の方向に配列する前記微細格子間の間隔と
を同一の値にすることにより、前記半導体ウェーハの周
辺部を除いて前記微細チップ領域は正四角形となってい
ることが好ましい。この場合、前記微細格子間の間隔を
Ｓ、前記スリップラインが存在する正四角形の微細チッ
プ領域の個数をｍ、前記スリップラインが存在する正四
角形でない微細チップ領域の個数をｎとした場合に、前
記半導体ウェーハ内のスリップラインの長さの総和Ｈ
を、Ｈ＝Ｓ×ｍ＋（１／２）×Ｓ×ｎの式で演算するこ
とができる。
【００２３】本発明の他の特徴は所定の大きさの半導体
チップを配列形成する半導体ウェーハの評価方法におい
て、前記半導体ウェーハの主面に存在するスリップライ
ンのスリップライン座標データに、前記半導体チップの
寸法に合わせた寸法の半導体チップ領域を形成する半導
体チップ格子データを重ねることにより半導体ウェーハ
のスリップラインマップデータを得て、前記スリップラ
インが存在する前記半導体チップ領域の個数（Ｎ）をカ
ウントし、前記半導体ウェーハに前記所定の大きさで形
成することができる半導体チップの個数（Ｎ0 ）を入力
して、Ｎ／Ｎ0を演算してスリップ率を得る半導体ウェ
ーハの評価方法にある。ここで、前記半導体チップ格子
データによる半導体ウェーハのスリップラインマップデ
ータに、前記半導体チップ領域の寸法より微細な寸法の
微細チップ領域を形成する微細格子データを重ね合わせ
た微細格子および半導体チップ格子データによるスリッ
プラインマップデータを得て、このスリップラインマッ
プデータを用いて、前記スリップラインが存在するＮ個
の半導体チップ領域のうち、前記スリップラインが多く
存在する半導体チップ領域の個数（ＮP ）を分類してカ
ウントし、これにより複数種類の前記スリップ率を演算
することが好ましい。この場合、スリップラインが多く
存在する前記ＮP 個のそれぞれの半導体チップ領域内に
は複数本のスリップラインが存在し、かつ該複数のスリ
ップラインの該半導体チップ領域内の長さの和は半導体
チップの一辺の長さの２倍以上であることができる。
チップを配列形成する半導体ウェーハの評価方法におい
て、前記半導体ウェーハの主面に存在するスリップライ
ンのスリップライン座標データに、前記半導体チップの
寸法に合わせた寸法の半導体チップ領域を形成する半導
体チップ格子データを重ねることにより半導体ウェーハ
のスリップラインマップデータを得て、前記スリップラ
インが存在する前記半導体チップ領域の個数（Ｎ）をカ
ウントし、前記半導体ウェーハに前記所定の大きさで形
成することができる半導体チップの個数（Ｎ0 ）を入力
して、Ｎ／Ｎ0を演算してスリップ率を得る半導体ウェ
ーハの評価方法にある。ここで、前記半導体チップ格子
データによる半導体ウェーハのスリップラインマップデ
ータに、前記半導体チップ領域の寸法より微細な寸法の
微細チップ領域を形成する微細格子データを重ね合わせ
た微細格子および半導体チップ格子データによるスリッ
プラインマップデータを得て、このスリップラインマッ
プデータを用いて、前記スリップラインが存在するＮ個
の半導体チップ領域のうち、前記スリップラインが多く
存在する半導体チップ領域の個数（ＮP ）を分類してカ
ウントし、これにより複数種類の前記スリップ率を演算
することが好ましい。この場合、スリップラインが多く
存在する前記ＮP 個のそれぞれの半導体チップ領域内に
は複数本のスリップラインが存在し、かつ該複数のスリ
ップラインの該半導体チップ領域内の長さの和は半導体
チップの一辺の長さの２倍以上であることができる。
【００２４】
【作用】このように本発明では、半導体チップの寸法よ
り微細な寸法の微細チップ領域を形成する微細格子デー
タを用いて半導体ウェーハ内の複数のスリップラインの
長さの総和を演算するから、半導体ウェーハのグレード
を正確に評価することができる。
り微細な寸法の微細チップ領域を形成する微細格子デー
タを用いて半導体ウェーハ内の複数のスリップラインの
長さの総和を演算するから、半導体ウェーハのグレード
を正確に評価することができる。
【００２５】また本発明では、スリップ率を演算するか
ら、さらにそれぞれの半導体チップ領域に存在するスリ
ップラインの多少による分類により種々の観点からのス
リップ率を演算するから、半導体チップの良品歩留の実
際にそくした予測をすることができる。
ら、さらにそれぞれの半導体チップ領域に存在するスリ
ップラインの多少による分類により種々の観点からのス
リップ率を演算するから、半導体チップの良品歩留の実
際にそくした予測をすることができる。
【００２６】
【実施例】以下、図面を参照して本発明を説明する。
【００２７】本発明の半導体ウェーハスリップライン検
査方法および半導体ウェーハの評価方法は、上記図１３
の検査装置のスリップライン測定回路部４７に相当する
機能回路部おける処理方法に関するものである。
査方法および半導体ウェーハの評価方法は、上記図１３
の検査装置のスリップライン測定回路部４７に相当する
機能回路部おける処理方法に関するものである。
【００２８】図１乃至図３は本発明の第１の実施例を示
すフローチャートである。
すフローチャートである。
【００２９】最初に図１の各ステップを図１３および図
７を参照して説明すると、レーザ光５２を半導体ウェー
ハ１０の表面に照射するステップ１１０、反射光５６に
よるスリップライン１１、キズ１２および異物１３のデ
ータならびにＸ方向スキャン制御部４４およびθ，γ，
Ｙ−制御部４５からの位置データをメモリー部４３に入
力して、半導体ウェーハ１０のウェーハマップのデータ
（図７（Ａ））をメモリー部４３に格納するステップ１
２０、スリップライン位置座標出力回路部４６で異物、
キズを除去してスリップライン１１を抽出したウェーハ
マップのデータ（スリップライン座標データ）（図７
（Ｂ））を得るステップ１３０を有し、ここまでは従来
技術と同様である。
７を参照して説明すると、レーザ光５２を半導体ウェー
ハ１０の表面に照射するステップ１１０、反射光５６に
よるスリップライン１１、キズ１２および異物１３のデ
ータならびにＸ方向スキャン制御部４４およびθ，γ，
Ｙ−制御部４５からの位置データをメモリー部４３に入
力して、半導体ウェーハ１０のウェーハマップのデータ
（図７（Ａ））をメモリー部４３に格納するステップ１
２０、スリップライン位置座標出力回路部４６で異物、
キズを除去してスリップライン１１を抽出したウェーハ
マップのデータ（スリップライン座標データ）（図７
（Ｂ））を得るステップ１３０を有し、ここまでは従来
技術と同様である。
【００３０】本発明では図２のステップ１４０におい
て、図１３のスリップライン測定回路部４７に相当する
機能回路部に、スリップライン長さ測定用の微細格子デ
ータＳ（微細格子間間隔Ｓ）を入力する。
て、図１３のスリップライン測定回路部４７に相当する
機能回路部に、スリップライン長さ測定用の微細格子デ
ータＳ（微細格子間間隔Ｓ）を入力する。
【００３１】微細格子データＳは、配列形成される半導
体チップの寸法と同じ半導体チップ領域を囲む半導体チ
ップ格子データＬ（半導体チップ格子間間隔Ｌ）より微
細の寸法である。例えば、半導体チップ格子間の寸法Ｌ
が０．５ｍｍの場合に微細格子間の寸法Ｓが０．１ｍｍ
である。図７（Ｃ）は微細格子３１をＹ方向およびＸ方
向にそれぞれＳ＝０．１ｍｍの間隔で配列し、微細格子
３１により囲まれて形成された０．１ｍｍ×０．１ｍｍ
の微細チップ領域３０がマトリックス状に配列された微
細格子のデータマップを図式して示したものである。
体チップの寸法と同じ半導体チップ領域を囲む半導体チ
ップ格子データＬ（半導体チップ格子間間隔Ｌ）より微
細の寸法である。例えば、半導体チップ格子間の寸法Ｌ
が０．５ｍｍの場合に微細格子間の寸法Ｓが０．１ｍｍ
である。図７（Ｃ）は微細格子３１をＹ方向およびＸ方
向にそれぞれＳ＝０．１ｍｍの間隔で配列し、微細格子
３１により囲まれて形成された０．１ｍｍ×０．１ｍｍ
の微細チップ領域３０がマトリックス状に配列された微
細格子のデータマップを図式して示したものである。
【００３２】次に図２のステップ１５０において、図７
（Ｂ）のスリップライン座標データに図７（Ｃ）の微細
格子データを重ね合わせて、微細格子による半導体ウェ
ーハのスリップマップを作成する。この状態を図示する
と図７（Ｄ）となる。
（Ｂ）のスリップライン座標データに図７（Ｃ）の微細
格子データを重ね合わせて、微細格子による半導体ウェ
ーハのスリップマップを作成する。この状態を図示する
と図７（Ｄ）となる。
【００３３】尚、図７（Ａ）乃至（Ｄ）は、図１４と同
様に、データを理解しやすいように図式的に示したもの
である。
様に、データを理解しやすいように図式的に示したもの
である。
【００３４】ここで必要ならば、図７（Ｄ）のスリップ
ラインマップデータをスリップライン測定回路４７もし
くはそれに相当する機能回路部から、半導体チップ格子
サイズによるスリップラインマップとしてＣＲＴ表示も
しくはプリント表示により出力することができる。
ラインマップデータをスリップライン測定回路４７もし
くはそれに相当する機能回路部から、半導体チップ格子
サイズによるスリップラインマップとしてＣＲＴ表示も
しくはプリント表示により出力することができる。
【００３５】さらに図２のステップ１５０において、微
細格子３１による微細チップ領域３０であってスリップ
ライン１１が存在しかつ正四角形の領域の個数（半導体
ウェーハ１０の全域内の個数）ｍおよび微細格子３１に
よる微細チップ領域３０であってスリップライン１１が
存在しかつ半導体ウェーハ１０の周辺部に位置している
ので正四角形となっていないの領域の個数（半導体ウェ
ーハ１０の全域内の個数）ｎをそれぞれカウントし、半
導体ウェーハ内の全てのスリップラインの長さの総和Ｈ
を、式Ｈ＝Ｓ×ｍ＋（１／２）×Ｓ×ｎから演算する。
上記したようにＳ＝０．１ｍｍの場合は、Ｈ（ｍｍ）＝
０．１×ｍ＋０．０５×ｎとなる。この演算結果は図３
のステップ１８０において、上記機能回路部から出力さ
れる。
細格子３１による微細チップ領域３０であってスリップ
ライン１１が存在しかつ正四角形の領域の個数（半導体
ウェーハ１０の全域内の個数）ｍおよび微細格子３１に
よる微細チップ領域３０であってスリップライン１１が
存在しかつ半導体ウェーハ１０の周辺部に位置している
ので正四角形となっていないの領域の個数（半導体ウェ
ーハ１０の全域内の個数）ｎをそれぞれカウントし、半
導体ウェーハ内の全てのスリップラインの長さの総和Ｈ
を、式Ｈ＝Ｓ×ｍ＋（１／２）×Ｓ×ｎから演算する。
上記したようにＳ＝０．１ｍｍの場合は、Ｈ（ｍｍ）＝
０．１×ｍ＋０．０５×ｎとなる。この演算結果は図３
のステップ１８０において、上記機能回路部から出力さ
れる。
【００３６】図１４で示した従来技術では、半導体チッ
プ格子２１に囲まれる０．５ｍｍ×０．５ｍｍの半導体
チップ領域２０に、１本のスリップライン１１が存在す
る（Ａ）の場合も、２本のスリップライン１１が存在す
る（Ｂ）の場合も、半分しかスリップライン１１が存在
しない（Ｃ）の場合も、すべてこの半導体チップ領域２
０におけるスリップライン長はトータル０．５ｍｍ長で
あるとして半導体ウェハ全体のスリップライン総和長を
演算していたから、実際の状態との誤差が大きくなり半
導体ウェーハの正しい評価ができなかった。
プ格子２１に囲まれる０．５ｍｍ×０．５ｍｍの半導体
チップ領域２０に、１本のスリップライン１１が存在す
る（Ａ）の場合も、２本のスリップライン１１が存在す
る（Ｂ）の場合も、半分しかスリップライン１１が存在
しない（Ｃ）の場合も、すべてこの半導体チップ領域２
０におけるスリップライン長はトータル０．５ｍｍ長で
あるとして半導体ウェハ全体のスリップライン総和長を
演算していたから、実際の状態との誤差が大きくなり半
導体ウェーハの正しい評価ができなかった。
【００３７】これに対して本実施例によれば図９に示す
ように、微細格子３１のサイズＳ（０．１ｍｍ）による
０．１ｍｍ×０．１ｍｍのそれぞれの微細チップ領域３
０にスリップライン１１が存在するかどうかでスリップ
ライン長を演算するから、半導体チップ領域２０にＹ方
向に貫通する１本のスリップライン１１が存在する
（Ａ）の場合はその半導体チップ領域２０内のスリップ
ライン長は０．１ｍｍ×５＝０．５ｍｍであり、Ｙ方向
に貫通する２本のスリップライン１１が存在する（Ｂ）
の場合はその半導体チップ領域２０内のスリップライン
長は０．１ｍｍ×１０＝１．０ｍｍであり、半分しかス
リップライン１１が存在しない（Ｃ）の場合はその半導
体チップ領域２０内のスリップライン長は０．１ｍｍ×
３＝０．３ｍｍであるとして、半導体ウェーハ全体のス
リップライン総和長を演算するから、実際の状態にそく
した半導体ウェーハの正しい評価が可能となる。
ように、微細格子３１のサイズＳ（０．１ｍｍ）による
０．１ｍｍ×０．１ｍｍのそれぞれの微細チップ領域３
０にスリップライン１１が存在するかどうかでスリップ
ライン長を演算するから、半導体チップ領域２０にＹ方
向に貫通する１本のスリップライン１１が存在する
（Ａ）の場合はその半導体チップ領域２０内のスリップ
ライン長は０．１ｍｍ×５＝０．５ｍｍであり、Ｙ方向
に貫通する２本のスリップライン１１が存在する（Ｂ）
の場合はその半導体チップ領域２０内のスリップライン
長は０．１ｍｍ×１０＝１．０ｍｍであり、半分しかス
リップライン１１が存在しない（Ｃ）の場合はその半導
体チップ領域２０内のスリップライン長は０．１ｍｍ×
３＝０．３ｍｍであるとして、半導体ウェーハ全体のス
リップライン総和長を演算するから、実際の状態にそく
した半導体ウェーハの正しい評価が可能となる。
【００３８】このステップ１５０で演算した半導体ウェ
ーハのスリップラインの長さの総和Ｈをそのまま図３の
ステップ１８０で、スリップライン測定回路４７（図１
３）もしくはそれに相当する機能回路部からＣＲＴ表示
もしくはプリント表示により出力することができる。
ーハのスリップラインの長さの総和Ｈをそのまま図３の
ステップ１８０で、スリップライン測定回路４７（図１
３）もしくはそれに相当する機能回路部からＣＲＴ表示
もしくはプリント表示により出力することができる。
【００３９】この実施例では、この後のステップ１６０
で半導体チップ（製品チップ）の寸法に合わせた半導体
チップ格子２１の寸法データＬ（図８（Ａ））を入力
し、ステップ１７０で半導体チップ格子２１のウェーハ
マップデータをスリップラインデータに重ね合わせた半
導体チップ格子データによるスリップラインマップデー
タを作成し（図８（Ｂ））、ステップ１８０でこのスリ
ップラインマップデータを半導体チップ格子サイズによ
るスリップラインマップとしてＣＲＴ表示もしくはプリ
ント表示により出力しているが、このステップ１６０，
１７０自体は従来技術と同じである。
で半導体チップ（製品チップ）の寸法に合わせた半導体
チップ格子２１の寸法データＬ（図８（Ａ））を入力
し、ステップ１７０で半導体チップ格子２１のウェーハ
マップデータをスリップラインデータに重ね合わせた半
導体チップ格子データによるスリップラインマップデー
タを作成し（図８（Ｂ））、ステップ１８０でこのスリ
ップラインマップデータを半導体チップ格子サイズによ
るスリップラインマップとしてＣＲＴ表示もしくはプリ
ント表示により出力しているが、このステップ１６０，
１７０自体は従来技術と同じである。
【００４０】図４乃至図６は本発明の第２の実施例を示
すフローチャートである。
すフローチャートである。
【００４１】図１のステップ１３０の後、図４のステッ
プ２４０において、半導体チップ（製品チップ）サイズ
Ｌに合わせた半導体チップ格子データＬ、例えばＬ＝
０．５ｍｍを入力する。また微細格子データＳ、例えば
Ｓ＝０．１ｍｍを入力する。
プ２４０において、半導体チップ（製品チップ）サイズ
Ｌに合わせた半導体チップ格子データＬ、例えばＬ＝
０．５ｍｍを入力する。また微細格子データＳ、例えば
Ｓ＝０．１ｍｍを入力する。
【００４２】次のステップ２５０において、スリップラ
インのウェーハマップ（スリップライン座標データ）
と、半導体チップ格子データと、微細格子データとを重
ね合わせて半導体ウェーハのスリップラインマップデー
タを作成する。
インのウェーハマップ（スリップライン座標データ）
と、半導体チップ格子データと、微細格子データとを重
ね合わせて半導体ウェーハのスリップラインマップデー
タを作成する。
【００４３】このデータの一部を図式して図１０に示
す。図１０において、実線で示す半導体チップ格子２１
に囲まれたＬ×Ｌ（０．５ｍｍ×０．５ｍｍ）の半導体
チップ領域２０が形成され、そのなかに点線で示す微細
格子３１に囲まれたＳ×Ｓ（０．１ｍｍ×０．１ｍｍ）
の微細チップ領域３０が形成され、スリップライン１１
が示されている。
す。図１０において、実線で示す半導体チップ格子２１
に囲まれたＬ×Ｌ（０．５ｍｍ×０．５ｍｍ）の半導体
チップ領域２０が形成され、そのなかに点線で示す微細
格子３１に囲まれたＳ×Ｓ（０．１ｍｍ×０．１ｍｍ）
の微細チップ領域３０が形成され、スリップライン１１
が示されている。
【００４４】次に、図５のステップ２６０において、各
半導体チップ領域２０内のスリップライン１１の状態を
算定する。
半導体チップ領域２０内のスリップライン１１の状態を
算定する。
【００４５】まず半導体チップ格子２１による正四角形
の半導体チップ領域２０であってスリップライン１１が
存在している個数Ｎをカウントする。
の半導体チップ領域２０であってスリップライン１１が
存在している個数Ｎをカウントする。
【００４６】次に上記Ｎ個のうち、スリップライン１１
が多く（トータル長が長く）存在している半導体チップ
領域２０の個数ＮP をカウントする。それぞれの半導体
チップ領域２０内のスリップライン１１の長さの算定
は、それぞれの半導体チップ領域内の複数（この実施例
では５×５＝２５個）の微細チップ領域３０のそれぞれ
におけるスリップライン１１の存在の有無を判別するこ
とにより行なわれる。
が多く（トータル長が長く）存在している半導体チップ
領域２０の個数ＮP をカウントする。それぞれの半導体
チップ領域２０内のスリップライン１１の長さの算定
は、それぞれの半導体チップ領域内の複数（この実施例
では５×５＝２５個）の微細チップ領域３０のそれぞれ
におけるスリップライン１１の存在の有無を判別するこ
とにより行なわれる。
【００４７】そして例えば、半導体チップ領域２０内に
複数のスリップライン１１が存在しかつこの複数のスリ
ップライン１１のトータルの長さ（この半導体チップ領
域内のトータルの長さ）が半導体チップ領域２０の一辺
の長さＬ（０．５ｍｍ）の２倍（１．０ｍｍ）以上の半
導体チップ領域２０は多くのスリップラインが存在する
としてその個数ＮP をカウントする。
複数のスリップライン１１が存在しかつこの複数のスリ
ップライン１１のトータルの長さ（この半導体チップ領
域内のトータルの長さ）が半導体チップ領域２０の一辺
の長さＬ（０．５ｍｍ）の２倍（１．０ｍｍ）以上の半
導体チップ領域２０は多くのスリップラインが存在する
としてその個数ＮP をカウントする。
【００４８】そしてステップ２７０において、この半導
体ウェーハに形成することができる０．５ｍｍ×０．５
ｍｍの大きさの半導体チップの個数（Ｎ0 ）を入力す
る。
体ウェーハに形成することができる０．５ｍｍ×０．５
ｍｍの大きさの半導体チップの個数（Ｎ0 ）を入力す
る。
【００４９】図１１の例では、正四角形の半導体チップ
領域２０のうち、スリップライン１１が存在する半導体
チップ領域（Ｅ＋Ｆ）の個数Ｎは６個（２個＋４個）で
あり、このうちスリップライン１１が多く存在する半導
体チップ領域（Ｅ）の個数ＮP は２個であり、スリップ
ライン１１が存在しない半導体チップ領域Ｇの個数はは
２２個であり、半導体ウェーハに正四角形に形成するこ
とができる半導体チップの個数Ｎ0 は２８個（６個＋２
２個）である。
領域２０のうち、スリップライン１１が存在する半導体
チップ領域（Ｅ＋Ｆ）の個数Ｎは６個（２個＋４個）で
あり、このうちスリップライン１１が多く存在する半導
体チップ領域（Ｅ）の個数ＮP は２個であり、スリップ
ライン１１が存在しない半導体チップ領域Ｇの個数はは
２２個であり、半導体ウェーハに正四角形に形成するこ
とができる半導体チップの個数Ｎ0 は２８個（６個＋２
２個）である。
【００５０】次に図６のステップ２８０において、第１
のスリップ率および第２のスリップ率を演算する。
のスリップ率および第２のスリップ率を演算する。
【００５１】第１のスリップ率は、式（Ｎ／Ｎ0 ）×１
００％により演算され、その長さ（半導体チップ領域内
のトータルの長さ）の長短にかかわらずスリップライン
が存在する半導体チップ領域の割合を示している。
００％により演算され、その長さ（半導体チップ領域内
のトータルの長さ）の長短にかかわらずスリップライン
が存在する半導体チップ領域の割合を示している。
【００５２】第２のスリップ率は、式（ＮP ／Ｎ0 ）×
１００％により演算され、その長さ（半導体チップ領域
内のトータルの長さ）が長い、すなわち多くのスリップ
ラインが存在する半導体チップ領域のみの割合を示して
いる。
１００％により演算され、その長さ（半導体チップ領域
内のトータルの長さ）が長い、すなわち多くのスリップ
ラインが存在する半導体チップ領域のみの割合を示して
いる。
【００５３】次にステップ２９０において、第１および
第２のスリップ率をスリップライン測定回路４７（図１
３）もしくはそれに相当する機能回路部からＣＲＴ表示
もしくはプリント表示により出力する。
第２のスリップ率をスリップライン測定回路４７（図１
３）もしくはそれに相当する機能回路部からＣＲＴ表示
もしくはプリント表示により出力する。
【００５４】図１２はスリップ率と製品（半導体チッ
プ）の収率（歩留率もしくは良品率）との関係線６０の
一例を示す図である。
プ）の収率（歩留率もしくは良品率）との関係線６０の
一例を示す図である。
【００５５】この関係線６０は品種ごとに異なり、図１
２の場合には、スリップ率が略零の半導体ウェーハにそ
の関係線に該当する品種の半導体装置（半導体チップ）
を形成した場合の収率（良品率もしくは歩留率）が８２
％であるのに対して、同一の品種をスリップ率が１５％
の半導体ウェーハに形成する場合の収率は７０％である
と推定することができ、これにより生産状況や製造コス
トの予測が容易になり、生産管理を充実させることが出
来る。
２の場合には、スリップ率が略零の半導体ウェーハにそ
の関係線に該当する品種の半導体装置（半導体チップ）
を形成した場合の収率（良品率もしくは歩留率）が８２
％であるのに対して、同一の品種をスリップ率が１５％
の半導体ウェーハに形成する場合の収率は７０％である
と推定することができ、これにより生産状況や製造コス
トの予測が容易になり、生産管理を充実させることが出
来る。
【００５６】ここでスリップ率として上記第１のスリッ
プ率を用いるか上記第２のスリップ率を用いるかは、品
種によって決定される。
プ率を用いるか上記第２のスリップ率を用いるかは、品
種によって決定される。
【００５７】例えば高集積度のメモリ装置では半導体チ
ップのシリコン基板の大部分を素子領域（活性領域）と
しているから、少しでもスリップラインが存在するとそ
れにより不良となる確率が大である。このような品種で
は図１２の横軸のスリップ率に上記第１のスリップ率を
用いた方が実績に合致した関係線６０となる。
ップのシリコン基板の大部分を素子領域（活性領域）と
しているから、少しでもスリップラインが存在するとそ
れにより不良となる確率が大である。このような品種で
は図１２の横軸のスリップ率に上記第１のスリップ率を
用いた方が実績に合致した関係線６０となる。
【００５８】これに対してデスクリートのトランジスタ
等を形成する半導体チップでは、そのシリコン基板の中
央の小部分のみを素子領域（活性領域）としその周囲の
大部分はボンディングパッドをその上に設けたフィール
ド領域であるから、少しのスリップラインが存在しても
それが素子領域に位置して不良となる確率は小である。
この場合は多くのスリップラインが存在する半導体ウェ
ーハ領域のみをカウントした上記第２のスリップ率を用
いた方が実績に合致した関係線６０となる。
等を形成する半導体チップでは、そのシリコン基板の中
央の小部分のみを素子領域（活性領域）としその周囲の
大部分はボンディングパッドをその上に設けたフィール
ド領域であるから、少しのスリップラインが存在しても
それが素子領域に位置して不良となる確率は小である。
この場合は多くのスリップラインが存在する半導体ウェ
ーハ領域のみをカウントした上記第２のスリップ率を用
いた方が実績に合致した関係線６０となる。
【００５９】半導体ウェーハ内のスリップラインの長さ
の総和Ｈが小のものはスリップ率も小となり好ましい。
したがってスリップラインの長さの総和Ｈを正確に測定
して半導体ウェーハもしくはそのロットのグレード付
け、良否の判定を行なった管理が必要である。
の総和Ｈが小のものはスリップ率も小となり好ましい。
したがってスリップラインの長さの総和Ｈを正確に測定
して半導体ウェーハもしくはそのロットのグレード付
け、良否の判定を行なった管理が必要である。
【００６０】しかしながらスリップラインの長さの総和
Ｈが小でも、存在するスリップラインの大部分が半導体
ウェーハの中央を横断して位置しているような場合に
は、スリップ率が大となり収率が低下する。したがって
各半導体ウェーハのスリップ率の適切な把握が必要とな
る。
Ｈが小でも、存在するスリップラインの大部分が半導体
ウェーハの中央を横断して位置しているような場合に
は、スリップ率が大となり収率が低下する。したがって
各半導体ウェーハのスリップ率の適切な把握が必要とな
る。
【００６１】本発明では、微細格子を用いることにより
スリップラインの長さの総和Ｈの精密な測定により正し
いマクロ的な管理、また微細格子を用いることにより品
種ごとのスリップ率の演算で適切なミクロ的な管理をそ
れぞれ可能にするから、両者を併用することにより現状
にそくした生産管理を行うことができる。
スリップラインの長さの総和Ｈの精密な測定により正し
いマクロ的な管理、また微細格子を用いることにより品
種ごとのスリップ率の演算で適切なミクロ的な管理をそ
れぞれ可能にするから、両者を併用することにより現状
にそくした生産管理を行うことができる。
【００６２】尚、上記実施例では半導体チップ領域２０
すなわち半導体チップを０．５ｍｍ×０．５ｍｍの正四
角形の場合で例示した。しかし本発明が長方形の半導体
チップ、例えば０．５ｍｍ×１．０ｍｍの半導体チップ
の場合にも適用することができることは当然である。
すなわち半導体チップを０．５ｍｍ×０．５ｍｍの正四
角形の場合で例示した。しかし本発明が長方形の半導体
チップ、例えば０．５ｍｍ×１．０ｍｍの半導体チップ
の場合にも適用することができることは当然である。
【００６３】一方、上記実施例では微細格子３１による
微細チップ領域３０が０．１ｍｍ×０．１ｍｍの場合で
例示した。しかしながら要求される精度に応じて例え
ば、０．０５ｍｍ×０．０５ｍｍ（Ｓ＝０．０５）の微
細チップ領域や０．２ｍｍ×０．２ｍｍ（Ｓ＝０．２）
の微細チップ領域に変更することが可能である。そして
この微細チップ領域は正方形である方が、微細格子デー
タＳの入力をＸ軸およびＹ軸に共通に入力することがで
きるから好ましい。
微細チップ領域３０が０．１ｍｍ×０．１ｍｍの場合で
例示した。しかしながら要求される精度に応じて例え
ば、０．０５ｍｍ×０．０５ｍｍ（Ｓ＝０．０５）の微
細チップ領域や０．２ｍｍ×０．２ｍｍ（Ｓ＝０．２）
の微細チップ領域に変更することが可能である。そして
この微細チップ領域は正方形である方が、微細格子デー
タＳの入力をＸ軸およびＹ軸に共通に入力することがで
きるから好ましい。
【００６４】
【発明の効果】以上説明したように本発明によれば、半
導体チップの寸法より微細な寸法の微細チップ領域を形
成する微細格子データを用いて半導体ウェーハ内の複数
のスリップラインの長さの総和を演算しているからその
値を精密に算出することができ、これにより半導体ウェ
ーハの正確な評価を可能にする。
導体チップの寸法より微細な寸法の微細チップ領域を形
成する微細格子データを用いて半導体ウェーハ内の複数
のスリップラインの長さの総和を演算しているからその
値を精密に算出することができ、これにより半導体ウェ
ーハの正確な評価を可能にする。
【００６５】また本発明では、スリップ率を演算してい
るから、さらにそれぞれの半導体チップに存在するスリ
ップラインの多少による分類により種々の観点からのス
リップ率を演算しているからその半導体ウェーハを使用
した際の品種ごとの生産状況、良品歩留の好適な予測が
可能となる。
るから、さらにそれぞれの半導体チップに存在するスリ
ップラインの多少による分類により種々の観点からのス
リップ率を演算しているからその半導体ウェーハを使用
した際の品種ごとの生産状況、良品歩留の好適な予測が
可能となる。
【図１】本発明の実施例におけるステップを順に示す図
である。
である。
【図２】図１の続きのステップであり、本発明の第１の
実施例をステップ順に示す図である。
実施例をステップ順に示す図である。
【図３】図２の続きのステップを順に示す図である。
【図４】図１の続きのステップであり、本発明の第２の
実施例をステップ順に示す図である。
実施例をステップ順に示す図である。
【図５】図４の続きのステップを順に示す図である。
【図６】図５の続きのステップを順に示す図である。
【図７】本発明の第１の実施例におけるスリップライン
と微細格子を説明する図である。
と微細格子を説明する図である。
【図８】本発明の第１の実施例におけるスリップライン
と半導体チップ格子を説明する図である。
と半導体チップ格子を説明する図である。
【図９】本発明の第１の実施例における半導体チップ領
域内のスリップラインの検査方法と微細格子を説明する
図である。
域内のスリップラインの検査方法と微細格子を説明する
図である。
【図１０】本発明の第２の実施例におけるスリップライ
ンと半導体チップ格子と微細格子とを説明する図であ
る。
ンと半導体チップ格子と微細格子とを説明する図であ
る。
【図１１】本発明の第２の実施例における半導体ウェー
ハ内のスリップラインと半導体チップとの関係を示す図
である。
ハ内のスリップラインと半導体チップとの関係を示す図
である。
【図１２】本発明の第２の実施例におけるスリップ率と
製品の収率との関係を示す図である。
製品の収率との関係を示す図である。
【図１３】本発明の実施例および従来技術が用いるスリ
ップライン測定装置を示す図である。
ップライン測定装置を示す図である。
【図１４】従来技術におけるスリップラインと半導体チ
ップ格子を説明する図である。
ップ格子を説明する図である。
【図１５】従来技術における半導体チップ領域内のスリ
ップラインの検査方法を説明する図である。
ップラインの検査方法を説明する図である。
１０ 半導体ウェーハ １１ スリップライン １２ キズ １３ 黒丸 ２０ 半導体チップ領域 ２１ 半導体チップ格子 ３０ 微細チップ領域 ３１ 微細格子 ４１ 基準電圧部 ４２ コンパレータ部 ４３ メモリ部 ４４ Ｘ方向スキャン制御部 ４５ θ，γ，Ｙー制御部 ４６ スリップライン位置座標出力回路部 ４７ スリップライン測定回路部 ５１ レーザ発振器 ５２ 円偏向のレーザ光 ５３ 走査ミラー ５４ 載置台 ５５ 角度回転可変アーム ５６ 反射光 ５７ 対物レンズ ５８ 光電素子 ６０ スリップ率に対する製品の収率を示す線 １１０〜１８０，２４０〜２９０ 各ステップ
Claims (6)
- 【請求項１】 所定の大きさの半導体チップを配列形成
する半導体ウェーハの主面のスリップラインを検査する
方法において、前記半導体ウェーハの主面に存在するス
リップラインのスリップライン座標データに、前記半導
体チップの寸法より微細な寸法の微細チップ領域を形成
する微細格子データを重ねることにより前記半導体ウェ
ーハのスリップラインマップデータを得て、このスリッ
プラインマップデータにおいて前記スリップラインが存
在する前記微細チップ領域の個数をカウントすることに
より前記半導体ウェーハ内のスリップラインの長さの総
和を演算することを特徴とする半導体ウェーハスリップ
ライン検査方法。 - 【請求項２】 第１の方向に配列する前記微細格子間の
間隔と前記第１の方向と直角の第２の方向に配列する前
記微細格子間の間隔とを同一の値にすることにより、前
記半導体ウェーハの周辺部を除いて前記微細チップ領域
は正四角形となっていることを特徴とする請求項１記載
の半導体ウェーハスリップライン検査方法。 - 【請求項３】 前記微細格子間の間隔をＳ、前記スリッ
プラインが存在する正四角形の微細チップ領域の個数を
ｍ、前記スリップラインが存在する正四角形でない微細
チップ領域の個数をｎとした場合に、前記半導体ウェー
ハ内のスリップラインの長さの総和Ｈを、 Ｈ＝Ｓ×ｍ＋（１／２）×Ｓ×ｎの式で演算することを
特徴とする請求項２記載の半導体ウェーハスリップライ
ン検査方法。 - 【請求項４】 所定の大きさの半導体チップを配列形成
する半導体ウェーハの評価方法において、前記半導体ウ
ェーハの主面に存在するスリップラインのスリップライ
ン座標データに、前記半導体チップの寸法に合わせた寸
法の半導体チップ領域を形成する半導体チップ格子デー
タを重ねることにより半導体ウェーハのスリップライン
マップデータを得て、前記スリップラインが存在する前
記半導体チップ領域の個数（Ｎ）をカウントし、前記半
導体ウェーハに前記所定の大きさで形成することができ
る半導体チップの個数（Ｎ0 ）を入力して、Ｎ／Ｎ0 を
演算してスリップ率を得ることを特徴とする半導体ウェ
ーハの評価方法。 - 【請求項５】 前記半導体チップ格子データによる半導
体ウェーハのスリップラインマップデータに、前記半導
体チップ領域の寸法より微細な寸法の微細チップ領域を
形成する微細格子データを重ね合わせた微細格子および
半導体チップ格子データによるスリップラインマップデ
ータを得て、このスリップラインマップデータを用い
て、前記スリップラインが存在するＮ個の半導体チップ
領域のうち、前記スリップラインが多く存在する半導体
チップ領域の個数（ＮP ）を分類してカウントし、これ
により複数種類の前記スリップ率を演算することを特徴
とする請求項４記載の半導体ウェーハの評価方法。 - 【請求項６】 スリップラインが多く存在する前記ＮP
個のそれぞれの半導体チップ領域内には複数本のスリッ
プラインが存在し、かつ該複数のスリップラインの該半
導体チップ領域内の長さの和は半導体チップの一辺の長
さの２倍以上であることを特徴とする請求項５記載の半
導体ウェーハの評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7013148A JP2758844B2 (ja) | 1995-01-30 | 1995-01-30 | 半導体ウェーハスリップライン検査方法および半導体ウェーハの評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7013148A JP2758844B2 (ja) | 1995-01-30 | 1995-01-30 | 半導体ウェーハスリップライン検査方法および半導体ウェーハの評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08201305A true JPH08201305A (ja) | 1996-08-09 |
| JP2758844B2 JP2758844B2 (ja) | 1998-05-28 |
Family
ID=11825086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7013148A Expired - Fee Related JP2758844B2 (ja) | 1995-01-30 | 1995-01-30 | 半導体ウェーハスリップライン検査方法および半導体ウェーハの評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2758844B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017163697A1 (ja) * | 2016-03-23 | 2017-09-28 | 信越半導体株式会社 | 検出装置及び検出方法 |
| US10830708B2 (en) | 2018-03-07 | 2020-11-10 | Kabushiki Kaisha Toshiba | Inspection system, inspection method, and storage medium |
| JP2021106207A (ja) * | 2019-12-26 | 2021-07-26 | 株式会社Sumco | シリコンウェーハの欠陥検査方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60122358A (ja) * | 1983-12-06 | 1985-06-29 | Hitachi Electronics Eng Co Ltd | 明視野受光欠陥検出装置 |
| JPH02263107A (ja) * | 1989-04-04 | 1990-10-25 | Hitachi Metals Ltd | 線状欠陥の検査方法 |
| JPH0442945A (ja) * | 1990-06-06 | 1992-02-13 | Nec Yamagata Ltd | ウェーハスリップラインの検査方法 |
-
1995
- 1995-01-30 JP JP7013148A patent/JP2758844B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60122358A (ja) * | 1983-12-06 | 1985-06-29 | Hitachi Electronics Eng Co Ltd | 明視野受光欠陥検出装置 |
| JPH02263107A (ja) * | 1989-04-04 | 1990-10-25 | Hitachi Metals Ltd | 線状欠陥の検査方法 |
| JPH0442945A (ja) * | 1990-06-06 | 1992-02-13 | Nec Yamagata Ltd | ウェーハスリップラインの検査方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017163697A1 (ja) * | 2016-03-23 | 2017-09-28 | 信越半導体株式会社 | 検出装置及び検出方法 |
| JP2017174933A (ja) * | 2016-03-23 | 2017-09-28 | 信越半導体株式会社 | 検出装置及び検出方法 |
| KR20180122352A (ko) | 2016-03-23 | 2018-11-12 | 신에쯔 한도타이 가부시키가이샤 | 검출 장치 및 검출 방법 |
| CN109075092A (zh) * | 2016-03-23 | 2018-12-21 | 信越半导体株式会社 | 检测设备和检测方法 |
| US10365227B2 (en) | 2016-03-23 | 2019-07-30 | Shin-Etsu Handotai Co., Ltd. | Detection device and detection method |
| TWI735548B (zh) * | 2016-03-23 | 2021-08-11 | 日商信越半導體股份有限公司 | 檢測裝置及檢測方法 |
| US10830708B2 (en) | 2018-03-07 | 2020-11-10 | Kabushiki Kaisha Toshiba | Inspection system, inspection method, and storage medium |
| JP2021106207A (ja) * | 2019-12-26 | 2021-07-26 | 株式会社Sumco | シリコンウェーハの欠陥検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2758844B2 (ja) | 1998-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6730444B2 (en) | Needle comb reticle pattern for critical dimension and registration measurements using a registration tool and methods for using same | |
| US9347862B2 (en) | Setting up a wafer inspection process using programmed defects | |
| US7483560B2 (en) | Method for measuring three dimensional shape of a fine pattern | |
| CN101707180B (zh) | 监控制程变异的系统与方法 | |
| US8390808B1 (en) | Enhanced OVL dummy field enabling “on-the-fly” OVL measurement methods | |
| US4512659A (en) | Apparatus for calibrating a surface scanner | |
| CN102623368A (zh) | 一种晶圆缺陷检测方法 | |
| US20080291468A1 (en) | Apparatus and method for measuring height of protuberances | |
| JP2758844B2 (ja) | 半導体ウェーハスリップライン検査方法および半導体ウェーハの評価方法 | |
| US6038019A (en) | Method for monitoring defects of semiconductor device | |
| US6968288B2 (en) | Method for detection of photolithographic defocus | |
| JPH08264423A (ja) | 半導体ウェハ | |
| JP2996263B2 (ja) | 異物検出用の最適閾値決定方法 | |
| US6946670B1 (en) | Effective scanning resolution enhancement | |
| JP2004079593A (ja) | 異物検査方法及び異物検査装置 | |
| JP3219094B2 (ja) | チップサイズ検出方法およびチップピッチ検出方法およびチップ配列データ自動作成方法ならびにそれを用いた半導体基板の検査方法および装置 | |
| JP2006261327A (ja) | 検査システム及び半導体装置の製造方法 | |
| JP2006153784A (ja) | 検査方法 | |
| JPH11325859A (ja) | バンプ外観検査方法及び装置 | |
| JP2825875B2 (ja) | 寸法検査方法 | |
| JPH0743323B2 (ja) | 表面異物検査装置 | |
| TWI889543B (zh) | 晶粒點測方法 | |
| KR100256806B1 (ko) | 반도체 웨이퍼 결함 검사시의 원점 통일 패턴 | |
| JPH10261599A5 (ja) | ||
| JPH08102478A (ja) | 結晶欠陥検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980210 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |