JPH08201448A - 周期計測判定装置 - Google Patents
周期計測判定装置Info
- Publication number
- JPH08201448A JPH08201448A JP7028694A JP2869495A JPH08201448A JP H08201448 A JPH08201448 A JP H08201448A JP 7028694 A JP7028694 A JP 7028694A JP 2869495 A JP2869495 A JP 2869495A JP H08201448 A JPH08201448 A JP H08201448A
- Authority
- JP
- Japan
- Prior art keywords
- latch
- latched
- difference
- count value
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【目的】 例えば磁気カードリーダー等の記録再生装置
においてパリティーチェックに掛からない誤読を検出
し、装置の信頼性を向上する。 【構成】 検出手段１により測定リードクロックの隣合
う周期の差を検出し、判定手段２により該検出手段１に
より検出した周期差と所定の閾値との大小を判定し、こ
の判定結果に基づいて、例えばピークシフト等による読
み取りエラーを検出するよう構成してなるもの。
においてパリティーチェックに掛からない誤読を検出
し、装置の信頼性を向上する。 【構成】 検出手段１により測定リードクロックの隣合
う周期の差を検出し、判定手段２により該検出手段１に
より検出した周期差と所定の閾値との大小を判定し、こ
の判定結果に基づいて、例えばピークシフト等による読
み取りエラーを検出するよう構成してなるもの。
Description
【０００１】
【産業上の利用分野】本発明は、周期計測判定装置に関
する。
する。
【０００２】
【従来の技術】従来、例えば磁気カードリーダー等の記
録再生装置においては、アナログ信号に対して、例えば
Ｆという周波数と２Ｆという周波数を使ってデータを記
憶する方法が一般的に知られている。この装置にあって
は、アナログ信号のピークを検出し波形整形したデジタ
ル信号１（図３参照）を、その波形整形したデジタル信
号から生成したリードクロックにより監視する方法が採
用されている。
録再生装置においては、アナログ信号に対して、例えば
Ｆという周波数と２Ｆという周波数を使ってデータを記
憶する方法が一般的に知られている。この装置にあって
は、アナログ信号のピークを検出し波形整形したデジタ
ル信号１（図３参照）を、その波形整形したデジタル信
号から生成したリードクロックにより監視する方法が採
用されている。
【０００３】すなわち、デジタル変換した信号のエッジ
が来ると、測定リードクロックの例えばＴ0 ／（１＋
α）周期の１ショットを叩き、このＴ0 ／（１＋α）間
にデジタル変換した信号のエッジがある場合には、デジ
タル変換した信号の周波数が２Ｆであると判断して
“１”を出力して次のデジタル変換した信号のエッジで
１ショットを叩き、Ｔ0 ／（１＋α）間にデジタル変換
した信号のエッジがない場合には、デジタル変換した信
号の周波数が１Ｆであると判断して“０”を出力して次
のデジタル変換した信号のエッジで１ショットを叩くよ
うになっている。なお、Ｔ0 は理想的な周期（ビットイ
ンターバル）、Ｔ0 ／（１＋α）は閾値である（但し０
＜α＜１）。
が来ると、測定リードクロックの例えばＴ0 ／（１＋
α）周期の１ショットを叩き、このＴ0 ／（１＋α）間
にデジタル変換した信号のエッジがある場合には、デジ
タル変換した信号の周波数が２Ｆであると判断して
“１”を出力して次のデジタル変換した信号のエッジで
１ショットを叩き、Ｔ0 ／（１＋α）間にデジタル変換
した信号のエッジがない場合には、デジタル変換した信
号の周波数が１Ｆであると判断して“０”を出力して次
のデジタル変換した信号のエッジで１ショットを叩くよ
うになっている。なお、Ｔ0 は理想的な周期（ビットイ
ンターバル）、Ｔ0 ／（１＋α）は閾値である（但し０
＜α＜１）。
【０００４】
【発明が解決しようとする課題】しかしながら、例えば
ｎ番目の周期をＴn 、ｎ＋１番目の周期をＴn+1 とした
場合に、例えば書き込み品質等の悪化によりピークシフ
ト現象が発生し、Ｔn が“１”であった場合のＴn ／２
にあるべき信号がＴ0 ／（１＋α）より僅かに大きくな
るようにアナログ信号がシフトすると、本来測定リード
クロックにより“１，０”と出力されなければならない
データが“０，１”と出力されてしまい、図３のデジタ
ル信号２のように誤読する可能性がある。
ｎ番目の周期をＴn 、ｎ＋１番目の周期をＴn+1 とした
場合に、例えば書き込み品質等の悪化によりピークシフ
ト現象が発生し、Ｔn が“１”であった場合のＴn ／２
にあるべき信号がＴ0 ／（１＋α）より僅かに大きくな
るようにアナログ信号がシフトすると、本来測定リード
クロックにより“１，０”と出力されなければならない
データが“０，１”と出力されてしまい、図３のデジタ
ル信号２のように誤読する可能性がある。
【０００５】ここで、データのセキュリティー手段とし
て、水平パリティーチェックや垂直パリティーチェック
が知られている。ここで、例えば上述のように、一のフ
レームにおいて、“１，０”を“０，１”とした場合に
は、水平パリティーチェックには掛からないが、垂直パ
リティーチェックには掛かるので問題はない。しかしな
がら、一のフレームにおいて、“１，０”を“０，１”
とし、且つ他のフレームの同列において、“０，１”を
“１，０”とした場合には、水平及び垂直パリティーチ
ェックの何れにも掛からないことから、誤読する可能性
があり、例えば誤取引が行われてしまうこともあるので
問題となる。
て、水平パリティーチェックや垂直パリティーチェック
が知られている。ここで、例えば上述のように、一のフ
レームにおいて、“１，０”を“０，１”とした場合に
は、水平パリティーチェックには掛からないが、垂直パ
リティーチェックには掛かるので問題はない。しかしな
がら、一のフレームにおいて、“１，０”を“０，１”
とし、且つ他のフレームの同列において、“０，１”を
“１，０”とした場合には、水平及び垂直パリティーチ
ェックの何れにも掛からないことから、誤読する可能性
があり、例えば誤取引が行われてしまうこともあるので
問題となる。
【０００６】そこで本発明は、例えば磁気カードリーダ
ー等の記録再生装置における誤読を検出でき、装置の信
頼性を向上できる周期計測判定装置を提供することを目
的とする。
ー等の記録再生装置における誤読を検出でき、装置の信
頼性を向上できる周期計測判定装置を提供することを目
的とする。
【０００７】
【課題を解決するための手段】第１手段の周期計測判定
装置は上記目的を達成するために、測定リードクロック
の隣合う周期の差を検出する検出手段と、この検出手段
により検出された周期差と所定の閾値との大小を判定し
エラーを検出する判定手段と、を具備した。
装置は上記目的を達成するために、測定リードクロック
の隣合う周期の差を検出する検出手段と、この検出手段
により検出された周期差と所定の閾値との大小を判定し
エラーを検出する判定手段と、を具備した。
【０００８】第２手段の周期計測判定装置は、上記目的
を達成するために、上記第１手段に加えて、検出手段
を、基本クロックを発生する基本クロック発生器と、該
基本クロック発生器が発生する基本クロックを計数する
カウンタと、測定リードクロックが入力されたタイミン
グにおける前記カウンタの計数値をラッチする第１のラ
ッチ手段と、１つ前の前記測定リードクロックが入力さ
れたタイミングにおける前記カウンタの計数値をラッチ
する第２のラッチ手段と、前記第１のラッチ手段と前記
第２のラッチ手段とにラッチされた計数値の差を演算す
る演算手段と、から構成した。
を達成するために、上記第１手段に加えて、検出手段
を、基本クロックを発生する基本クロック発生器と、該
基本クロック発生器が発生する基本クロックを計数する
カウンタと、測定リードクロックが入力されたタイミン
グにおける前記カウンタの計数値をラッチする第１のラ
ッチ手段と、１つ前の前記測定リードクロックが入力さ
れたタイミングにおける前記カウンタの計数値をラッチ
する第２のラッチ手段と、前記第１のラッチ手段と前記
第２のラッチ手段とにラッチされた計数値の差を演算す
る演算手段と、から構成した。
【０００９】第３手段の周期計測判定装置は上記目的を
達成するために、上記第２手段に加えて、第１及び第２
のラッチ手段と演算手段との間に、第１のラッチ手段に
ラッチされた計数値と第２のラッチ手段にラッチされた
計数値とを大小比較する比較手段と、この比較手段の大
小比較結果に従って演算手段の演算結果が常に正の値と
なるように、第１のラッチ手段にラッチされた計数値と
第２のラッチ手段にラッチされた計数値とをセレクトし
て入力するデータセレクトと、を具備した。
達成するために、上記第２手段に加えて、第１及び第２
のラッチ手段と演算手段との間に、第１のラッチ手段に
ラッチされた計数値と第２のラッチ手段にラッチされた
計数値とを大小比較する比較手段と、この比較手段の大
小比較結果に従って演算手段の演算結果が常に正の値と
なるように、第１のラッチ手段にラッチされた計数値と
第２のラッチ手段にラッチされた計数値とをセレクトし
て入力するデータセレクトと、を具備した。
【００１０】
【作用】このような第１手段における周期計測判定装置
によれば、検出手段により測定リードクロックの隣合う
周期の差が検出され、判定手段により該検出手段により
検出された周期差と所定の閾値との大小が判定され、こ
の判定結果に基づいて、例えばピークシフト等による読
み取りエラーが検出される。
によれば、検出手段により測定リードクロックの隣合う
周期の差が検出され、判定手段により該検出手段により
検出された周期差と所定の閾値との大小が判定され、こ
の判定結果に基づいて、例えばピークシフト等による読
み取りエラーが検出される。
【００１１】また、第２手段における周期計測判定装置
によれば、基本クロック発生器により基本クロックが発
生され、カウンタにより該基本クロック発生器が発生し
た基本クロックが計数される。また、第１のラッチ手段
により測定リードクロックが入力されたタイミングにお
けるカウンタの計数値がラッチされ、第２のラッチ手段
により１つ前の測定リードクロックが入力されたタイミ
ングにおけるカウンタの計数値がラッチされる。さら
に、演算手段により第１のラッチ手段と第２のラッチ手
段とにラッチされた計数値の差が演算されて、測定リー
ドクロックの隣合う周期の差が検出される。
によれば、基本クロック発生器により基本クロックが発
生され、カウンタにより該基本クロック発生器が発生し
た基本クロックが計数される。また、第１のラッチ手段
により測定リードクロックが入力されたタイミングにお
けるカウンタの計数値がラッチされ、第２のラッチ手段
により１つ前の測定リードクロックが入力されたタイミ
ングにおけるカウンタの計数値がラッチされる。さら
に、演算手段により第１のラッチ手段と第２のラッチ手
段とにラッチされた計数値の差が演算されて、測定リー
ドクロックの隣合う周期の差が検出される。
【００１２】また、第３手段における周期計測判定装置
によれば、比較手段により第１のラッチ手段にラッチさ
れた計数値と第２のラッチ手段にラッチされた計数値と
の大小が比較され、データセレクトにより該比較手段の
大小比較結果に従って第１のラッチ手段にラッチされた
計数値と第２のラッチ手段にラッチされた計数値とがセ
レクトして入力され、演算手段の演算結果が常に正の値
にされる。
によれば、比較手段により第１のラッチ手段にラッチさ
れた計数値と第２のラッチ手段にラッチされた計数値と
の大小が比較され、データセレクトにより該比較手段の
大小比較結果に従って第１のラッチ手段にラッチされた
計数値と第２のラッチ手段にラッチされた計数値とがセ
レクトして入力され、演算手段の演算結果が常に正の値
にされる。
【００１３】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。先ず、図１を参照しながら本発明の周期計測判定
装置の原理について説明する。本発明装置にあっては、
検出手段１により前述した測定リードクロックの隣合う
周期の差を検出し、判定手段２により該検出手段１によ
り検出した周期差と所定の閾値との大小を判定するよう
になっている。
する。先ず、図１を参照しながら本発明の周期計測判定
装置の原理について説明する。本発明装置にあっては、
検出手段１により前述した測定リードクロックの隣合う
周期の差を検出し、判定手段２により該検出手段１によ
り検出した周期差と所定の閾値との大小を判定するよう
になっている。
【００１４】ここで、従来技術で説明したように、ｎ番
目の周期をＴn 、ｎ＋１番目の周期をＴn+1 とした場合
に、Ｔn が例えば“１”であった場合のＴn ／２にある
べきピーク信号Ｔa がＴ0 ／（１＋α）より僅かに大き
く、Ｔn+1 ／２＞Ｔ0 ／（１＋α）の場合、つまり
“０”の時に読み取りエラーとなることから、 Ｔn+1 ’＞Ｔn ’（１＋α） または、 Ｔn+1 ’＜Ｔn ’／（１＋α） の時に読み取りエラーとなる可能性が強い。
目の周期をＴn 、ｎ＋１番目の周期をＴn+1 とした場合
に、Ｔn が例えば“１”であった場合のＴn ／２にある
べきピーク信号Ｔa がＴ0 ／（１＋α）より僅かに大き
く、Ｔn+1 ／２＞Ｔ0 ／（１＋α）の場合、つまり
“０”の時に読み取りエラーとなることから、 Ｔn+1 ’＞Ｔn ’（１＋α） または、 Ｔn+1 ’＜Ｔn ’／（１＋α） の時に読み取りエラーとなる可能性が強い。
【００１５】すなわち、ΔＴ＝｜Ｔn+1 ’−Ｔn ’｜≧
（１＋β）Ｔ0 −Ｔ0の時に読み取りエラーとなる可能
性が強い。ここで、（１＋β）Ｔ0 −Ｔ0 ＝β・Ｔ0 は
閾値。なお、βは検出用閾値（０＜β＜１）であり、α
＝βの必要はない。
（１＋β）Ｔ0 −Ｔ0の時に読み取りエラーとなる可能
性が強い。ここで、（１＋β）Ｔ0 −Ｔ0 ＝β・Ｔ0 は
閾値。なお、βは検出用閾値（０＜β＜１）であり、α
＝βの必要はない。
【００１６】従って、判定手段２において、検出手段１
により検出した測定リードクロックの隣合う周期の差と
所定の閾値βＴ0 との大小を比較し、ΔＴ＝｜Ｔn+1 ’
−Ｔn ’｜≧βＴ0 の場合に、読み取りエラーを起こし
ている可能性があるとして、例えばアラームを発生して
そのエラーを知らしめるようになっている。
により検出した測定リードクロックの隣合う周期の差と
所定の閾値βＴ0 との大小を比較し、ΔＴ＝｜Ｔn+1 ’
−Ｔn ’｜≧βＴ0 の場合に、読み取りエラーを起こし
ている可能性があるとして、例えばアラームを発生して
そのエラーを知らしめるようになっている。
【００１７】ところで、検出手段１は、例えば図１に示
されるように構成することができる。この実施例にあっ
ては、基本クロック発生器３が所定の周波数の基本クロ
ック（サンプリング用クロック）を発生し、ｎビットカ
ウンタ４に供給している。ｎビットカウンタ４はこの基
本クロックを計数し、第１のラッチ手段５に供給してい
る。ｎビットカウンタ４は、測定リードクロックパルス
をディレイ回路８により遅延した信号によりクリアされ
る。
されるように構成することができる。この実施例にあっ
ては、基本クロック発生器３が所定の周波数の基本クロ
ック（サンプリング用クロック）を発生し、ｎビットカ
ウンタ４に供給している。ｎビットカウンタ４はこの基
本クロックを計数し、第１のラッチ手段５に供給してい
る。ｎビットカウンタ４は、測定リードクロックパルス
をディレイ回路８により遅延した信号によりクリアされ
る。
【００１８】第１のラッチ手段５の出力は、さらに第２
のラッチ手段６によりラッチされる。第１のラッチ手段
５及び第２のラッチ手段６のクロックとしては、測定リ
ードクロックパルスが供給されている。すなわち、第１
の測定リードクロックパルスによって、ｎビットカウン
タ４の出力が第１のラッチ手段５によりラッチされ、第
２の測定リードクロックパルスによって、第１の測定リ
ードクロックパルスでラッチされた第１のラッチ手段５
のデータＡが第２のラッチ手段６によりラッチされる。
従って、第１のラッチ手段５にあっては、ｎビットカウ
ンタ４の新しい周期のデータＡがラッチされ、第２のラ
ッチ手段６にあっては、１つだけ古いデータ（１つ手前
の周期のデータ）Ｂがラッチされていくようになってい
る。
のラッチ手段６によりラッチされる。第１のラッチ手段
５及び第２のラッチ手段６のクロックとしては、測定リ
ードクロックパルスが供給されている。すなわち、第１
の測定リードクロックパルスによって、ｎビットカウン
タ４の出力が第１のラッチ手段５によりラッチされ、第
２の測定リードクロックパルスによって、第１の測定リ
ードクロックパルスでラッチされた第１のラッチ手段５
のデータＡが第２のラッチ手段６によりラッチされる。
従って、第１のラッチ手段５にあっては、ｎビットカウ
ンタ４の新しい周期のデータＡがラッチされ、第２のラ
ッチ手段６にあっては、１つだけ古いデータ（１つ手前
の周期のデータ）Ｂがラッチされていくようになってい
る。
【００１９】該第１のラッチ手段５のデータＡと第２の
ラッチ手段６のデータＢとは演算手段７に供給され、演
算（Ａ−Ｂ）がなされる。すなわち、演算手段７におい
て、測定リードクロックパルスの新しい周期と１つ手前
の周期との差ΔＴが演算される。
ラッチ手段６のデータＢとは演算手段７に供給され、演
算（Ａ−Ｂ）がなされる。すなわち、演算手段７におい
て、測定リードクロックパルスの新しい周期と１つ手前
の周期との差ΔＴが演算される。
【００２０】そして、上述のように、判定手段２におい
て、ΔＴと所定の閾値との比較がなされ、読み取りエラ
ーの有無が判定される。なお、この装置にあっては、Δ
Ｔが負になることがあるので、判定手段２に、例えばＣ
ＰＵ等のソフトウェアや大規模なハードウェアの付加が
必要となる。
て、ΔＴと所定の閾値との比較がなされ、読み取りエラ
ーの有無が判定される。なお、この装置にあっては、Δ
Ｔが負になることがあるので、判定手段２に、例えばＣ
ＰＵ等のソフトウェアや大規模なハードウェアの付加が
必要となる。
【００２１】このように、本実施例においては、検出手
段１により測定リードクロックの隣合う周期の差を検出
し、判定手段２により該検出手段１により検出した周期
差と所定の閾値（１＋β）Ｔ0 −Ｔ0 ＝βＴ0 との大小
を判定し、この判定結果に基づいて、例えばピークシフ
ト等による読み取りエラーを検出するよう構成している
ので、例えば磁気カードリーダー等の記録再生装置にお
いてパリティーチェックに掛からない誤読を検出できる
ようになっており、装置の信頼性を向上することが可能
となっている。
段１により測定リードクロックの隣合う周期の差を検出
し、判定手段２により該検出手段１により検出した周期
差と所定の閾値（１＋β）Ｔ0 −Ｔ0 ＝βＴ0 との大小
を判定し、この判定結果に基づいて、例えばピークシフ
ト等による読み取りエラーを検出するよう構成している
ので、例えば磁気カードリーダー等の記録再生装置にお
いてパリティーチェックに掛からない誤読を検出できる
ようになっており、装置の信頼性を向上することが可能
となっている。
【００２２】図２は本発明の他の実施例における周期計
測判定装置を表した構成図であり、先の実施例と同一な
ものに関しては同一符号が付してあり、重複を避けるた
めに、ここでの説明は省略する。
測判定装置を表した構成図であり、先の実施例と同一な
ものに関しては同一符号が付してあり、重複を避けるた
めに、ここでの説明は省略する。
【００２３】この実施例の周期計測判定装置にあって
は、検出手段１１を構成する第１及び第２のラッチ手段
５，６と演算手段７との間に、第１のラッチ手段５にラ
ッチした計数値と第２のラッチ手段６にラッチした計数
値との大小を比較する比較手段９と、この比較手段９の
大小比較結果に従って第１のラッチ手段５にラッチした
計数値と第２のラッチ手段６にラッチした計数値とをセ
レクトして入力し、演算手段７の演算結果を常に正の値
とするデータセレクト１０と、が設けられている。
は、検出手段１１を構成する第１及び第２のラッチ手段
５，６と演算手段７との間に、第１のラッチ手段５にラ
ッチした計数値と第２のラッチ手段６にラッチした計数
値との大小を比較する比較手段９と、この比較手段９の
大小比較結果に従って第１のラッチ手段５にラッチした
計数値と第２のラッチ手段６にラッチした計数値とをセ
レクトして入力し、演算手段７の演算結果を常に正の値
とするデータセレクト１０と、が設けられている。
【００２４】従って、演算手段７における演算（Ａ−
Ｂ）の演算結果は常に正の値となるΔＴ＝｜Ｔn+1 ’−
Ｔn ’｜となり、判定手段１２にあっては、｜Ｔn+1 ’
−Ｔn’｜≧（１＋β）Ｔ0 −Ｔ0 ＝βＴ0 の比較がな
されるようになっている。
Ｂ）の演算結果は常に正の値となるΔＴ＝｜Ｔn+1 ’−
Ｔn ’｜となり、判定手段１２にあっては、｜Ｔn+1 ’
−Ｔn’｜≧（１＋β）Ｔ0 −Ｔ0 ＝βＴ0 の比較がな
されるようになっている。
【００２５】すなわち、判定手段１２に、例えばＣＰＵ
等のソフトウェアや大規模なハードウェアを付加する必
要がなく、先の実施例効果に加えて、装置の高速化を図
ることが可能となっている。
等のソフトウェアや大規模なハードウェアを付加する必
要がなく、先の実施例効果に加えて、装置の高速化を図
ることが可能となっている。
【００２６】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変形可能であるというのはいうまでもなく、例え
ば、測定リードクロックの隣合う周期の差を検出する検
出手段１，１１の構成は上記実施例のものに限定される
ものではない。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変形可能であるというのはいうまでもなく、例え
ば、測定リードクロックの隣合う周期の差を検出する検
出手段１，１１の構成は上記実施例のものに限定される
ものではない。
【００２７】
【発明の効果】以上述べたように、第１発明の周期計測
判定装置によれば、検出手段により測定リードクロック
の隣合う周期の差を検出し、判定手段により該検出手段
により検出した周期差と所定の閾値との大小を判定し、
この判定結果に基づいて、例えばピークシフト等による
読み取りエラーを検出するよう構成したものであるか
ら、例えば磁気カードリーダー等の記録再生装置におい
てパリティーチェックに掛からない誤読を検出でき、装
置の信頼性を向上することが可能となる。
判定装置によれば、検出手段により測定リードクロック
の隣合う周期の差を検出し、判定手段により該検出手段
により検出した周期差と所定の閾値との大小を判定し、
この判定結果に基づいて、例えばピークシフト等による
読み取りエラーを検出するよう構成したものであるか
ら、例えば磁気カードリーダー等の記録再生装置におい
てパリティーチェックに掛からない誤読を検出でき、装
置の信頼性を向上することが可能となる。
【００２８】また、第２発明の周期計測判定装置によれ
ば、第１発明に加えて、基本クロック発生器により基本
クロックを発生し、カウンタにより該基本クロック発生
器が発生した基本クロックを計数し、第１のラッチ手段
により測定リードクロックを入力したタイミングにおけ
るカウンタの計数値をラッチし、第２のラッチ手段によ
り１つ前の測定リードクロックを入力したタイミングに
おけるカウンタの計数値をラッチし、演算手段により第
１のラッチ手段と第２のラッチ手段とにラッチした計数
値の差を演算して、測定リードクロックの隣合う周期の
差を検出するよう構成したものであるから、第１発明と
同様な効果を得ることができる。
ば、第１発明に加えて、基本クロック発生器により基本
クロックを発生し、カウンタにより該基本クロック発生
器が発生した基本クロックを計数し、第１のラッチ手段
により測定リードクロックを入力したタイミングにおけ
るカウンタの計数値をラッチし、第２のラッチ手段によ
り１つ前の測定リードクロックを入力したタイミングに
おけるカウンタの計数値をラッチし、演算手段により第
１のラッチ手段と第２のラッチ手段とにラッチした計数
値の差を演算して、測定リードクロックの隣合う周期の
差を検出するよう構成したものであるから、第１発明と
同様な効果を得ることができる。
【００２９】また、第３発明の周期計測判定装置によれ
ば、第２発明に加えて、比較手段により第１のラッチ手
段にラッチした計数値と第２のラッチ手段にラッチした
計数値との大小を比較し、データセレクトにより該比較
手段の大小比較結果に従って第１のラッチ手段にラッチ
した計数値と第２のラッチ手段にラッチした計数値とを
セレクトして入力し、演算手段の演算結果を常に正の値
になるよう構成したものであるから、第２発明に比し
て、例えば判定手段にＣＰＵ等のソフトウェアや大規模
なハードウェアが不要となり、第２発明より装置の高速
化を図ることが可能となる。
ば、第２発明に加えて、比較手段により第１のラッチ手
段にラッチした計数値と第２のラッチ手段にラッチした
計数値との大小を比較し、データセレクトにより該比較
手段の大小比較結果に従って第１のラッチ手段にラッチ
した計数値と第２のラッチ手段にラッチした計数値とを
セレクトして入力し、演算手段の演算結果を常に正の値
になるよう構成したものであるから、第２発明に比し
て、例えば判定手段にＣＰＵ等のソフトウェアや大規模
なハードウェアが不要となり、第２発明より装置の高速
化を図ることが可能となる。
【図１】本発明の一実施例における周期計測判定装置を
表した構成図である。
表した構成図である。
【図２】本発明の他の実施例における周期計測判定装置
を表した構成図である。
を表した構成図である。
【図３】従来技術を説明するためのタイミングチャート
である。
である。
１，１１ 検出手段 ２，１２ 判定手段 ３ 基本クロック発生器 ４ カウンタ ５ 第１のラッチ手段 ６ 第２のラッチ手段 ７ 演算手段 ９ 比較手段 １０ データセレクト
Claims (3)
- 【請求項１】 測定リードクロックの隣合う周期の差を
検出する検出手段と、 この検出手段により検出された周期差と所定の閾値との
大小を判定しエラーを検出する判定手段と、 を具備した周期計測判定装置。 - 【請求項２】 請求項１記載の周期計測判定装置におい
て、 検出手段は、 基本クロックを発生する基本クロック発生器と、 該基本クロック発生器が発生する基本クロックを計数す
るカウンタと、 測定リードクロックが入力されたタイミングにおける前
記カウンタの計数値をラッチする第１のラッチ手段と、 １つ前の前記測定リードクロックが入力されたタイミン
グにおける前記カウンタの計数値をラッチする第２のラ
ッチ手段と、 前記第１のラッチ手段と前記第２のラッチ手段とにラッ
チされた計数値の差を演算する演算手段と、 からなることを特徴とする周期計測判定装置。 - 【請求項３】 請求項２記載の周期計測判定装置におい
て、 第１及び第２のラッチ手段と演算手段との間に、 第１のラッチ手段にラッチされた計数値と第２のラッチ
手段にラッチされた計数値とを大小比較する比較手段
と、 この比較手段の大小比較結果に従って演算手段の演算結
果が常に正の値となるように、第１のラッチ手段にラッ
チされた計数値と第２のラッチ手段にラッチされた計数
値とをセレクトして入力するデータセレクトと、 を具備した周期計測判定装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7028694A JPH08201448A (ja) | 1995-01-25 | 1995-01-25 | 周期計測判定装置 |
| KR1019950056243A KR960029977A (ko) | 1995-01-25 | 1995-12-26 | 판독에러 검출장치 |
| GB9601457A GB2297420B (en) | 1995-01-25 | 1996-01-25 | Read error detecting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7028694A JPH08201448A (ja) | 1995-01-25 | 1995-01-25 | 周期計測判定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08201448A true JPH08201448A (ja) | 1996-08-09 |
Family
ID=12255595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7028694A Pending JPH08201448A (ja) | 1995-01-25 | 1995-01-25 | 周期計測判定装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH08201448A (ja) |
| KR (1) | KR960029977A (ja) |
| GB (1) | GB2297420B (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5930217A (ja) * | 1982-08-06 | 1984-02-17 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 誤り検出機能を有する復調器 |
-
1995
- 1995-01-25 JP JP7028694A patent/JPH08201448A/ja active Pending
- 1995-12-26 KR KR1019950056243A patent/KR960029977A/ko not_active Ceased
-
1996
- 1996-01-25 GB GB9601457A patent/GB2297420B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9601457D0 (en) | 1996-03-27 |
| GB2297420A (en) | 1996-07-31 |
| KR960029977A (ko) | 1996-08-17 |
| GB2297420B (en) | 1997-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5121263A (en) | Method and apparatus for determining the error rate of magnetic recording disk drives having a amplitude sampling data detection | |
| EP0575933B1 (en) | Apparatus for measuring skew timing errors | |
| US4626933A (en) | Method and apparatus for qualifying data | |
| JP3395210B2 (ja) | 同期信号検出器及び同期信号検出方法 | |
| KR950012429A (ko) | 부호간 간섭에 의한 신호파형왜곡의 보정기능을 갖는 데이타 변별장치 | |
| JPH05198098A (ja) | ディジタル式ピーク検知器及びピーク位置予測方法 | |
| JPH08201448A (ja) | 周期計測判定装置 | |
| US4578720A (en) | Self-clocking code demodulator with error detecting capability | |
| US6940931B2 (en) | Clock-synchronism evaluating apparatus and method | |
| EP0222132B1 (en) | Digital data separator | |
| JPH1019654A (ja) | 感震装置 | |
| US5822331A (en) | Bit error measuring apparatus | |
| JP3761864B2 (ja) | 特徴認識時間シフト相関方法および装置 | |
| RU2055395C1 (ru) | Знаковый коррелометр | |
| JP3156273B2 (ja) | ポインタ処理回路 | |
| US6082169A (en) | Method for detecting water meter malfunction, calculating the duration thereof, and device for implementing same | |
| JP3565365B2 (ja) | 光ディスクの評価装置 | |
| JPH1090427A (ja) | 感震装置 | |
| JP4123422B2 (ja) | 時間測定装置 | |
| JP2000348441A (ja) | 磁気記録データのジッタ測定装置 | |
| JPH08233842A (ja) | 速度検出装置およびその異常検出方法 | |
| JP3688997B2 (ja) | ディジタル位相ロックループ回路 | |
| KR970019598A (ko) | 비디오엔코더의 비정상 상태판별 및 자동 복구회로 | |
| JP2824844B2 (ja) | 超音波測定装置の時間計測回路 | |
| JP2815586B2 (ja) | 光デイスク欠陥検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991217 |