JPH08201456A - 方形波−電圧変換回路 - Google Patents
方形波−電圧変換回路Info
- Publication number
- JPH08201456A JPH08201456A JP761995A JP761995A JPH08201456A JP H08201456 A JPH08201456 A JP H08201456A JP 761995 A JP761995 A JP 761995A JP 761995 A JP761995 A JP 761995A JP H08201456 A JPH08201456 A JP H08201456A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- square wave
- output
- input
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 方形波入力のデューティに応じて０Ｖまでの
出力電圧を得ることが可能な方形波−電圧変換回路を提
供することを目的とする。 【構成】 積分回路２で方形波入力を積分して方形波の
デューティに応じた電圧に変換し、オペアンプ３で増幅
して入力抵抗器４を介してオペアンプ５の一端に入力
し、基準電圧を他端に入力し、オペアンプ５で前記両入
力の差を増幅して出力し、オペアンプ５の出力飽和電圧
の下限より大きな値のツェナー電圧を有するツェナーダ
イオード２５を基準電位（アース）側に、基準電位側が
アノード側となるようにして接続し、オペアンプ５の出
力部とツェナーダイオード２５のカソード間から、方形
波のデューティに応じた電圧を出力するように構成した
ものである。
出力電圧を得ることが可能な方形波−電圧変換回路を提
供することを目的とする。 【構成】 積分回路２で方形波入力を積分して方形波の
デューティに応じた電圧に変換し、オペアンプ３で増幅
して入力抵抗器４を介してオペアンプ５の一端に入力
し、基準電圧を他端に入力し、オペアンプ５で前記両入
力の差を増幅して出力し、オペアンプ５の出力飽和電圧
の下限より大きな値のツェナー電圧を有するツェナーダ
イオード２５を基準電位（アース）側に、基準電位側が
アノード側となるようにして接続し、オペアンプ５の出
力部とツェナーダイオード２５のカソード間から、方形
波のデューティに応じた電圧を出力するように構成した
ものである。
Description
【０００１】
【産業上の利用分野】本発明は、各種の計測器用回路に
関し、特に入力された方形波のデューティに応じた直流
電圧を出力する方形波−電圧変換回路に関する。
関し、特に入力された方形波のデューティに応じた直流
電圧を出力する方形波−電圧変換回路に関する。
【０００２】
【従来の技術】従来の方形波−電圧変換回路は図３に示
すように、積分回路２で入力端子１を介して入力された
方形波を積分し、方形波のデューティに応じた直流電圧
に変換してオペアンプ３の非反転入力端子に入力し、オ
ペアンプ３で非反転増幅を行って、入力抵抗器４を介し
てオペアンプ（差動増幅器）５の反転入力端子に入力
し、オペアンプ５で非反転入力端子に入力された基準電
圧との差を増幅して出力するようにしていた。ところ
が、出力段として使用するオペアンプ５に比較的安価な
ものを用いたときは、方形波のデューティを増しても図
４に示すように、例えば０．７Ｖ程度で飽和して出力電
圧が０Ｖまで低下しないといったことが生じていた。
すように、積分回路２で入力端子１を介して入力された
方形波を積分し、方形波のデューティに応じた直流電圧
に変換してオペアンプ３の非反転入力端子に入力し、オ
ペアンプ３で非反転増幅を行って、入力抵抗器４を介し
てオペアンプ（差動増幅器）５の反転入力端子に入力
し、オペアンプ５で非反転入力端子に入力された基準電
圧との差を増幅して出力するようにしていた。ところ
が、出力段として使用するオペアンプ５に比較的安価な
ものを用いたときは、方形波のデューティを増しても図
４に示すように、例えば０．７Ｖ程度で飽和して出力電
圧が０Ｖまで低下しないといったことが生じていた。
【０００３】
【発明が解決しようとする課題】従って、０Ｖ近辺の出
力が必要となる用途には使用できないといった問題点が
あった。本発明は、所定のツェナー電圧を有するツェナ
ーダイオードを基準電位側に、基準電位側がアノード側
となるようにして接続し、差動増幅器の出力部と前記ツ
ェナーダイオードのカソード間とから、方形波のデュー
ティに応じた直流電圧を取り出すことにより、デューテ
ィに応じて０Ｖまでの出力電圧を得ることが可能な方形
波−電圧変換回路を提供することを目的とする。
力が必要となる用途には使用できないといった問題点が
あった。本発明は、所定のツェナー電圧を有するツェナ
ーダイオードを基準電位側に、基準電位側がアノード側
となるようにして接続し、差動増幅器の出力部と前記ツ
ェナーダイオードのカソード間とから、方形波のデュー
ティに応じた直流電圧を取り出すことにより、デューテ
ィに応じて０Ｖまでの出力電圧を得ることが可能な方形
波−電圧変換回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】本願第１の発明は、方形
波を積分して方形波のデューティに応じた電圧に変換
し、この変換された電圧を一端に入力し、基準電圧を他
端に入力し、前記両入力の差を増幅して出力する差動増
幅器を備えた方形波−電圧変換回路において、基準電位
側に所定のツェナー電圧を有するツェナーダイオード
を、基準電位側がアノード側となるようにして接続し、
前記差動増幅器の出力部と前記ツェナーダイオードのカ
ソード間とから、方形波のデューティに応じた電圧を出
力することを特徴とする。
波を積分して方形波のデューティに応じた電圧に変換
し、この変換された電圧を一端に入力し、基準電圧を他
端に入力し、前記両入力の差を増幅して出力する差動増
幅器を備えた方形波−電圧変換回路において、基準電位
側に所定のツェナー電圧を有するツェナーダイオード
を、基準電位側がアノード側となるようにして接続し、
前記差動増幅器の出力部と前記ツェナーダイオードのカ
ソード間とから、方形波のデューティに応じた電圧を出
力することを特徴とする。
【０００５】本願第２の発明は、前記差動増幅器の基準
電圧入力回路が、基準電圧発生部と、この基準電圧発生
部から直列に接続された少なくとも２つの抵抗器を通し
て前記ツェナーダイオードのカソードに接続された基準
電圧分割用回路と、前記２つの抵抗器の中間より分割さ
れた基準電圧を前記差動増幅器の非反転入力端子に入力
する回路とからなるものである。本願第３の発明は、前
記ツェナーダイオードのツェナー電圧値を前記差動増幅
器の出力飽和電圧の下限より大きな値としたことを特徴
とする。
電圧入力回路が、基準電圧発生部と、この基準電圧発生
部から直列に接続された少なくとも２つの抵抗器を通し
て前記ツェナーダイオードのカソードに接続された基準
電圧分割用回路と、前記２つの抵抗器の中間より分割さ
れた基準電圧を前記差動増幅器の非反転入力端子に入力
する回路とからなるものである。本願第３の発明は、前
記ツェナーダイオードのツェナー電圧値を前記差動増幅
器の出力飽和電圧の下限より大きな値としたことを特徴
とする。
【０００６】
【作用】本願第１の発明の方形波−電圧変換回路におい
ては、出力段の増幅器を差動増幅器として構成し、入力
された方形波を積分して方形波のデューティに応じた電
圧に変換し、この変換された電圧を差動増幅器の一端に
入力し、他端に基準電圧を入力し、前記両入力の差を増
幅して出力するようにし、所定のツェナー電圧を有する
ツェナーダイオードを基準電位側に、基準電位側がアノ
ード側となるようにして接続し、差動増幅器の出力部と
ツェナーダイオードのカソード間とから、方形波のデュ
ーティに応じた電圧を出力するようにしており、ツェナ
ーダイオードにツェナー電圧値が差動増幅器の出力飽和
電圧の下限より大きな値のものを用いれば、方形波のデ
ューティに応じて０Ｖまでの出力電圧を得ることが可能
となる。
ては、出力段の増幅器を差動増幅器として構成し、入力
された方形波を積分して方形波のデューティに応じた電
圧に変換し、この変換された電圧を差動増幅器の一端に
入力し、他端に基準電圧を入力し、前記両入力の差を増
幅して出力するようにし、所定のツェナー電圧を有する
ツェナーダイオードを基準電位側に、基準電位側がアノ
ード側となるようにして接続し、差動増幅器の出力部と
ツェナーダイオードのカソード間とから、方形波のデュ
ーティに応じた電圧を出力するようにしており、ツェナ
ーダイオードにツェナー電圧値が差動増幅器の出力飽和
電圧の下限より大きな値のものを用いれば、方形波のデ
ューティに応じて０Ｖまでの出力電圧を得ることが可能
となる。
【０００７】さらに、本願第２及び第３の発明の方形波
−電圧変換回路においては、前記第１の発明において、
差動増幅器の基準電圧入力回路を、基準電圧発生部と、
この基準電圧発生部から直列に接続された少なくとも２
つの抵抗器を通して前記ツェナーダイオードのカソード
に接続された基準電圧分割用回路と、前記２つの抵抗器
の中間より分割された基準電圧を前記差動増幅器の非反
転入力端子に入力する回路とで構成し、ツェナーダイオ
ードにツェナー電圧値が差動増幅器の出力飽和電圧の下
限より大きな値のものを用いるようにしており、従っ
て、入力された方形波のデューティに応じて０Ｖまでの
出力電圧を得ることが可能となる。
−電圧変換回路においては、前記第１の発明において、
差動増幅器の基準電圧入力回路を、基準電圧発生部と、
この基準電圧発生部から直列に接続された少なくとも２
つの抵抗器を通して前記ツェナーダイオードのカソード
に接続された基準電圧分割用回路と、前記２つの抵抗器
の中間より分割された基準電圧を前記差動増幅器の非反
転入力端子に入力する回路とで構成し、ツェナーダイオ
ードにツェナー電圧値が差動増幅器の出力飽和電圧の下
限より大きな値のものを用いるようにしており、従っ
て、入力された方形波のデューティに応じて０Ｖまでの
出力電圧を得ることが可能となる。
【０００８】
【実施例】図１は、本発明の方形波−電圧変換回路の一
実施例を示す構成図である。入力端子１には図に示すよ
うなデューティ（ｔ／Ｔ）の方形波が入力されており、
積分回路２で入力された方形波を積分する。積分回路２
は、例えば所定の定数を有する複数段の積分回路で構成
し、デューティが１００％のときは約５Ｖ、２０％のと
きは約１Ｖの直流電圧に変換し、オペアンプ３の非反転
入力端子に入力している。オペアンプ３は非反転増幅回
路としてあり、反転入力端子とアース間を抵抗器８で接
続し、反転入力端子とオペアンプ３の出力部を抵抗器９
で接続し、抵抗器８と抵抗器９とを同じ値として、増幅
度が２倍になるように構成しており、出力を入力抵抗器
４を介してオペアンプ５の反転入力端子に入力してい
る。
実施例を示す構成図である。入力端子１には図に示すよ
うなデューティ（ｔ／Ｔ）の方形波が入力されており、
積分回路２で入力された方形波を積分する。積分回路２
は、例えば所定の定数を有する複数段の積分回路で構成
し、デューティが１００％のときは約５Ｖ、２０％のと
きは約１Ｖの直流電圧に変換し、オペアンプ３の非反転
入力端子に入力している。オペアンプ３は非反転増幅回
路としてあり、反転入力端子とアース間を抵抗器８で接
続し、反転入力端子とオペアンプ３の出力部を抵抗器９
で接続し、抵抗器８と抵抗器９とを同じ値として、増幅
度が２倍になるように構成しており、出力を入力抵抗器
４を介してオペアンプ５の反転入力端子に入力してい
る。
【０００９】オペアンプ５は反転増幅回路としてあり、
反転入力端子とオペアンプ５の出力部を抵抗器１０で接
続し、オペアンプ５の非反転入力端子には基準電圧を分
割して入力している。基準電圧発生部１１としては３端
子レギュレータ等の電圧発生回路を用い、基準電圧発生
部１１の出力部に一定した基準電圧、例えば１０Ｖを発
生させる。
反転入力端子とオペアンプ５の出力部を抵抗器１０で接
続し、オペアンプ５の非反転入力端子には基準電圧を分
割して入力している。基準電圧発生部１１としては３端
子レギュレータ等の電圧発生回路を用い、基準電圧発生
部１１の出力部に一定した基準電圧、例えば１０Ｖを発
生させる。
【００１０】基準電圧発生部１１の出力部から、抵抗器
１３、抵抗器１４及び基準電位（アース）側をアノード
としたツェナーダイオード２５を介してアースに接続し
ており、発生させた基準電圧を分割して抵抗器１３と抵
抗器１４の接続点の中間から取り出し、オペアンプ５の
非反転入力端子に入力している。オペアンプ５では反転
入力端子に入力された入力電圧と、非反転入力端子に入
力された基準電圧との差を増幅し、反転させて出力す
る。
１３、抵抗器１４及び基準電位（アース）側をアノード
としたツェナーダイオード２５を介してアースに接続し
ており、発生させた基準電圧を分割して抵抗器１３と抵
抗器１４の接続点の中間から取り出し、オペアンプ５の
非反転入力端子に入力している。オペアンプ５では反転
入力端子に入力された入力電圧と、非反転入力端子に入
力された基準電圧との差を増幅し、反転させて出力す
る。
【００１１】方形波−電圧変換回路の出力は、オペアン
プ５の出力部とツェナーダイオード２５のカソード間か
らフィルタ回路を介して取り出すようにしている。フィ
ルタ回路はコイル１６及びコイル１９並びにコンデンサ
１７及びコンデンサ１８で構成するようにしており、オ
ペアンプ５の出力部と出力端子６間をコイル１６で接続
し、ツェナーダイオード２５のカソードと出力端子７間
をコイル１９で接続し、オペアンプ５の出力部とツェナ
ーダイオード２５のカソード間にコンデンサ１７を接続
し、出力端子６と出力端子７間にコンデンサ１８を接続
し、これらで構成されたフィルタ回路で直流出力電圧の
リップルを除去して出力端子６及び７間に、入力信号の
方形波のデューティに応じた電圧を出力する。
プ５の出力部とツェナーダイオード２５のカソード間か
らフィルタ回路を介して取り出すようにしている。フィ
ルタ回路はコイル１６及びコイル１９並びにコンデンサ
１７及びコンデンサ１８で構成するようにしており、オ
ペアンプ５の出力部と出力端子６間をコイル１６で接続
し、ツェナーダイオード２５のカソードと出力端子７間
をコイル１９で接続し、オペアンプ５の出力部とツェナ
ーダイオード２５のカソード間にコンデンサ１７を接続
し、出力端子６と出力端子７間にコンデンサ１８を接続
し、これらで構成されたフィルタ回路で直流出力電圧の
リップルを除去して出力端子６及び７間に、入力信号の
方形波のデューティに応じた電圧を出力する。
【００１２】図２は、本発明の方形波−電圧変換回路の
出力特性の説明図である。ツェナーダイオード２５にツ
ェナー電圧値をオペアンプ５の出力飽和電圧の下限より
大きな値のもの、例えば２．４Ｖのものを使用すれば、
出力端子６の電位は、入力信号の方形波のデューティが
１００％のときは約２．４Ｖ、２０％のときは約（８＋
２．４）Ｖとなる。出力端子７の電位は常時ツェナー電
圧値、２．４Ｖに保たれるため、出力端子６及び７間か
らは各々の出力端子の電位の差分値が出力電圧として得
られ、図２に示すように、デューティが１００％のとき
０Ｖ、デューティが２０％のとき８Ｖが出力され、従っ
て、方形波のデューティに応じて０Ｖまでの出力電圧
（Ｖｏ）を得ることができる。
出力特性の説明図である。ツェナーダイオード２５にツ
ェナー電圧値をオペアンプ５の出力飽和電圧の下限より
大きな値のもの、例えば２．４Ｖのものを使用すれば、
出力端子６の電位は、入力信号の方形波のデューティが
１００％のときは約２．４Ｖ、２０％のときは約（８＋
２．４）Ｖとなる。出力端子７の電位は常時ツェナー電
圧値、２．４Ｖに保たれるため、出力端子６及び７間か
らは各々の出力端子の電位の差分値が出力電圧として得
られ、図２に示すように、デューティが１００％のとき
０Ｖ、デューティが２０％のとき８Ｖが出力され、従っ
て、方形波のデューティに応じて０Ｖまでの出力電圧
（Ｖｏ）を得ることができる。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
所定のツェナー電圧を有するツェナーダイオードを基準
電位側に、基準電位側がアノード側となるようにして接
続し、差動増幅器の基準電圧入力回路を、基準電圧発生
部と、この基準電圧発生部から直列に接続された少なく
とも２つの抵抗器を通して前記ツェナーダイオードのカ
ソードに接続された基準電圧分割用回路と、前記２つの
抵抗器の中間より分割された基準電圧を差動増幅器の非
反転入力端子に入力する回路で構成し、差動増幅器の出
力部とツェナーダイオードのカソード間とから、方形波
のデューティに応じた電圧を取り出すようにし、ツェナ
ーダイオードのツェナー電圧値を差動増幅器の出力飽和
電圧の下限より大きな値としているため、従って、入力
された方形波のデューティに応じて０Ｖまでの出力電圧
を得ることが可能な方形波−電圧変換回路を提供するこ
とができる。
所定のツェナー電圧を有するツェナーダイオードを基準
電位側に、基準電位側がアノード側となるようにして接
続し、差動増幅器の基準電圧入力回路を、基準電圧発生
部と、この基準電圧発生部から直列に接続された少なく
とも２つの抵抗器を通して前記ツェナーダイオードのカ
ソードに接続された基準電圧分割用回路と、前記２つの
抵抗器の中間より分割された基準電圧を差動増幅器の非
反転入力端子に入力する回路で構成し、差動増幅器の出
力部とツェナーダイオードのカソード間とから、方形波
のデューティに応じた電圧を取り出すようにし、ツェナ
ーダイオードのツェナー電圧値を差動増幅器の出力飽和
電圧の下限より大きな値としているため、従って、入力
された方形波のデューティに応じて０Ｖまでの出力電圧
を得ることが可能な方形波−電圧変換回路を提供するこ
とができる。
【図１】本発明の方形波−電圧変換回路の一実施例を示
す構成図である。
す構成図である。
【図２】本発明の方形波−電圧変換回路の出力特性の説
明図である。
明図である。
【図３】従来の方形波−電圧変換回路の構成図である。
【図４】従来の方形波−電圧変換回路の出力特性の説明
図である。
図である。
１ 入力端子 ２ 積分回路 ３ オペアンプ ４ 抵抗器 ５ オペアンプ ６ 出力端子 ７ 出力端子 ８ 抵抗器 ９ 抵抗器 １０ 抵抗器 １１ 基準電圧発生部 １３ 抵抗器 １４ 抵抗器 １６ コイル １７ コンデンサ １８ コンデンサ １９ コイル ２５ ツェナーダイオード
Claims (3)
- 【請求項１】 方形波を積分して方形波のデューティに
応じた電圧に変換し、この変換された電圧を一端に入力
し、基準電圧を他端に入力し、前記両入力の差を増幅し
て出力する差動増幅器を備えた方形波−電圧変換回路に
おいて、基準電位側に所定のツェナー電圧を有するツェ
ナーダイオードを、基準電位側がアノード側となるよう
にして接続し、前記差動増幅器の出力部と前記ツェナー
ダイオードのカソード間とから、方形波のデューティに
応じた電圧を出力することを特徴とする方形波−電圧変
換回路。 - 【請求項２】 前記差動増幅器の基準電圧入力回路が、
基準電圧発生部と、この基準電圧発生部から直列に接続
された少なくとも２つの抵抗器を通して前記ツェナーダ
イオードのカソードに接続された基準電圧分割用回路
と、前記２つの抵抗器の中間より分割された基準電圧を
前記差動増幅器の非反転入力端子に入力する回路とから
なる請求項１記載の方形波−電圧変換回路。 - 【請求項３】 前記ツェナーダイオードのツェナー電圧
値を前記差動増幅器の出力飽和電圧の下限より大きな値
としたことを特徴とする請求項１記載の方形波−電圧変
換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP761995A JPH08201456A (ja) | 1995-01-20 | 1995-01-20 | 方形波−電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP761995A JPH08201456A (ja) | 1995-01-20 | 1995-01-20 | 方形波−電圧変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08201456A true JPH08201456A (ja) | 1996-08-09 |
Family
ID=11670840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP761995A Pending JPH08201456A (ja) | 1995-01-20 | 1995-01-20 | 方形波−電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08201456A (ja) |
-
1995
- 1995-01-20 JP JP761995A patent/JPH08201456A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6388520B2 (en) | Semiconductor integrated circuit | |
| CN1132083C (zh) | 电压至电流转换器和电压信号至电流信号的转换方法 | |
| KR100526642B1 (ko) | 저항기네트워크에의해공통모드전압거절을가진싱글엔드형신호로차동신호를변환하기위한전자회로 | |
| EP1898526B1 (en) | Low-pass filter and voltage-current conversion circuit used in the same | |
| US5489872A (en) | Transconductance-capacitor filter circuit with current sensor circuit | |
| JPH08201456A (ja) | 方形波−電圧変換回路 | |
| JPS6184913A (ja) | 高域通過回路装置 | |
| JPH0634246B2 (ja) | 時定数可変形の微分器 | |
| JPH09191227A (ja) | 電圧平滑化回路装置 | |
| JP3164192B2 (ja) | 方形波−電圧変換回路 | |
| EP0812062A2 (en) | Gain-variable amplifier with wide control range | |
| JP2725290B2 (ja) | 電力増幅回路 | |
| JPH10190463A (ja) | 信号処理装置 | |
| KR0157118B1 (ko) | 에미터 팔로워를 유동성 부하로 사용하는 차동 증폭기 | |
| JP2001183396A (ja) | 差動プローブ | |
| US11943592B2 (en) | Single to differential conversion in silicon microphone amplifiers | |
| KR101183986B1 (ko) | 고입력 임피던스를 갖는 리드아웃 회로 | |
| JPH07177036A (ja) | Ｄ−ａ変換回路装置 | |
| KR20250072345A (ko) | 신호 증폭 장치 | |
| JPH0637451Y2 (ja) | 基準電圧発生回路 | |
| JPH0398305A (ja) | 差動増幅器 | |
| JPH1079642A (ja) | フィルタ回路 | |
| JPS6253962B2 (ja) | ||
| JPH08313574A (ja) | 方形波−電圧変換回路 | |
| JPH06283965A (ja) | アクティブ型ローパスフィルタ |