JPH08202687A - パイプライン制御方式 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、ベクトルプロセッサで実行されるパ
イプライン制御方式に関し、連鎖関係にあるベクトル命
令のみを少ないハードウェア量で制御できるようにする
ことを目的とする。 【構成】主記憶からベクトルデータを読み出してベクト
ルレジスタにロードするロードパイプラインと、ベクト
ルレジスタからベクトルデータを読み出して主記憶にス
トアするストアパイプラインと、ベクトルレジスタから
ベクトルデータを読み出して演算処理を実行してベクト
ルレジスタに書き込む複数の演算パイプラインとを備え
るベクトルプロセッサにおいて、ベクトルレジスタの各
要素対応に、要素データの使用の可否を表示するフラグ
を用意する構成を採り、かつ、演算パイプラインは、こ
のフラグ値を要素データに対応付けて伝播するととも
に、このフラグ値に従って演算処理を実行するか否かを
決定するように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ベクトルプロセッサで
実行されるパイプライン制御方式に関し、特に、連鎖関
係にあるベクトル命令のみを少ないハードウェア量で制
御できるようにするパイプライン制御方式に関する。

【０００２】近年、計算機に対して一層の数値計算能力
が求められるようになり、スーパーコンピュータをはじ
め、ワークステーション等の小型コンピュータについて
も、数値演算を高速に実行するベクトルプロセッサを装
備することが多くなってきている。

【０００３】このベクトルプロセッサでは、高速処理を
実現するために、パイプラインを多重化するとともに、
先行するベクトル命令によってベクトルレジスタへ書き
込まれる結果を、その先行命令の終了を待たずに、後続
のベクトル命令がベクトルレジスタから読み出して使用
するという命令連鎖の実行形態を採っている。

【０００４】この命令連鎖の実行形態では、先行するベ
クトル命令が遅延するときには、それに同期させて、後
続のベクトル命令を遅延させていく必要があるが、この
遅延処理を少ないハードウェア量で実現していく必要が
ある。

【０００５】

【従来の技術】従来では、命令連鎖の実行形態を採ると
きにあって、メモリアクセス待ちによりロードパイプラ
インに遅延が生ずると、ベクトルロード命令と命令連鎖
する実行中のベクトル命令が存在するときには、ロード
パイプライン以外の全てのパイプラインを停止させるこ
とで、ベクトルレジスタの読み書きの不当な追い越しを
回避するという構成を採っていた。

【０００６】しかしながら、この構成に従っていると、
ロードパイプライン以外の全てのパイプラインを停止さ
せることから、連鎖関係にないベクトル命令までも停止
させてしまうという問題点があった。

【０００７】そこで、実行中の全てのベクトル命令が使
用しているベクトルレジスタの番号と、読み／書きの種
別と、命令連鎖の有無とを保持することに加えて、同時
実行中のベクトルロード命令の内のどれと連鎖関係にあ
るのかを表示する識別データを保持する構成を採って、
ロードパイプラインに遅延が生ずるときに、それに連鎖
するベクトル命令を実行しているパイプラインのみを停
止させる構成を採るようになってきた。

【０００８】しかしながら、このような従来技術に従っ
ていても、連鎖関係にあるパイプラインのみを停止させ
てはいるものの、パイプラインそのものを停止させてい
ることから、そのパイプラインで実行中の連鎖関係にな
いベクトル命令まで停止させてしまうという問題点が残
されていた。

【０００９】しかも、従来技術のように、実行中の全て
のベクトル命令が使用しているベクトルレジスタの番号
と、読み／書きの種別と、命令連鎖の有無と、連鎖関係
の識別データとを保持する構成を採っていると、大量の
フリップフロップを用意しなければならないとともに、
これらの情報を毎時刻更新するために、大量の高速比較
器を用意しなければならないという問題点があった。そ
して、これがために、論理回路として実現する場合の物
理的制限により、実際にパイプラインに投入できるベク
トル命令数よりも少ない数のベクトル命令しか投入でき
ないという問題点があった。

【００１０】本発明はかかる事情に鑑みてなされたもの
であって、連鎖関係にあるベクトル命令のみを少ないハ
ードウェア量で制御できるようにする新たなパイプライ
ン制御方式の提供を目的とする。

【００１１】

【課題を解決するための手段】図１に本発明の原理構成
を図示する。図中、１は本発明を具備するベクトルプロ
セッサである。

【００１２】このベクトルプロセッサ１は、主記憶１０
と、ベクトルレジスタ１１を備えるベクトルレジスタ機
構１２と、ベクトルロード命令に応答して、主記憶１０
からベクトルデータを読み出してベクトルレジスタ１１
にロードするロードパイプライン１３と、ベクトルスト
ア命令に応答して、ベクトルレジスタ１１からベクトル
データを読み出して主記憶１０にストアするストアパイ
プライン１４と、ベクトル演算命令に応答して、ベクト
ルレジスタ１１からベクトルデータを読み出し演算処理
を実行してベクトルレジスタ１１に書き込む複数の演算
パイプライン１５とを備える。

【００１３】このベクトルレジスタ１１は、ベクトルデ
ータの各要素対応に、その要素データの使用可否を表示
するフラグを用意する。一方、ベクトルレジスタ機構１
２は、ベクトルレジスタ１１を備える他に、ロードパイ
プライン１３の制御を実行するロードパイプライン制御
手段１６と、ストアパイプライン１４の制御を実行する
ストアパイプライン制御手段１７と、演算パイプライン
１５の制御を実行する演算パイプライン制御手段１８
と、リセット時に、ベクトルレジスタ１１の持つ全フラ
グに使用可能を書き込む第５の制御手段１９とを備え
る。

【００１４】このロードパイプライン制御手段１６は、
ベクトルロード命令の実行に遅れが生ずるときに、書込
先となるベクトルレジスタ１１の持つフラグの制御処理
等を実行する第１の制御手段２０と、ベクトルロード命
令の発信要求があるときに、書込先となるベクトルレジ
スタ１１の先頭要素の持つフラグ値が使用可能を表示す
るときには、そのフラグ値を使用不可能に変更してから
命令実行に入ることを指示し、一方、そのフラグ値が使
用不可能を表示するときには、そのフラグ値が使用可能
を表示することになるまで、命令実行の保留を指示する
第４の制御手段２１とを備える。

【００１５】ストアパイプライン制御手段１７は、ベク
トルストア命令の実行時に、読出対象となるベクトルレ
ジスタ１１の読出要素の制御処理を実行する第２の制御
手段２２を備える。

【００１６】演算パイプライン制御手段１８は、ベクト
ル演算命令の実行時に、読出対象となるベクトルレジス
タ１１の読出要素の制御処理を実行する第２の制御手段
２２と、ベクトル演算命令の実行時に、書込先となるベ
クトルレジスタ１１の持つフラグの制御処理等を実行す
る第３の制御手段２３と、ベクトル演算命令の発信要求
があるときに、書込先となるベクトルレジスタ１１の先
頭要素の持つフラグ値が使用可能を表示するときには、
そのフラグ値を使用不可能に変更してから命令実行に入
ることを指示し、一方、そのフラグ値が使用不可能を表
示するときには、そのフラグ値が使用可能を表示するこ
とになるまで、命令実行の保留を指示する第４の制御手
段２１とを備える。

【００１７】

【作用】本発明では、ロードパイプライン制御手段１６
の持つ第１の制御手段２０は、ベクトルロード命令の実
行に遅れが生ずるときに、書込先となるベクトルレジス
タ１１の要素の持つフラグに使用不可能を書き込むとと
もに、書込要素のアドレスをそのまま維持し、一方、遅
れが生じないときに、書込先となるベクトルレジスタ１
１の要素の持つフラグに使用可能を書き込むとともに、
書込要素のアドレスを次要素に進めるように制御する。

【００１８】このようにして、ベクトルレジスタ１１の
各要素対応に、その要素データの使用の可否を表示する
フラグが用意されると、演算パイプライン制御手段１８
の持つ第２の制御手段２２は、ベクトル演算命令の実行
時に、読出対象となるベクトルレジスタ１１の要素の持
つフラグ値を読み取って、そのフラグ値が使用可能を表
示するときには、読出要素のアドレスを次要素に進め、
一方、そのフラグ値が使用不可能を表示するときには、
読出要素のアドレスをそのまま維持するようにと制御す
る。

【００１９】この第２の制御手段２２の制御処理を受け
て、演算パイプライン１５は、ベクトルレジスタ１１か
らベクトルデータを読み出すときに、ベクトルデータの
持つフラグ値を要素データに対応付けて伝播するととも
に、そのフラグ値が使用可能を表示するときに演算処理
を実行し、使用不可能を表示するときには、演算処理を
実行せずにフラグ値の伝播処理のみを実行する。あるい
は、常に演算処理を実行して、そのフラグ値に従って、
その演算結果が有効なものであるのか無効なものである
のかを表示する。

【００２０】そして、演算パイプライン制御手段１８の
持つ第３の制御手段２３は、ベクトル演算命令の実行時
に、演算パイプライン１５の最終ステージの持つフラグ
値を読み取って、そのフラグ値が使用可能を表示すると
きには、書込先となるベクトルレジスタ１１の要素の持
つフラグに使用可能を書き込むとともに、書込要素のア
ドレスを次要素に進め、一方、そのフラグ値が使用不可
能を表示するときには、書込先となるベクトルレジスタ
１１の要素の持つフラグに使用不可能を書き込むととも
に、書込要素のアドレスをそのまま維持するようにと制
御することで、ベクトルレジスタ１１の要素の持つフラ
グ値が要素データの使用の可否を表示するようにと制御
する。

【００２１】そして、ストアパイプライン制御手段１７
の持つ第２の制御手段２２は、ベクトルストア命令の実
行時に、読出対象となるベクトルレジスタ１１の要素の
持つフラグ値を読み取って、そのフラグ値が使用可能を
表示するときには、読出要素のアドレスを次要素に進
め、一方、そのフラグ値が使用不可能を表示するときに
は、読出要素のアドレスをそのまま維持するようにと制
御することで、主記憶１０に対して正確なベクトルデー
タを書き込む。

【００２２】このように、本発明によれば、ベクトルロ
ード命令が遅延した場合、その遅延したベクトルロード
命令に、直接的あるいは間接的に連鎖しているベクトル
命令のみを同期して遅延させ、連鎖関係にない他のベク
トル命令は遅延させずに実行できるようになる。そし
て、これを、大量のフリップフロップや、大量の高速比
較器を用いずに実現できるようになることから、従来技
術の持つ問題点を一挙に解決できるようになるのであ
る。

【００２３】

【実施例】以下、実施例に従って本発明を詳細に説明す
る。上述したように、本発明は、図２に示すように、ベ
クトルレジスタ１１に格納されるベクトルデータの各要
素対応に、その要素データの使用の可否を表示するフラ
グを用意する構成を採って、演算パイプライン１５が、
そのフラグ値を要素データに対応付けて伝播するととも
に、そのフラグ値に従って演算処理を実行するか否かを
決定する構成を採ることで、ベクトルロード命令が遅延
した場合、その遅延したベクトルロード命令に連鎖して
いるベクトル命令のみを同期して遅延させ、連鎖関係に
ない他のベクトル命令は遅延させずに実行できることを
実現するものである。

【００２４】ベクトルレジスタ機構１２は、このフラグ
（以下、要素使用可能フラグと称する）の制御処理と、
ベクトルレジスタ１１のアクセス先の制御処理とを実行
する機能を持つものである。

【００２５】図３ないし図８に、このベクトルレジスタ
機構１２の実行する処理フローを図示する。次に、これ
らの処理フローに従って、本発明を詳細に説明する。な
お、従来技術通りに、ベクトル命令の発信は１時刻に１
つ以下とし、命令制御機構（ＶＩ）は、実行中のベクト
ル命令が読み出しを行っているベクトルレジスタ１１に
対して書き込みを行う後続命令については、先行命令の
読み出しが終了するまで発信を保留する構成を採る。

【００２６】ベクトルレジスタ機構１２は、リセットが
実行されると、図３の処理フローに示すように、ベクト
ルレジスタ１１の持つ全ての要素使用可能フラグに、
「使用可能」を書き込む。これは、プログラムミスによ
るデッドロックを防ぐために行う処理である。

【００２７】ベクトル命令の遅れは、ベクトルロード命
令の実行時にメモリアクセス待ちが起こって、ロードパ
イプライン１３に遅れが生ずることから発生する。これ
から、ベクトルレジスタ機構１２は、ベクトルロード命
令が実行されると、図４の処理フローに示すように、先
ず最初に、ステップ１で、ロードパイプライン１３に遅
れが生ずるか否かを監視して、遅れが生じていないこと
を判断（一度遅れて、その後遅れないときも含む）する
ときには、ステップ２に進んで、ロードパイプライン１
３の最終ステージのデータを、書込先となるベクトルレ
ジスタ１１の要素位置（書込要素アドレスの指す要素位
置）に書き込み、続くステップ３で、その要素位置の要
素使用可能フラグに「使用可能」を書き込み、続くステ
ップ４で、書込要素アドレスを次の要素に進める。

【００２８】一方、ステップ１で、ロードパイプライン
１３に遅れの生じたことを判断するときには、ステップ
５に進んで、書込要素アドレスの指す要素位置の要素使
用可能フラグに「使用不可能」を書き込み、続くステッ
プ６で、書込要素アドレスをそのまま維持する。

【００２９】そして、ステップ４及びステップ６の処理
を終了すると、ステップ７に進んで、全要素についての
ロードが完了したのか否かを判断して、完了を判断する
ときには全処理を終了し、未完了を判断するときにはス
テップ１に戻っていく。

【００３０】このようにして、ベクトルロード命令の実
行時に、ベクトルレジスタ１１の要素の持つ要素使用可
能フラグに、その要素データが使用可能である場合には
「使用可能」が書き込まれ、その要素データが使用不可
能である場合には「使用不可能」が書き込まれていくこ
とになる。

【００３１】このベクトルロード命令に命令連鎖するベ
クトル演算命令が実行されるときには、使用可能なベク
トルデータをその旨を表示しつつ演算パイプライン１５
に投入していく必要がある。

【００３２】これから、ベクトルレジスタ機構１２は、
ベクトル演算命令が実行されると、図５の処理フローに
示すように、先ず最初に、ステップ１で、読出対象とな
るベクトルレジスタ１１の要素位置（読出要素アドレス
の指す要素位置）の要素使用可能フラグ値を読み取り、
続くステップ２で、その要素使用可能フラグ値が「使用
可能」を表示しているのか否かを判断する。

【００３３】このステップ２で、要素使用可能フラグ値
が「使用可能」を表示していることを判断するときに
は、ステップ３に進んで、読出要素アドレスの指す要素
位置の要素データと、「使用可能」のフラグ値とを演算
パイプライン１５に投入し、続くステップ４で、読出要
素アドレスを次の要素に進める。

【００３４】一方、ステップ２で、要素使用可能フラグ
値が「使用不可能」を表示していることを判断するとき
には、ステップ５に進んで、「使用不可能」のフラグ値
を演算パイプライン１５に投入し、続くステップ６で、
読出要素アドレスをそのまま維持する。

【００３５】そして、ステップ４及びステップ６の処理
を終了すると、ステップ７に進んで、全要素についての
読み出しが完了したのか否かを判断して、完了を判断す
るときには全処理を終了し、未完了を判断するときには
ステップ１に戻っていく。

【００３６】このようにして、ベクトル演算命令の実行
時に、演算パイプライン１５に対して、使用可能である
のか否かのフラグ値を持つベクトルデータが投入されて
いくことになる。

【００３７】このベクトルデータの投入を受けて、演算
パイプライン１５は、伝播してくるフラグ値が使用可能
を表示するときには演算処理を実行し、使用不可能を表
示するときには、演算処理を実行しないように処理（例
外や異常も検出しない）する。あるいは、常に演算処理
を実行して、そのフラグ値に従って、その演算結果が有
効なものであるのか無効なものであるのかを表示する。
従って、演算パイプライン１５の最終ステージの持つデ
ータ（ベクトルレジスタ１１に書き込む演算結果デー
タ）が、有効である場合と無効である場合が起こる。

【００３８】これから、ベクトルレジスタ機構１２は、
ベクトル演算命令が実行されると、図６の処理フローに
示すように、先ず最初に、ステップ１で、演算パイプラ
イン１５の最終ステージの持つフラグ値を読み取り、続
くステップ２で、そのフラグ値が「使用可能」を表示し
ているのか否かを判断する。

【００３９】このステップ２で、フラグ値が「使用可
能」を表示していることを判断するときには、ステップ
３に進んで、演算パイプライン１５の最終ステージの持
つデータを書込先となるベクトルレジスタ１１の要素位
置（書込要素アドレスの指す要素位置）に書き込み、続
くステップ４で、その要素位置の要素使用可能フラグに
「使用可能」を書き込み、続くステップ５で、書込要素
アドレスを次の要素に進める。

【００４０】一方、ステップ２で、フラグ値が「使用不
可能」を表示していることを判断するときには、ステッ
プ６に進んで、書込要素アドレスの指す要素位置の要素
使用可能フラグに「使用不可能」を書き込み、続くステ
ップ７で、書込要素アドレスをそのまま維持する。

【００４１】そして、ステップ５及びステップ７の処理
を終了すると、ステップ８に進んで、全要素についての
書き込みが完了したのか否かを判断して、完了を判断す
るときには全処理を終了し、未完了を判断するときには
ステップ１に戻っていく。

【００４２】このようにして、ベクトル演算命令の実行
時に、演算パイプライン１５の最終ステージの持つ有効
な演算結果データがベクトルレジスタ１１に書き込まれ
ていくことになる。

【００４３】このベクトルレジスタ１１の格納処理を受
けて、ベクトルレジスタ機構１２は、ベクトルストア命
令が実行されると、図７の処理フローに示すように、先
ず最初に、ステップ１で、読出対象となるベクトルレジ
スタ１１の要素位置（読出要素アドレスの指す要素位
置）の要素使用可能フラグ値を読み取り、続くステップ
２で、その要素使用可能フラグ値が「使用可能」を表示
しているのか否かを判断する。

【００４４】このステップ２で、要素使用可能フラグ値
が「使用可能」を表示していることを判断するときに
は、ステップ３に進んで、読出要素アドレスの指す要素
位置の要素データを読み出してストアパイプライン１４
に投入し、続くステップ４で、読出要素アドレスを次の
要素に進める。

【００４５】一方、ステップ２で、要素使用可能フラグ
値が「使用不可能」を表示していることを判断するとき
には、ステップ５に進んで、要素データをストアパイプ
ライン１４に投入することなく、読出要素アドレスをそ
のまま維持する。

【００４６】そして、ステップ４及びステップ５の処理
を終了すると、ステップ６に進んで、全要素についての
読み出しが完了したのか否かを判断して、完了を判断す
るときには全処理を終了し、未完了を判断するときには
ステップ１に戻っていく。

【００４７】このようにして、ベクトルストア命令の実
行時に、ベクトルレジスタ１１の格納する有効な演算結
果データが主記憶１０にストアされていくことになる。
この構成を採るときにあって、ベクトルロード命令やベ
クトル演算命令は、実行結果をベクトルレジスタ１１に
書き込んでいく処理を行うので、これらの命令の実行に
あたっては、実行結果を書き込むベクトルレジスタ１１
が使用可能状態にある必要がある。

【００４８】これから、ベクトルレジスタ機構１２は、
ベクトルロード命令やベクトル演算命令の発信要求があ
ると、図８の処理フローに示すように、そのベクトル命
令の実行開始の１クロック前に、書込先となるベクトル
レジスタ１１の先頭要素の持つ要素使用可能フラグ値を
読み取り、そのフラグ値が「使用可能」を表示している
のか否かを判断して、「使用可能」を表示しているとき
には、実行結果を書き込む前に後続命令が読み出しを開
始しないようにするために、そのフラグ値を「使用不可
能」に書き換えてから、命令実行に入ることを指示し、
一方、「使用不可能」を表示しているときには、そのベ
クトル命令が使用できない状態にあることを意味するの
で、命令実行の保留を指示して、「使用可能」に転ずる
まで待つ処理を実行する。

【００４９】次に、図９に示す命令連鎖を例にとって、
本発明のパイプライン制御について具体的に説明する。
ここで、この図９の命令連鎖では、ベクトルロード命令
のロード結果Ｂが、ベクトル乗算命令の第２オペラ
ンドに連鎖しており、ベクトルロード命令のロード結
果Ｄが、ベクトル加算命令の第２オペランドに連鎖し
ており、ベクトル乗算命令の乗算結果Ｗが、ベクトル
ストア命令のオペランドに連鎖していて、ベクトル命
令，が同時実行され、ベクトル命令，，，
が同時実行されることを想定している。

【００５０】図１０及び図１１に、この図９の命令連鎖
に対する本発明のパイプライン制御の一例を図示する。
ここで、図中の数値は、ベクトルレジスタ１１の要素番
号を表している。

【００５１】図１０に示す例では、ベクトルロード命令
とベクトル加算命令という連鎖関係にある２つの命
令が、連続して発信された場合を示している。ベクトル
ロード命令がメモリアクセスで待たされていて、まだ
ベクトルレジスタＤの第１要素の書き込みを始めていな
い状態のときに、後続のベクトル加算命令が発信され
てしまい、ベクトルレジスタＤの第１要素を読み出そう
としている。このとき、ベクトルレジスタＤの第１要素
の持つ要素使用可能フラグに、ベクトルロード命令の
発信時に「使用不可能」が書き込まれているので、ベク
トルレジスタＤの第１要素の読み出しが繰り返されてい
る。そして、演算パイプラインＶＡＤＤは、要素使用可
能フラグの「使用不可能」を各ステージに伝播し、最後
の書込ステージでは、書込先のベクトルレジスタＺの第
１要素の持つ要素使用可能フラグに「使用不可能」を書
き込むことを繰り返している。

【００５２】一方、図１１に示す例は、図１０の状態か
ら数クロック進んだ状態を表している。この時刻まで
に、ベクトルレジスタＤの第１要素から第５要素までは
ロードが終了し、この時刻に、ロードパイプラインＶＬ
Ｄは、ベクトルレジスタＤの第６要素を書き込もうとし
ているが、メモリアクセスで待ち状態にある。このと
き、演算パイプラインＶＡＤＤは、ベクトルレジスタ
Ｃ，Ｄの第５要素を読み出して、ベクトルレジスタＺの
第２要素に書き込もうとしているが、最終ステージの持
つフラグ値が「使用不可能」を示していることから、ベ
クトルレジスタＺの第２要素の持つ要素使用可能フラグ
に「使用不可能」を書き込んでいる。

【００５３】この演算パイプラインＶＡＤＤのステージ
には、要素使用可能フラグが「使用不可能」を示してい
るステージが４つあり、その内の１つは要素番号２を、
他の３つは要素番号３を持っている。これは、ロードパ
イプラインＶＬＤが、ベクトルレジスタＤの第２要素の
ロード時に１クロックサイクル遅延し、第３要素のロー
ド時に３クロックサイクル遅延したためである。このと
き、遅延を生じたベクトル命令，と同時に動作して
いるベクトル命令，は、その遅延の影響を受けるこ
とはない。

【００５４】

【発明の効果】以上説明したように、本発明によれば、
ベクトルロード命令が遅延した場合、その遅延したベク
トルロード命令に、直接的あるいは間接的に連鎖してい
るベクトル命令のみを同期して遅延させ、連鎖関係にな
い他のベクトル命令は遅延させずに実行できるようにな
る。そして、これを、大量のフリップフロップや、大量
の高速比較器を用いずに実現できるようになることか
ら、ハードウェアの配置配線が簡略なものになるととも
に、制御回路を実現するハードウェア量に制限されるこ
となく、パイプラインに投入できる命令数をパイプライ
ンの段数まで引き上げることができるようになる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】要素使用可能フラグの説明図である。

【図３】ベクトルレジスタ機構の実行する処理フローで
ある。

【図４】ベクトルレジスタ機構の実行する処理フローで
ある。

【図５】ベクトルレジスタ機構の実行する処理フローで
ある。

【図６】ベクトルレジスタ機構の実行する処理フローで
ある。

【図７】ベクトルレジスタ機構の実行する処理フローで
ある。

【図８】ベクトルレジスタ機構の実行する処理フローで
ある。

【図９】命令連鎖の一例である。

【図１０】本発明のパイプライン制御の説明図である。

【図１１】本発明のパイプライン制御の説明図である。

【符号の説明】 １ ベクトルプロセッサ １０ 主記憶 １１ ベクトルレジスタ １２ ベクトルレジスタ機構 １３ ロードパイプライン １４ ストアパイプライン １５ 演算パイプライン １６ ロードパイプライン制御手段 １７ ストアパイプライン制御手段 １８ 演算パイプライン制御手段 １９ 第５の制御手段 ２０ 第１の制御手段 ２１ 第４の制御手段 ２２ 第２の制御手段 ２３ 第３の制御手段

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ベクトルロード命令に応答して、主記憶
   からベクトルデータを読み出してベクトルレジスタにロ
   ードするロードパイプラインと、ベクトルストア命令に
   応答して、ベクトルレジスタからベクトルデータを読み
   出して主記憶にストアするストアパイプラインと、ベク
   トル演算命令に応答して、ベクトルレジスタからベクト
   ルデータを読み出して演算処理を実行してベクトルレジ
   スタに書き込む複数の演算パイプラインとを備えるベク
   トルプロセッサにおいて、 ベクトルレジスタの各要素対応に、該要素データの使用
   の可否を表示するフラグを用意する構成を採り、 かつ、演算パイプラインは、上記フラグ値を要素データ
   に対応付けて伝播するとともに、該フラグ値に従って演
   算処理を実行するか否かを決定するよう構成されること
   を、 特徴とするパイプライン制御方式。
2. 【請求項２】 ベクトルロード命令に応答して、主記憶
   からベクトルデータを読み出してベクトルレジスタにロ
   ードするロードパイプラインと、ベクトルストア命令に
   応答して、ベクトルレジスタからベクトルデータを読み
   出して主記憶にストアするストアパイプラインと、ベク
   トル演算命令に応答して、ベクトルレジスタからベクト
   ルデータを読み出して演算処理を実行してベクトルレジ
   スタに書き込む複数の演算パイプラインとを備えるベク
   トルプロセッサにおいて、 ベクトルレジスタの各要素対応に、該要素データの使用
   の可否を表示するフラグを用意する構成を採り、 かつ、演算パイプラインは、上記フラグ値を要素データ
   に対応付けて伝播することで、演算結果の有効・無効を
   表示するよう構成されることを、 特徴とするパイプライン制御方式。
3. 【請求項３】 請求項１又は２記載のパイプライン制御
   方式において、 ベクトルロード命令の実行に遅れが生ずるときに、書込
   先となるベクトルレジスタの要素の持つフラグに使用不
   可能を書き込むとともに、書込要素のアドレスをそのま
   ま維持し、一方、遅れが生じないときに、書込先となる
   ベクトルレジスタの要素の持つフラグに使用可能を書き
   込むとともに、書込要素のアドレスを次要素に進める第
   １の制御手段を備えることを、 特徴とするパイプライン制御方式。
4. 【請求項４】 請求項１、２又は３記載のパイプライン
   制御方式において、 ベクトルレジスタからベクトルデータを読み出すベクト
   ル命令の実行時に、読出対象となるベクトルレジスタの
   要素の持つフラグ値を読み取って、該フラグ値が使用可
   能を表示するときには、読出要素のアドレスを次要素に
   進め、一方、該フラグ値が使用不可能を表示するときに
   は、読出要素のアドレスをそのまま維持する第２の制御
   手段を備えることを、 特徴とするパイプライン制御方式。
5. 【請求項５】 請求項１、２、３又は４記載のパイプラ
   イン制御方式において、 ベクトル演算命令の実行時に、演算パイプラインの最終
   ステージの持つフラグ値を読み取って、該フラグ値が使
   用可能を表示するときには、書込先となるベクトルレジ
   スタの要素の持つフラグに使用可能を書き込むととも
   に、書込要素のアドレスを次要素に進め、一方、該フラ
   グ値が使用不可能を表示するときには、書込先となるベ
   クトルレジスタの要素の持つフラグに使用不可能を書き
   込むとともに、書込要素のアドレスをそのまま維持する
   第３の制御手段を備えることを、 特徴とするパイプライン制御方式。
6. 【請求項６】 請求項１、２、３、４又は５記載のパイ
   プライン制御方式において、 ベクトルレジスタにベクトルデータを書き込むベクトル
   命令の発信要求があるときに、該ベクトルレジスタの先
   頭要素の持つフラグ値が使用可能を表示するときには、
   該フラグ値を使用不可能に変更してから命令実行に入る
   ことを指示し、一方、該フラグ値が使用不可能を表示す
   るときには、該フラグ値が使用可能を表示することにな
   るまで、命令実行の保留を指示する第４の制御手段を備
   えることを、 特徴とするパイプライン制御方式。
7. 【請求項７】 請求項１、２、３、４、５又は６記載の
   パイプライン制御方式において、 リセット時に、ベクトルレジスタの持つ全フラグに使用
   可能を書き込む第５の制御手段を備えることを、 特徴とするパイプライン制御方式。