JPH08203882A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08203882A JPH08203882A JP7009829A JP982995A JPH08203882A JP H08203882 A JPH08203882 A JP H08203882A JP 7009829 A JP7009829 A JP 7009829A JP 982995 A JP982995 A JP 982995A JP H08203882 A JPH08203882 A JP H08203882A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- nitride film
- silicon
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】フィールド酸化膜をバーズビークを少なくしか
つオーバーハングなく形成すること。 【構成】窒化シリコン膜３の開口４Ａの縁端部を６０〜
７５°の鋭角にすることにより、窒化シリコン膜を厚く
してバーズビークの発生を抑制してもオーバーハングが
形成されず、後工程における導電膜のエッチング残りが
生じない。
つオーバーハングなく形成すること。 【構成】窒化シリコン膜３の開口４Ａの縁端部を６０〜
７５°の鋭角にすることにより、窒化シリコン膜を厚く
してバーズビークの発生を抑制してもオーバーハングが
形成されず、後工程における導電膜のエッチング残りが
生じない。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に改良されたＬＯＣＯＳ法による素子分離領
域の形成方法に関する。
に関し、特に改良されたＬＯＣＯＳ法による素子分離領
域の形成方法に関する。
【０００２】
【従来の技術】従来ＬＯＣＯＳ法と呼ばれる窒化シリコ
ン膜をマスクとして選択酸化を行う素子分離領域の形成
方法は、以下のような工程手順になっている。
ン膜をマスクとして選択酸化を行う素子分離領域の形成
方法は、以下のような工程手順になっている。
【０００３】まず、図２（ａ）に示すようにシリコン基
板１を熱酸化してバッファ膜２として酸化シリコン膜を
例えば厚さ３０ｎｍ成長させる。その後窒化シリコン膜
３を例えば厚さ１５０ｎｍ、ＣＶＤ法により堆積する。
続いて図２（ｂ）に示すようにフォトリソグラフィー技
術によってパターニングして開口４を設ける。続いて窒
化シリコン膜３ａを耐酸化性膜（マスク）として選択酸
化を行い、図２（ｃ）に示すように、フィールド酸化膜
５を例えば６００ｎｍ成長させ、その後に窒化シリコン
膜３ａを除去して、素子分離領域が完成する。
板１を熱酸化してバッファ膜２として酸化シリコン膜を
例えば厚さ３０ｎｍ成長させる。その後窒化シリコン膜
３を例えば厚さ１５０ｎｍ、ＣＶＤ法により堆積する。
続いて図２（ｂ）に示すようにフォトリソグラフィー技
術によってパターニングして開口４を設ける。続いて窒
化シリコン膜３ａを耐酸化性膜（マスク）として選択酸
化を行い、図２（ｃ）に示すように、フィールド酸化膜
５を例えば６００ｎｍ成長させ、その後に窒化シリコン
膜３ａを除去して、素子分離領域が完成する。
【０００４】
【発明が解決しようとする課題】最近、デバイスの微細
化が進みサブミクロンレベルの素子分離領域を形成する
必要が生じている。このため、バーズビークを小さく抑
えることが重要となってくる。
化が進みサブミクロンレベルの素子分離領域を形成する
必要が生じている。このため、バーズビークを小さく抑
えることが重要となってくる。
【０００５】従来のＬＯＣＯＳ法を使用した素子分離領
域の形成方法では、フィールド酸化膜縁端部の形状は、
バッファ膜の膜厚、窒化シリコン膜の膜厚、フィールド
酸化膜の膜厚により決定されるいわゆるバーズビーク
（酸化シリコン膜が窒化シリコン膜の下に侵入すること
により形成される鳥の嘴状の部分）の形状により規定さ
れる。ここでは、フィールド酸化膜の膜厚は素子分離の
電気的特性から決まるので、この膜厚は変えないという
前提で話しを進める。従来のＬＯＣＯＳ法で、バーズビ
ークを小さく抑えるためには、例えば、バッファ膜を薄
く、窒化シリコン膜を厚くすれば良い。これは、酸化シ
リコン膜が窒化シリコン膜下に侵入して成長しようとす
るのを、厚い窒化シリコン膜が押さえつけるためであ
る。従って、押さえつけられた酸化シリコン膜は、図３
に示すように窒化シリコン膜３Ａａに沿った形状に成長
し、フィールド酸化膜５Ａにオーバーハング部６を形成
してしまう。逆に、窒化シリコン膜が薄いと、窒化シリ
コン膜が捲れ上がりバーズビークが大きく侵入するの
で、図２（ｃ）に示すように、バーズビークはなだらか
な形状となり、オーバーハングは出来ない。
域の形成方法では、フィールド酸化膜縁端部の形状は、
バッファ膜の膜厚、窒化シリコン膜の膜厚、フィールド
酸化膜の膜厚により決定されるいわゆるバーズビーク
（酸化シリコン膜が窒化シリコン膜の下に侵入すること
により形成される鳥の嘴状の部分）の形状により規定さ
れる。ここでは、フィールド酸化膜の膜厚は素子分離の
電気的特性から決まるので、この膜厚は変えないという
前提で話しを進める。従来のＬＯＣＯＳ法で、バーズビ
ークを小さく抑えるためには、例えば、バッファ膜を薄
く、窒化シリコン膜を厚くすれば良い。これは、酸化シ
リコン膜が窒化シリコン膜下に侵入して成長しようとす
るのを、厚い窒化シリコン膜が押さえつけるためであ
る。従って、押さえつけられた酸化シリコン膜は、図３
に示すように窒化シリコン膜３Ａａに沿った形状に成長
し、フィールド酸化膜５Ａにオーバーハング部６を形成
してしまう。逆に、窒化シリコン膜が薄いと、窒化シリ
コン膜が捲れ上がりバーズビークが大きく侵入するの
で、図２（ｃ）に示すように、バーズビークはなだらか
な形状となり、オーバーハングは出来ない。
【０００６】このオーバーハングは、後工程で行われる
ゲート電極形成のエッチング時に、オーバーハングに沿
ったエッチング残りを非常に発生しやすくしており、ゲ
ート電極の配線間短絡を引き起こし問題となっていた。
ゲート電極形成のエッチング時に、オーバーハングに沿
ったエッチング残りを非常に発生しやすくしており、ゲ
ート電極の配線間短絡を引き起こし問題となっていた。
【０００７】このオーバーハングに沿ったエッチング残
りについて詳しく説明すると、図４（ａ）に示すよう
に、ゲート電極の形成は、フィールド酸化膜５Ａとゲー
ト酸化膜７の形成された基板上に多結晶シリコン膜（あ
るいは、高融点金属ポリサイド膜など）８を堆積し、フ
ォトリソグラフィー技術により所定の形状にレジスト膜
９をパターニングする。次に、このレジスト膜９をマス
クとして、ＲＩＥ（リアアティブイオンエッチング）に
より異方性のエッチングをする。このとき、ゲート電極
のパターン精度を上げるために、横方向へのエッチング
を出来るだけ抑える異方性の強いＲＩＥを使用するのが
一般的である。すると、オーバーハング部ではイオン入
射の影となるので、全体がエッチング終了した時点でも
エッチングが不十分となり、エッチング残り２０が発生
する。
りについて詳しく説明すると、図４（ａ）に示すよう
に、ゲート電極の形成は、フィールド酸化膜５Ａとゲー
ト酸化膜７の形成された基板上に多結晶シリコン膜（あ
るいは、高融点金属ポリサイド膜など）８を堆積し、フ
ォトリソグラフィー技術により所定の形状にレジスト膜
９をパターニングする。次に、このレジスト膜９をマス
クとして、ＲＩＥ（リアアティブイオンエッチング）に
より異方性のエッチングをする。このとき、ゲート電極
のパターン精度を上げるために、横方向へのエッチング
を出来るだけ抑える異方性の強いＲＩＥを使用するのが
一般的である。すると、オーバーハング部ではイオン入
射の影となるので、全体がエッチング終了した時点でも
エッチングが不十分となり、エッチング残り２０が発生
する。
【０００８】この問題を解決するのに利用可能な手法が
特開昭６３−２５９５５号公報に記載されている。すな
わち、窒化シリコン膜をパターニングするときに、縁端
部の側壁がバッファ膜と鈍角をなす（順テーパ状）よう
にエッチングを行なう。これは、窒化シリコン膜を厚く
するとシリコン基板へのストレスが大きくなりシリコン
基板に結晶欠陥ができ易くなるのを防止するための技術
であるが、前述したエッチング残りの防止効果もあると
考えられる。しかし、窒化シリコン膜（マスク）の縁端
部が順テーパ状をしているのでその下部へ酸化シリコン
膜が侵入して形成されるのでバーズビークの抑制は不十
分である。
特開昭６３−２５９５５号公報に記載されている。すな
わち、窒化シリコン膜をパターニングするときに、縁端
部の側壁がバッファ膜と鈍角をなす（順テーパ状）よう
にエッチングを行なう。これは、窒化シリコン膜を厚く
するとシリコン基板へのストレスが大きくなりシリコン
基板に結晶欠陥ができ易くなるのを防止するための技術
であるが、前述したエッチング残りの防止効果もあると
考えられる。しかし、窒化シリコン膜（マスク）の縁端
部が順テーパ状をしているのでその下部へ酸化シリコン
膜が侵入して形成されるのでバーズビークの抑制は不十
分である。
【０００９】本発明の目的はバーズビークの発生を防止
できかつオーバオーハング部のないフィールド酸化膜を
形成できる半導体装置の製造方法を提供することにあ
る。
できかつオーバオーハング部のないフィールド酸化膜を
形成できる半導体装置の製造方法を提供することにあ
る。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の表面に酸化シリコン膜でなるバ
ッファ膜を形成し、前記バッファ膜を窒化シリコン膜で
被覆する工程と、前記窒化シリコン膜をパターニングし
てその縁端部の側壁と前記酸化シリコン膜との間の角度
が鋭角をなすマスクを形成する工程と、前記マスクで覆
われていない部分の前記半導体基板の表面を熱酸化する
工程とを含むというものである。
造方法は、半導体基板の表面に酸化シリコン膜でなるバ
ッファ膜を形成し、前記バッファ膜を窒化シリコン膜で
被覆する工程と、前記窒化シリコン膜をパターニングし
てその縁端部の側壁と前記酸化シリコン膜との間の角度
が鋭角をなすマスクを形成する工程と、前記マスクで覆
われていない部分の前記半導体基板の表面を熱酸化する
工程とを含むというものである。
【００１１】ここで、半導体基板は、例えばシリコン基
板である。
板である。
【００１２】また、例えば反応性イオンエッチング法に
より窒化シリコン膜を異方性エッチングして６０°〜７
５°の鋭角を実現することができる。
より窒化シリコン膜を異方性エッチングして６０°〜７
５°の鋭角を実現することができる。
【００１３】
【作用】窒化シリコン膜でなる耐酸化性のマスクの縁端
部の側壁がバッファ膜、従って半導体基板と鋭角をなし
て庇状に張り出しているのでいるので、熱酸化膜がこの
庇状部分に接触したのちは機械的な力が加わって成長が
抑制される。窒化シリコン膜を厚くしてバーズビークの
発生を抑制してもオーバーハングは形成されない。
部の側壁がバッファ膜、従って半導体基板と鋭角をなし
て庇状に張り出しているのでいるので、熱酸化膜がこの
庇状部分に接触したのちは機械的な力が加わって成長が
抑制される。窒化シリコン膜を厚くしてバーズビークの
発生を抑制してもオーバーハングは形成されない。
【００１４】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。
て説明する。
【００１５】まず図１（ａ）に示すようにシリコン基板
１の表面を酸化して、バッファ膜２として酸化シリコン
膜を例えば２０ｎｍ設け、その後窒化シリコン膜３を例
えば３００ｎｍ堆積する。その後窒化シリコン膜３上に
レジスト膜１０を設け、これをフォトリソグラフィー技
術によりレジスト除去部（開口部１１）を設ける。次
に、このレジスト膜をマスクとして、窒化シリコン膜３
をパターニングする。このとき、図１（ｂ）に示すよう
に、窒化シリコン膜３６のエッチング後の縁端部の側壁
とバッファ膜２とがなす角θが鋭角（逆テーパ状）とな
るようにパターニングする。パターニング方法はたとえ
ば、異方性の強いＲＩＥ（リアクティブイオンエッチ）
法（例えば低圧力型平行平板型ドライエッチング装置を
用いる）を用いてＲＦプラズマから引き出されたイオン
の走行方向が、半導体基板と角度θをなすように設置し
て、半導体基板を例えばウェーハの中央を通る法線を回
転軸として回転しながらエッチングすれば実現すること
ができる。この時の角度θは、基板に対して７５度以下
６０度以上が望ましい。
１の表面を酸化して、バッファ膜２として酸化シリコン
膜を例えば２０ｎｍ設け、その後窒化シリコン膜３を例
えば３００ｎｍ堆積する。その後窒化シリコン膜３上に
レジスト膜１０を設け、これをフォトリソグラフィー技
術によりレジスト除去部（開口部１１）を設ける。次
に、このレジスト膜をマスクとして、窒化シリコン膜３
をパターニングする。このとき、図１（ｂ）に示すよう
に、窒化シリコン膜３６のエッチング後の縁端部の側壁
とバッファ膜２とがなす角θが鋭角（逆テーパ状）とな
るようにパターニングする。パターニング方法はたとえ
ば、異方性の強いＲＩＥ（リアクティブイオンエッチ）
法（例えば低圧力型平行平板型ドライエッチング装置を
用いる）を用いてＲＦプラズマから引き出されたイオン
の走行方向が、半導体基板と角度θをなすように設置し
て、半導体基板を例えばウェーハの中央を通る法線を回
転軸として回転しながらエッチングすれば実現すること
ができる。この時の角度θは、基板に対して７５度以下
６０度以上が望ましい。
【００１６】ついで、この窒化シリコン膜３ｂをマスク
として、水素を燃焼させて出来る水を利用した加湿酸化
法（パイロジェニック酸化法）により１０００℃で、図
１（ｃ）に示すように、フィールド酸化膜５Ｂを例えば
６００ｎｍ成長させ、マスクとして使用した窒化シリコ
ン膜３ｂを除去すれば、素子分離領域の形成が完了す
る。酸化シリコン膜の表面が窒化シリコン膜の縁端部の
側壁に接触後は機械的な力を受けて成長が抑制されるが
完全に成長が停止するわけではないので、ここに提示し
た膜厚で選択酸化を行うと、窒化シリコン膜３ｂの縁端
部は角度にして１０度弱捲れ上がるので、窒化シリコン
膜３ｂ側壁のシリコン基板１に対する角度は、約８５度
（θが７５°のとき）となり、オーバーハングは形成さ
れない。また、窒化シリコン膜３ｂの厚さが３００ｎｍ
と厚いので、バーズビークも短くなる。
として、水素を燃焼させて出来る水を利用した加湿酸化
法（パイロジェニック酸化法）により１０００℃で、図
１（ｃ）に示すように、フィールド酸化膜５Ｂを例えば
６００ｎｍ成長させ、マスクとして使用した窒化シリコ
ン膜３ｂを除去すれば、素子分離領域の形成が完了す
る。酸化シリコン膜の表面が窒化シリコン膜の縁端部の
側壁に接触後は機械的な力を受けて成長が抑制されるが
完全に成長が停止するわけではないので、ここに提示し
た膜厚で選択酸化を行うと、窒化シリコン膜３ｂの縁端
部は角度にして１０度弱捲れ上がるので、窒化シリコン
膜３ｂ側壁のシリコン基板１に対する角度は、約８５度
（θが７５°のとき）となり、オーバーハングは形成さ
れない。また、窒化シリコン膜３ｂの厚さが３００ｎｍ
と厚いので、バーズビークも短くなる。
【００１７】フィールド酸化膜の形成が終了した図１
（ｃ）の状態で窒化シリコン膜の縁端部の側壁が半導体
基板表面と鋭角をなせば、前述した後工程における多結
晶シリコンなどのエッチング終りは生じない。従って、
前述したθとしては、捲れ上りといくらかの余裕をみて
７５°以下にするのがよい。また、あまり小さくするの
は、加工上の困難をともなう。そこでエッチングの精度
を考慮に入れてθとしては６７．５°±７．５°程度に
設定するのが好ましい。
（ｃ）の状態で窒化シリコン膜の縁端部の側壁が半導体
基板表面と鋭角をなせば、前述した後工程における多結
晶シリコンなどのエッチング終りは生じない。従って、
前述したθとしては、捲れ上りといくらかの余裕をみて
７５°以下にするのがよい。また、あまり小さくするの
は、加工上の困難をともなう。そこでエッチングの精度
を考慮に入れてθとしては６７．５°±７．５°程度に
設定するのが好ましい。
【００１８】この後は、一般に知られる半導体装置の製
造方法にしたがい、ゲート酸化膜形成、ゲート電極形成
以降の工程を経て半導体装置を製造する事ができる。
造方法にしたがい、ゲート酸化膜形成、ゲート電極形成
以降の工程を経て半導体装置を製造する事ができる。
【００１９】
【発明の効果】以上説明したように本発明によれば窒化
シリコンでなる耐酸化性膜の縁端部を鋭角、好ましくは
６０°〜７５°にすることにより、窒化シリコン膜を厚
くしてバーズビークの発生を防止しつつフィールド酸化
膜にオーバーハングが形成されないようにすることがで
きるので、後工程のゲート電極形成時のエッチング工程
において、フィールド酸化膜オーバーハングに沿った多
結晶シリコンなどのゲート電極形成用の導電膜のエッチ
ング残りの発生を防止できる。
シリコンでなる耐酸化性膜の縁端部を鋭角、好ましくは
６０°〜７５°にすることにより、窒化シリコン膜を厚
くしてバーズビークの発生を防止しつつフィールド酸化
膜にオーバーハングが形成されないようにすることがで
きるので、後工程のゲート電極形成時のエッチング工程
において、フィールド酸化膜オーバーハングに沿った多
結晶シリコンなどのゲート電極形成用の導電膜のエッチ
ング残りの発生を防止できる。
【図１】本発明の１実施例の説明のため（ａ）〜（ｃ）
に分図して示す工程順断面図である。
に分図して示す工程順断面図である。
【図２】従来例の説明のため（ａ）〜（ｃ）に分図して
示す工程順断面図である。
示す工程順断面図である。
【図３】バーズビークを抑えた従来例の説明のための断
面図である。
面図である。
【図４】エッチング残りについて説明するため（ａ），
（ｂ）に分図して示す工程順断面図である。
（ｂ）に分図して示す工程順断面図である。
１ シリコン基板 ２ バッファ層 ３，３ａ，３ｂ，３Ａａ 窒化シリコン膜 ４，４Ａ 開口 Ｂ，５Ａ，５Ｂ フィールド酸化膜 ６ オーバーハング部 ７ ゲート酸化膜 ８ 多結晶シリコン膜 ９ レジスト膜 １０ レジスト膜 １１ 開口
Claims (3)
- 【請求項１】 半導体基板の表面に酸化シリコン膜でな
るバッファ膜を形成し、前記バッファ膜を窒化シリコン
膜で被覆する工程と、前記窒化シリコン膜をパターニン
グしてその縁端部の側壁と前記酸化シリコン膜との間の
角度が鋭角をなすマスクを形成する工程と、前記マスク
で覆われていない部分の前記半導体基板の表面を熱酸化
する工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項２】 半導体基板がシリコン基板である請求項
１記載の半導体装置の製造方法。 - 【請求項３】 反応性イオンエッチング法により窒化シ
リコン膜を異方性エッチングして６０°〜７５°の鋭角
を実現する請求項１または２記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009829A JPH08203882A (ja) | 1995-01-25 | 1995-01-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009829A JPH08203882A (ja) | 1995-01-25 | 1995-01-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08203882A true JPH08203882A (ja) | 1996-08-09 |
Family
ID=11731027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7009829A Pending JPH08203882A (ja) | 1995-01-25 | 1995-01-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08203882A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007049187A (ja) * | 1997-04-11 | 2007-02-22 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52147982A (en) * | 1976-06-02 | 1977-12-08 | Nec Corp | Manufacture of mos-type semiconductor ic unit |
| JPS61202442A (ja) * | 1985-03-05 | 1986-09-08 | Nec Corp | 選択酸化膜の形成方法 |
-
1995
- 1995-01-25 JP JP7009829A patent/JPH08203882A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52147982A (en) * | 1976-06-02 | 1977-12-08 | Nec Corp | Manufacture of mos-type semiconductor ic unit |
| JPS61202442A (ja) * | 1985-03-05 | 1986-09-08 | Nec Corp | 選択酸化膜の形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007049187A (ja) * | 1997-04-11 | 2007-02-22 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0687003B1 (en) | Local oxidation of silicon with sidewall masked isolation process | |
| JP2812811B2 (ja) | 半導体装置のフィールド酸化膜形成方法 | |
| JPH09172166A (ja) | 半導体集積回路の形成方法 | |
| EP0259098B1 (en) | Integrated circuits having stepped dielectric regions | |
| JP2675260B2 (ja) | 半導体素子フィールド酸化膜の製造方法 | |
| US5371035A (en) | Method for forming electrical isolation in an integrated circuit device | |
| JPH0748491B2 (ja) | 集積回路半導体デバイスの製造方法 | |
| JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPH05102292A (ja) | アイソプレーナ分離型活性領域の製造方法 | |
| US6265286B1 (en) | Planarization of LOCOS through recessed reoxidation techniques | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPH11340315A (ja) | 半導体装置の製造方法 | |
| USRE33622E (en) | Integrated circuits having stepped dielectric regions | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| JPH0744214B2 (ja) | 半導体装置の製造方法 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH0338733B2 (ja) | ||
| KR100303438B1 (ko) | 반도체장치의소자분리방법 | |
| KR930008845B1 (ko) | 반도체소자의 소자 격리방법 | |
| JPH0358531B2 (ja) | ||
| JPH05343395A (ja) | 半導体装置の製造方法 | |
| JPH0817907A (ja) | 半導体装置の製造方法 | |
| JPH028451B2 (ja) | ||
| JPH04225531A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970930 |