JPH08204060A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08204060A
JPH08204060A JP7008851A JP885195A JPH08204060A JP H08204060 A JPH08204060 A JP H08204060A JP 7008851 A JP7008851 A JP 7008851A JP 885195 A JP885195 A JP 885195A JP H08204060 A JPH08204060 A JP H08204060A
Authority
JP
Japan
Prior art keywords
package
wiring board
melting point
semiconductor
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7008851A
Other languages
English (en)
Inventor
Koji Yamakawa
晃司 山川
Kaoru Koiwa
馨 小岩
Yasushi Iyogi
靖 五代儀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7008851A priority Critical patent/JPH08204060A/ja
Publication of JPH08204060A publication Critical patent/JPH08204060A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465Application of solder
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体チップとパッケージや配線基板、ある
いはパッケージとプリント配線基板等の接続部品間の熱
膨張差が大きい場合においても、熱履歴により接続部の
信頼性が低下することを防止した半導体装置を提供す
る。 【構成】 電気パッド13等の接続用端子を有し、かつ
半導体チップ12が搭載されたセラミックス製パッケー
ジ11のような半導体部品10と、この半導体部品と熱
膨張率の異なるプリント配線基板20のような回路部品
とを電気的に接続した半導体装置1である。セラミック
ス製パッケージ11とプリント配線基板20とは、例え
ばIn、GaおよびHgから選ばれる少なくとも 1種を含有す
る、融点が373K以下の接続用金属材料31を介して電気
的に接続されている。半導体チップとパッケージ、配線
基板等の接続にも適用可能である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体チップとパッケ
ージ等との接続構造や半導体チップもしくは半導体チッ
プが搭載されたパッケージとプリント配線基板等との接
続構造を有する半導体装置に関する。
【0002】
【従来の技術】LSI等の半導体チップが実装されるセ
ラミックス、樹脂、金属等からなる各種のパッケージ
は、LSIの高集積化、高速化、大消費電力化、大型チ
ップ化により、高密度化、高速対応化、高放熱化の傾向
にある。また、これらの半導体の用途も、ワークステー
ション、パーソナルコンピュータ、ミニコンピュータ、
大型コンピュータ等の産業用から、携帯用機器、プリン
タ、コピー、カメラ、テレビ、ビデオ等の電子機器まで
多くの範囲に広がり、半導体の性能自体も向上してい
る。
【0003】高性能、高集積なLSIを搭載するパッケ
ージには、LSIおよびプリント配線基板等の搭載ボー
ドと多端子・狭ピッチで接続ができること、配線密度が
高いこと、放熱性がよいこと、高速の信号を扱うことが
できること、パッケージの入出力端子を多端子・狭ピッ
チ化することが可能であること等が求められている。上
述したようなパッケージの多端子・狭ピッチ化を満足さ
せるために、パッケージ構造は従来のピン挿入型からQ
FP(Quad Flat Package) 等の表面実装型に移行してい
る。表面実装型の中で特に端子数が多く高速なものとし
ては、多層配線を使用したSM−PGA(Surface Moun
t type-Pin Grid Array)パッケージや、狭ピッチQFP
パッケージ等が知られている。しかしながら、これらの
ピンやリードを使用した表面実装型パッケージでは、パ
ッケージ本体にピンやリードを接合しているため、さら
に狭ピッチ化することが困難であった。例えば、PGA
パッケージでは1.27mmピッチ、QFPでは 0.3mmピッチ
より狭ピッチ化するためには、プロセス上問題が大き
い。
【0004】また、PGAやQFP等のピンやリードを
有するパッケージでは、高速信号を扱おうとすると、ピ
ンやリード部分でのインダクタンスの効果が大きくな
り、高周波特性による信号の反射や、インダクタンス成
分による信号の遅延増加等が起こるという問題があっ
た。パッケージ本体の多層配線構造を高速対応させるた
めに、特性インピーダンスを制御したり、電源やグラウ
ンド面を設けてインダクタンスを低減したとしても、上
記したようなピンやリード部分での特性劣化が大きく、
高速信号への対応が困難であった。
【0005】BGA(Ball Grid Array)パッケージは、
上述したような問題を解決すべく提案されたもので、当
初はスーパーコンピュータや大型コンピュータ等の用途
に使用され、最近ではパーソナルコンピュータや携帯機
器等の民生品へと使用用途が広がってきている。BGA
は、パッケージの入出力端子として半田等からなるバン
プ(接続用突起)を用いたパッケージ構造であり、上述
したようなピンやリードに起因するインダクタンスによ
る高速信号の反射や遅延等の問題を改善することを可能
にしたものである。
【0006】また、バンプによる接続距離の短縮化に加
えて、バンプ形成により狭ピッチ・多端子化が容易であ
るため、BGAは今後のLSIパッケージとして有望視
されている。さらに、このバンプ形成による狭ピッチ・
多端子化は、パッケージサイズそのものを縮小化し、プ
リント配線基板等への実装密度の向上、配線の寄生容
量、インダクタンス、抵抗等の低減による電気特性の向
上、パッケージの小型化による高周波特性の改善等が期
待できる。
【0007】一方、パッケージの放熱面から見ると、L
SIの高速化に伴って消費電力が上昇し、発熱量は年々
増加する傾向にあり、パッケージ自体にも放熱性に優れ
る構造や材料が必要となっている。高放熱性パッケージ
には、セラミックスパッケージが主として使用されてい
る。金属をパッケージ本体とするものや、プリント配線
基板、樹脂等からなるパッケージに放熱用のヒートシン
クを取り付けたもの等も使用されているが、セラミック
ス材料を使用する場合が多い。セラミックスパッケージ
の中でも、窒化アルミニウム(AlN) 等の高熱伝導性材料
を使用したものは、特にパッケージの熱抵抗が低いもの
として使用されている。
【0008】上述したように、セラミックスを用いたB
GAパッケージは、高放熱性と優れた電気特性を満足
し、かつ多端子・狭ピッチ化が可能な高密度パッケージ
であり、高速化および高集積化された半導体チップ用の
パッケージとして期待されている。しかしながら、セラ
ミックス製BGAパッケージは、プリント配線基板等に
実装した際に、セラミックス製パッケージとプリント配
線基板との間の熱膨張係数の差が大きいことから、接続
部である半田バンプ部分の信頼性が低いという問題を有
している。
【0009】例えば、セラミック製のBGAパッケージ
をガラスエポキシ製のプリント配線基板に半田バンプを
介して接続すると、セラミック基板の熱膨張係数(10-6
/Kオーダー)とプリント配線基板(樹脂基板)の熱膨張
係数(10-5/Kオーダー)の違いにより、バンプ部分に応
力が発生する。熱膨張差に基く応力は、BGAパッケー
ジをプリント配線基板に搭載する際の半田リフロー工程
で熱履歴を受けることによるものと、通常の使用中にお
ける環境温度変化によるものとがある。半田リフロー工
程での熱履歴の影響は、実装後の半田バンプの変形によ
る応力緩和によりある程度低減されるものの、使用環境
としての熱サイクル等を経ると、機械的強度が低い半田
バンプ部分に応力が集中して半田の疲労が起こり、半田
バンプにクラックが生じたり、また半田バンプが破断す
る等して、接続部に断線が生じてしまう。
【0010】一方、上述したような問題に対して様々な
対策が取られている。例えば、パッケージとプリント配
線基板との間に、バンプ材料である半田と熱膨張率が近
いフィラー入りの樹脂を充填して固める方法、バンプの
形状を堤型にしてバンプのエッジにかかる応力を低減す
る方法、ダミーバンプやスペーサによりバンプへの応力
集中を緩和する方法等が提案されている。しかし、これ
らの方法を実施するには、接続材料以外の材料や特殊な
パッケージの構造が必要となり、製造工程や接続工程が
複雑になると共に、製造コストの増大を招くという問題
がある。さらに、それらの施策を行ってもバンプ接続部
の熱サイクル信頼性の向上には限界があり、より一層の
高寿命化を達成することは困難であった。
【0011】また、上述したような問題はBGAパッケ
ージに限らず、入出力端子としてバンプを有するフリッ
プチップ構造の半導体チップや、同様に複数の半導体チ
ップをモジュール化した表面実装部品等においても生じ
ている。さらに、接続部に関してもバンプ接続に限ら
ず、半導体チップとパッケージや配線基板、あるいはパ
ッケージとプリント配線基板等との間の熱膨張差が大き
い場合には、ピン接続やリード接続においても同様に生
じている問題である。
【0012】
【発明が解決しようとする課題】上述したように、従来
のセラミック製BGAパッケージやフリップチップ構造
の半導体チップとプリント配線基板等とのバンプ接続に
おいては、実装時のリフロー半田付け工程や使用中にお
ける環境温度変化により熱履歴を受け、セラミック製パ
ッケージや半導体とプリント配線基板等との間の熱膨張
差によって、接続部である半田バンプ部分に応力や歪が
発生して半田バンプが熱疲労破壊したり、あるいはセラ
ミックス製パッケージや半導体自体が応力破壊する等、
接続部信頼性が低いという問題を有していた。
【0013】また、バンプ接続以外のピン接続やリード
接続においても、半導体チップとパッケージや配線基
板、あるいはパッケージとプリント配線基板等との間の
熱膨張差が大きい場合には、同様に熱膨張差に基く応力
により接続部信頼性が低下しやすいという問題があっ
た。
【0014】本発明は、このような課題に対処するため
になされたもので、半導体チップとパッケージや配線基
板、あるいはパッケージとプリント配線基板等の接続部
品間の熱膨張差が大きい場合においても、熱履歴により
接続部の信頼性が低下することを防止した、すなわち接
続部信頼性を向上させることを可能にした半導体装置を
提供することを目的としている。
【0015】
【課題を解決するための手段と作用】本発明の半導体装
置は、接続用端子を有する半導体部品と、前記半導体部
品の接続用端子と電気的に接続され、前記半導体部品と
熱膨張率の異なる回路部品とを具備し、前記半導体部品
と回路部品とは融点が373K以下の接続用金属材料を介し
て電気的に接続されていることを特徴としている。
【0016】本発明における半導体部品としては、接続
用端子として電極パッドやリード等を有する半導体チッ
プや、半導体チップが搭載されたセラミックス製パッケ
ージ、セラミックス製配線基板、樹脂製パッケージ、樹
脂製配線基板等が例示される。パッケージはシングルチ
ップパッケージに限らず、マルチチップパッケージの適
用も可能である。
【0017】また、本発明で用いる回路部品としては、
半導体部品が半導体チップの場合には、それと熱膨張率
が異なるセラミックス製パッケージ、セラミックス製配
線基板、樹脂製パッケージ、樹脂製配線基板、実装ボー
ドとしてのプリント配線基板(ベアチップ実装)等が例
示され、半導体部品が半導体チップが搭載されたパッケ
ージや配線基板等の場合には、それらと熱膨張率が異な
る実装ボードとしてのプリント配線基板等が例示され
る。
【0018】本発明は半導体装置が受ける熱履歴にもよ
るが、特に半導体部品と回路部品との熱膨張率の差が 5
×10-6/K以上の場合に特に効果的である。半導体部品と
回路部品との熱膨張率の差が 5×10-6/K以上であると、
特に熱膨張差に起因して発生する応力や変位が大きくな
るため、接続部信頼性の低下が生じやすくなる。本発明
はこのような接続部信頼性の低下を有効に防止するもの
である。
【0019】上述したような半導体部品と回路部品との
接続方法は、従来のBGAパッケージやフリップチップ
構造の半導体チップにおけるバンプ接続(例えば半田バ
ンプによる接続)と同様な方法が挙げられる。これは、
従来の半田バンプに代えて本発明の融点が373K以下の接
続用金属材料を用いた接続、および従来の半田バンプと
併用して本発明の融点が373K以下の接続用金属材料を用
いた接続を含むものである。本発明は、上記したような
従来のバンプ接続に代わる接続、もしくは併用する接続
に効果的であるが、ショートピンのPGA、表面実装型
PGA、微細ピッチQFP等の接続部のように、熱疲労
による接続部信頼性の低下が考えられる接続部であれば
適用することが可能である。
【0020】本発明の半導体装置は、上述したような半
導体部品と回路部品とを、融点が373K以下の接続用金属
材料(以下、低融点接続用金属材料と記す)を介して電
気的に接続したものである。具体的な接続部構造は、接
続用バンプ自体を低融点接続用金属材料で形成した構
造、電極パッド間に低融点接続用金属材料を介在させた
構造、電極パッドと表面配線との間に低融点接続用金属
材料を介在させた構造、半田バンプと電極パッドや表面
配線との間に低融点接続用金属材料を介在させた構造、
ピンやリードと電極パッドや表面配線との間に低融点接
続用金属材料を介在させた構造等が例示される。
【0021】本発明で用いる低融点接続用金属材料は、
373K以下の融点を有するものである。このような融点を
有する金属材料を接続部に介在させることによって、半
導体部品と回路部品の熱膨張差により生じる応力を緩和
することができる。例えば、半導体チップの使用可能温
度(通常、 358〜388K程度)以下で、かつ通常使用温度
以上の融点を有する低融点接続用金属材料を用いれば、
使用環境温度の変化や半田リフロー工程における加熱等
により、半導体部品と回路部品との間に熱膨張差による
応力が発生したとしても、低融点接続用金属材料が溶融
することによって応力を緩和もしくは消滅させることが
できる。これにより、通常の使用温度範囲では良好な電
気的接続を維持した上で、熱応力による接続部信頼性の
低下を防止することが可能となる。このような低融点接
続用金属材料としては、具体的には融点が 323〜373Kの
範囲の金属材料を例示されるが、半導体部品と回路部品
との熱膨張率の差(すなわち発生する熱応力の大小)や
半導体チップの使用可能温度等に基いて、低融点接続用
金属材料の融点を設定することが好ましい。
【0022】また、常温もしくは使用環境温度で液体状
態の低融点接続用金属材料を用いれば、使用環境温度の
変化や半田リフロー工程における加熱等により熱が加わ
ったとしても、液体状態であるが故に熱履歴により疲労
することがなく、よって接続部信頼性を大幅に高めるこ
とができる。ただし、このような場合には、半導体部品
と回路部品とを他の手段により機械的に固定する必要が
ある。また、上記した融点が 323〜373Kの範囲の低融点
接続用金属材料を用いる場合にも、他の固定手段を併用
することが好ましい。
【0023】上述した固定手段としては、例えばパッケ
ージや配線基板等の半導体部品に固定用の治具、ピン、
ネジ、凹凸、貫通孔等を形成または接合し、それらを用
いて回路部品に固定する方法、樹脂等の接着剤を使用し
て固める方法、半導体部品の外形部分でガイドを形成し
て固定する方法、半導体部品の内側あるいは外側を半
田、反応性の金属、樹脂等で接合する方法等が挙げられ
る。また、接続後の半導体部品全体をモールドのような
状態で固める方法を用いることも可能である。
【0024】本発明に用いる低融点接続用金属材料とし
ては、In、Ga、Hg等の低融点の金属を含む金属材料、例
えばIn、GaおよびHgから選ばれる少なくとも 1種を含有
する金属材料が挙げられる。また、このような低融点接
続用金属材料との接点となる半導体部品および回路部品
の接続用端子(例えば電極部)は、In、Ga、Hg等の低融
点金属と合金や金属間化合物を形成しないものが望まし
い。ただし、合金や金属間化合物を形成しても脆化等を
起こさず、接合強度や信頼性の上で問題がないものであ
ればよい。
【0025】上述した低融点接続用金属材料の具体例と
しては、例えば In-Ga合金、 Sn-Ga合金、 Hg-Ga合金、
In-Ga-Sn合金、 Hg-In合金等が挙げられる。これら合金
の融点の一例として、図7に In-Ga合金の状態図を、図
8に Sn-Ga合金の状態図を、図9に Hg-Ga合金の状態図
を示す。これらの状態図に示されるように、組成比を変
化させることにより所望の融点が得られる。本発明では
少なくとも融点が373K以下の金属材料(合金)を選択す
る。さらに、半導体装置の使用状況等に応じて、例えば
融点が 323〜373Kの範囲の金属材料(合金)や常温もし
くは使用環境温度で液体状態の金属材料(合金)を選択
して使用する。
【0026】半導体部品と回路部品との間に低融点接続
用金属材料を介在させる方法としては、低融点接続用金
属材料の融点が例えば 323〜373Kの範囲であれば、通常
の半田バンプと同様に、半田リフロー工程等により半導
体部品側の電極パッド上に低融点接続用金属材料による
バンプを形成し、この低融点接続用金属バンプを介して
回路部品と電気的に接続する方法が挙げられる。また、
回路部品側の電極パッド上に低融点接続用金属材料層を
予め形成しておいてもよい。低融点接続用金属材料が常
温で液状の場合、あるいは常温近傍の融点を有する場合
には、液化させた低融点接続用金属材料中に半導体部品
側の電極パッドを接触させて転写し、この低融点接続用
金属材料の転写層を介して回路部品と電気的に接続する
方法が例示される。
【0027】
【実施例】以下、本発明の実施例について説明する。
【0028】図1は、本発明の一実施例による半導体装
置1の構成を模式的に示す図である。同図において、1
0は半導体部品としてのパッケージ部品であり、このパ
ッケージ部品10と回路部品としてのプリント配線基板
20とが電気的に接続されて半導体装置1が構成されて
いる。
【0029】パッケージ部品10は、基本的には従来の
セラミックス製BGAパッケージと同様な構造を有して
おり、前述したように接続用の電極をパッケージ表面に
エリア状に形成することができ、これにより電極を高密
度化できるために、小型・多端子のパッケージを実現可
能とするものである。また、接続部が短いためにパッケ
ージの通過特性等の電気特性への悪影響が小さく、高速
用のパッケージとして使用可能なものである。
【0030】パッケージ部品10の構成を具体的に説明
する。パッケージ部品10は、セラミックス製多層配線
基板からなるパッケージ11に半導体チップ12が搭載
されて構成されている。セラミックス製パッケージ11
を構成する多層配線基板は、信号層、電源層、グラウン
ド層を含む図示を省略した内部配線層を有しており、こ
の内部配線層に電気的に接続された電極パッド13がパ
ッケージ11の一面にエリア状に形成されている。
【0031】半導体チップ12は、セラミックス製パッ
ケージ11の電極パッド13の形成面と反対側の面上に
接合・搭載されており、ボンディングワイヤを介して上
述したパッケージ11の内部配線層と電気的に接続され
ている。また、半導体チップ12の搭載位置はリッド1
4により封止されており、このリッド14により半導体
チップ12は気密封止されている。
【0032】セラミックス製パッケージ11の構成材料
としては、例えばアルミナ、ムライト、窒化アルミニウ
ム、窒化ケイ素等、あるいは硼硅酸ガラスとアルミナと
の複合材のようなガラスセラミック材料等が例示され
る。この実施例では、熱伝導性に優れた窒化アルミニウ
ムを用いている。セラミックス製パッケージ11の内部
配線層は、セラミックス基材と金属導体との同時焼成に
より形成するため、アルミナ等の高温焼成セラミックス
では WやMo等の高融点金属が、ガラスセラミック等の低
温焼成セラミックスではCuやAg等の低融点、低抵抗の導
体が用いられる。ここでは、窒化アルミニウムに対して
W導体を使用している。
【0033】セラミックス製パッケージ11に設けられ
たエリア状の電極パッド13は、上述した内部配線層と
同様に、セラミックス基材との同時焼成により W導体パ
ッドを作製し、その表面にNiメッキを行った後に熱処理
を施し、Niメッキ層を W導体パッド部分に強固に接合し
たものである。さらに表面には、Niの酸化防止等を目的
として、Auメッキが施されている。Auは半田中に溶解し
て半田特性を変化させることがあるため、Auによる表面
処理を省くこともできる。特に本発明では、電極パッド
13が使用するIn、Ga、Hg等の低融点金属材料とぬれ性
がよければ問題はない。
【0034】また、上記したような同時焼成による W導
体パッドに代えて、CuやAg等のセラミックス基材へのメ
タライズが容易な金属材料を用いて、セラミックス製パ
ッケージ11の焼成後に電極パッドを形成することも可
能である。この実施例では、Auメッキを施したNiメッキ
付き W導体パッドを電極パッド13として用いた。
【0035】セラミックス製パッケージ11表面に設け
られた電極パッド13は、 1mmピッチを採用し、パッド
径は 0.6mmとした。パッド径は低融点接続用金属材料
(例えばバンプ)のサイズ(幅、高さ、体積等)、バン
プ形状、バンプピッチ、バンプの形成プロセス等により
決定する。
【0036】上述したようなパッケージ部品10が実装
されるプリント配線基板20は、通常のガラスエポキシ
製銅張積層板からなるものであり、その表面のCu箔を利
用して表面に電極パッド21が設けられている。この電
極パッド21の表面には、さらにAu等が被覆されてい
る。上記ガラスエポキシ製プリント配線基板20の熱膨
張率は30×10-6/Kで、窒化アルミニウム製のパッケージ
11の熱膨張率は 4×10-6/Kであり、これらの熱膨張率
の差は26×10-6/Kとなる。
【0037】そして、上記パッケージ部品10の電極パ
ッド13とプリント配線基板20の電極パッド21との
間には、図2に拡大して示すように、接続用低融点金属
31としてIn-Ga-Sn合金が介在されている。この実施例
では、In-Ga-Sn合金として常温で液体状態の合金を用い
た。常温で液体状態の接続用低融点金属(In-Ga-Sn合
金)31は、まずそれを平坦な容器に移し、液体状態の
合金の表面にセラミックス製パッケージ11のエリア状
の電極パッド13を接触させる。液体状態の In-Ga-Sn
合金は、Au被覆したNiメッキパッド13に接触させるこ
とでパッド13側に転写する。このようにして電極パッ
ド13表面に転写した接続用低融点金属31を有するパ
ッケージ部品10をプリント配線基板20と位置合せし
た後、接続用低融点金属31を介してパッケージ部品1
0の電極パッド13とプリント配線基板20の電極パッ
ド21とを接触させて、これらの電気的な導通がとられ
ている。
【0038】また、パッケージ部品10の固定は、パッ
ケージ部品10の外周部より導入した後に加熱固化され
た樹脂32により行われている。この場合、キュア工程
を要する。パッケージ部品10の固定は、パッケージの
周辺部に形成した貫通孔や切欠き部を利用してナットと
ボルトやネジ止め等で固定したり、あるいは他の部品と
共に搭載する際に半田付けで固定してもよい。
【0039】上述したように、プリント配線基板20に
パッケージ部品10を実装して構成した半導体装置1の
信頼性を評価するために、TCT(熱サイクル試験)を
行った後に接続部の状態を調べた。TCTは208K(0.5h)
〜RT〜398K(0.5h)にて行った。その結果、従来の高温
半田あるいは共晶半田からなるバンプのみを使用した場
合には、 100サイクルのTCTの後にプリント配線基板
とBGAパッケージとのバンプ接続部分が破断したのに
対し、上述した実施例では 300サイクル経過後において
も接続部の不良は発生せず、良好なコンタクトが得られ
ていた。
【0040】これは、パッケージ部品10の電極パッド
13とプリント配線基板20の電極パッド21との間の
電気的な接続を、これらの間に介在させた常温で液体状
態の接続用低融点金属(In-Ga-Sn合金)31により行っ
ているため、TCTを経ても熱疲労等を起こさないため
である。なお、上記実施例では半導体チップ12を搭載
したパッケージ部品10とプリント配線基板20との接
続に関して説明したが、半導体チップをセラミックス製
の配線基板に搭載して構成した半導体部品においても同
様な効果が得られた。
【0041】さらに、通常の半田ボールや金属ボールか
らなるバンプを形成したパッケージ部品、すなわち通常
のセラミックス製BGAパッケージを適用したパッケー
ジ部品を用い、このパッケージ部品側の半田ボールある
いは金属ボールとプリント配線基板との間の接続のみ
を、上述した実施例と同様の方法で形成した常温で液体
状態の接続用低融点金属接続金属を介して実施すること
も可能である。
【0042】この場合、パッケージに形成されたボール
の一部を液体状態の In-Ga合金に接触させて、ボールの
一部に In-Ga合金を転写し、これを接続用低融点金属と
して利用する。また、パッケージ部品の固定方法は、上
述した実施例と同様の方式を適用すればよい。
【0043】上述したようにしてプリント配線基板にパ
ッケージ部品を実装して構成した半導体装置の信頼性
を、上記実施例と同様にTCT(熱サイクル試験)にて
評価したところ、この半導体装置(接続部構造)では 3
00サイクル経過後も接続部の不良は発生せず、良好なコ
ンタクトが得られていた。
【0044】次に、本発明の他の実施例について、図3
を参照して説明する。図3に示す半導体装置2は、図1
に示した半導体装置1と同様に、基本的には半導体部品
としてのパッケージ部品10と回路部品としてのプリン
ト配線基板20とが電気的に接続されて構成されたもの
である。パッケージ部品10は、前述した実施例のパッ
ケージ部品と基本的には同様な構造および材質を有する
ものであるが、電極パッド13上には融点が 323〜373K
の範囲の接続用低融点金属材料からなるボール33が形
成されている。この低融点金属ボール33は、通常のB
GAパッケージにおける半田ボールと同様な工程を経て
形成されたものであり、この実施例では Ga-Sn合金(融
点=370K)が用いられている。
【0045】そして、上記した低融点金属ボール33を
有するパッケージ部品10とプリント配線基板20と
は、低融点金属ボール33を介して電気的に接続されて
いる。低融点金属ボール33は、例えば以下のようにし
て形成する。まず、電極パッド13上にメタルスクリー
ンを用いて In-Ga半田ペーストを印刷し、この半田ペー
スト上に治具を用いて接続用低融点金属材料からなる低
融点金属半田ボール33を載せる。この後、半田ペース
トを溶融して、低融点金属ボール33を電極パッド13
に接続する。
【0046】また、上記パッケージ部品10とプリント
配線基板20との機械的な固定は、セラミックス製パッ
ケージ11の底面外周側に設けた固定用ピン15をプリ
ント配線基板20の孔22に挿入・固着することにより
行われている。すなわち、パッケージ部品10とプリン
ト配線基板20との間隔およびパッケージ部品10の位
置は、固定用ピン15により決定されている。
【0047】上述したプリント配線基板20にパッケー
ジ部品10を実装して構成した半導体装置2の信頼性
を、前述した実施例と同様にTCT(熱サイクル試験)
にて評価したところ、この半導体装置(接続部構造)で
は 300サイクル経過後も接続部の不良は発生せず、良好
なコンタクトが得られていた。これは、パッケージ部品
10の電極パッド13とプリント配線基板20の電極パ
ッド21との間の電気的な接続を、これらの間に介在さ
せた融点が370Kの低融点金属ボール33により行ってい
るため、TCTを経ても高温時に低融点金属ボール33
が溶融することにより熱疲労等が蓄積されないためであ
る。なお、上記実施例では半導体チップ12を搭載した
パッケージ部品10とプリント配線基板20との接続に
関して説明したが、半導体チップをセラミックス製の配
線基板に搭載して構成した半導体部品においても同様な
効果が得られた。
【0048】次に、本発明のさらに他の実施例につい
て、図4を参照して説明する。図4において、41はフ
リップチップ構造の半導体チップであり、この半導体チ
ップ41の一方の面には電極パッド(または金属バン
プ)42が形成されている。この半導体チップ41は、
回路部品としてのプリント配線基板20にベアチップ実
装されており、半導体チップ41の電極パッド(または
金属バンプ)42とプリント配線基板20側の電極パッ
ド21との間の電気的な接続は、前述した第1の実施例
と同様に、常温で液体状態の接続用低融点金属31、例
えばIn-Ga-Sn合金(融点=350K)を介して行われている。
【0049】また、半導体チップ41は、それ全体をモ
ールド用樹脂34で覆うことによって、プリント配線基
板20に固定されている。ここで、半導体チップ41の
熱膨張率は 4×10-6/Kで、ガラスエポキシ製プリント配
線基板20の熱膨張率は25×10-6/Kであり、これらの熱
膨張率の差は21×10-6/Kとなる。また、プリント配線基
板20に代えて、窒化アルミニウム製のパッケージや配
線基板であってもよく、これらの熱膨張率は 5×10-6/K
である。
【0050】上述したプリント配線基板20もしくは窒
化アルミニウム製のパッケージや配線基板に半導体チッ
プ41を実装して構成した半導体装置3の信頼性を、前
述した第1の実施例と同様にTCT(熱サイクル試験)
にて評価したところ、この半導体装置(接続部構造)で
は 300サイクル経過後も接続部の不良は発生せず、良好
なコンタクトが得られていた。
【0051】上述した各実施例においては、本発明の半
導体装置による接続部構造を電極パッド間もしくは半田
バンブと電極パッド間の接続に適用した例について説明
したが、本発明はこれらに限定されるものではなく、例
えば図5に示すように、ショートピンのPGAパッケー
ジ51を用いたパッケージ部品50とプリント配線基板
20との接続に適用することも可能である。
【0052】図5に示すショートピンのPGAパッケー
ジ51は、接続用端子としてショートピン52を有して
おり、このショートピン52とプリント配線基板20の
電極パッド21との間に、常温で液体状態の接続用低融
点金属もしくは融点が 323〜373Kの範囲の接続用低融点
金属材料35が介在されている。そして、これによりシ
ョートピン52とプリント配線基板20の電極パッド2
1との間が電気的に接続されている。なお、PGAパッ
ケージ51の固定は、その外周側に設けられた治具53
により行われている。このように構成された半導体装置
4においても、前述した各実施例と同様な効果が得られ
た。
【0053】さらに、図6に示すように、微細ピッチの
QFPパッケージ61を用いたパッケージ部品60のリ
ード62とプリント配線基板20の電極パッド21との
間に、常温で液体状態の接続用低融点金属もしくは融点
が 323〜373Kの範囲の接続用低融点金属材料35を介在
させることによっても、同様な効果すなわち接続部の熱
履歴信頼性を向上させることができる。なお、図中63
は半導体チップであり、この半導体チップ63とリード
62との間はボンディングワイヤ64により電気的に接
続されている。また、QFPパッケージ61は、プリン
ト配線基板20に対して樹脂33により固定されてい
る。
【0054】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、熱膨張率が異なる半導体部品と回路部品と
の電気的な接続を融点が373K以下の接続用金属材料を介
して行っているため、半導体部品と回路部品との熱膨張
率の違いによる接続部信頼性の劣化を解消することがで
きる。従って、高信頼な接続部を有する半導体装置、す
なわち半導体部品と回路部品との接続構造体装置を提供
することが可能となる。
【図面の簡単な説明】
【図1】 本発明の一実施例によるセラミックス製パッ
ケージとプリント配線基板とを接続して構成した半導体
装置の構造を模式的に示す断面図である。
【図2】 図1に示す半導体装置の接続部を拡大して示
す断面図である。
【図3】 本発明の他の実施例によるセラミックス製パ
ッケージとプリント配線基板とを接続して構成した半導
体装置の構成を模式的に示す断面図である。
【図4】 本発明の他の実施例による半導体チップとプ
リント配線基板等とを接続して構成した半導体装置の構
成を模式的に示す断面図である。
【図5】 本発明のさらに他の実施例によるショートピ
ンPGAとプリント配線基板等とを接続して構成した半
導体装置の構成を模式的に示す断面図である。
【図6】 本発明のさらに他の実施例による微細ピッチ
QFPとプリント配線基板等とを接続して構成した半導
体装置の構成を模式的に示す断面図である。
【図7】 本発明で接続用低融点金属材料の一つとして
使用可能な Ga-In合金の状態図である。
【図8】 本発明で接続用低融点金属材料の一つとして
使用可能な Ga-Sn合金の状態図である。
【図9】 本発明で接続用低融点金属材料の一つとして
使用可能な Ga-Hg合金の状態図である。
【符号の説明】
1、2、3、4、5……半導体装置 10……パッケージ部品 11……セラミックス製パッケージ 12、41……半導体チップ 13、21……電極パッド 20……プリント配線基板 31……接続用低融点金属 33……低融点金属ボール

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 接続用端子を有する半導体部品と、前記
    半導体部品の接続用端子と電気的に接続され、前記半導
    体部品と熱膨張率の異なる回路部品とを具備し、前記半
    導体部品と回路部品とは融点が373K以下の接続用金属材
    料を介して電気的に接続されていることを特徴とする半
    導体装置。
  2. 【請求項2】 請求項1記載の半導体装置において、 前記半導体部品と回路部品とは、融点が 323〜373Kの範
    囲の接続用金属材料を介して電気的に接続されているこ
    とを特徴とする半導体装置。
  3. 【請求項3】 請求項1または請求項2記載の半導体装
    置において、 前記接続用金属材料は、In、GaおよびHgから選ばれる少
    なくとも 1種を含有することを特徴とする半導体装置。
  4. 【請求項4】 請求項1または請求項2記載の半導体装
    置において、 前記半導体部品は半導体チップであり、かつ前記回路部
    品は配線基板、パッケージおよびプリント配線基板から
    選ばれる 1種であることを特徴とする半導体装置。
  5. 【請求項5】 請求項1または請求項2記載の半導体装
    置において、 前記半導体部品は半導体チップが搭載された配線基板ま
    たは半導体チップが搭載されたパッケージであり、かつ
    前記回路部品はプリント配線基板であることを特徴とす
    る半導体装置。
JP7008851A 1995-01-24 1995-01-24 半導体装置 Withdrawn JPH08204060A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7008851A JPH08204060A (ja) 1995-01-24 1995-01-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7008851A JPH08204060A (ja) 1995-01-24 1995-01-24 半導体装置

Publications (1)

Publication Number Publication Date
JPH08204060A true JPH08204060A (ja) 1996-08-09

Family

ID=11704249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7008851A Withdrawn JPH08204060A (ja) 1995-01-24 1995-01-24 半導体装置

Country Status (1)

Country Link
JP (1) JPH08204060A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013041966A (ja) * 2011-08-15 2013-02-28 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び電子機器
JP2014107490A (ja) * 2012-11-29 2014-06-09 Kyocera Corp 電子素子収納用パッケージおよび電子装置
WO2017195424A1 (ja) * 2016-05-13 2017-11-16 日本電気硝子株式会社 気密パッケージの製造方法及び気密パッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013041966A (ja) * 2011-08-15 2013-02-28 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び電子機器
JP2014107490A (ja) * 2012-11-29 2014-06-09 Kyocera Corp 電子素子収納用パッケージおよび電子装置
WO2017195424A1 (ja) * 2016-05-13 2017-11-16 日本電気硝子株式会社 気密パッケージの製造方法及び気密パッケージ

Similar Documents

Publication Publication Date Title
KR0161365B1 (ko) 전자 부품 및 전자 부품 접속 구조체
JP2914242B2 (ja) マルチチップモジュール及びその製造方法
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
JPH10256429A (ja) 半導体パッケージ
US6351389B1 (en) Device and method for packaging an electronic device
Ghosal et al. Ceramic and plastic pin grid array technology
KR100838352B1 (ko) 전자 부품 수용 구조물
JP3631638B2 (ja) 半導体素子用パッケージの実装構造
JP4577980B2 (ja) 実装基板
JPH08204060A (ja) 半導体装置
JPH0888297A (ja) 電子部品および電子部品接続構造体
KR100215687B1 (ko) 반도체용 패키지
US20090284941A1 (en) Semiconductor package, mounting circuit board, and mounting structure
JP2000508833A (ja) 直接リード装着方法を用いてマルチチップモジュールを製造するための方法
JPH10256428A (ja) 半導体パッケージ
JPH08162567A (ja) セラミックス配線基材
JP3426827B2 (ja) 半導体装置
JP2001185642A (ja) 半導体実装用パッケージ基板
JP2713879B2 (ja) 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ
JP2000188362A (ja) 半導体素子の実装構造
KR101018218B1 (ko) 와이어 본딩 구조체 및 그 제조방법
JPH09260540A (ja) 半導体用パッケージ基体の製造方法
JPH10256413A (ja) 半導体パッケージ
JPH10242322A (ja) 半導体パッケージ
JPH10275878A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020402