JPH10275878A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH10275878A
JPH10275878A JP9081056A JP8105697A JPH10275878A JP H10275878 A JPH10275878 A JP H10275878A JP 9081056 A JP9081056 A JP 9081056A JP 8105697 A JP8105697 A JP 8105697A JP H10275878 A JPH10275878 A JP H10275878A
Authority
JP
Japan
Prior art keywords
wiring
ceramic substrate
package
semiconductor element
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9081056A
Other languages
English (en)
Inventor
Hironori Asai
博紀 浅井
Keiichi Yano
圭一 矢野
Yasushi Iyogi
靖 五代儀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9081056A priority Critical patent/JPH10275878A/ja
Publication of JPH10275878A publication Critical patent/JPH10275878A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 フリップチップ構造の半導体素子を対象とし
て、半導体素子の実装信頼性を高めると共に、信号配線
の電気特性の向上やより一層の狭ピッチ配線への対応等
を実現し、加えて従来のセラミックスパッケージに比べ
て製造コストの低減を図る。 【解決手段】 バイアホール型内部導体層５を有するセ
ラミックス基板２からなるパッケージ本体の一方の主面
には、外部接続端子として導体ホール６が設けられてい
る。セラミックス基板２の他方の主面には、配線層８を
有する樹脂配線基材９が接合されている。配線層８の一
方の端部はバイアホール型内部導体層５と電気的に接続
されている。樹脂配線基材９上には、配線層８と電気的
に接続するように、フリップチップ構造の半導体素子１
１が搭載されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップ構
造の半導体素子の実装信頼性を向上させた上で、パッケ
ージとして信号配線の低抵抗化、高配線密度化、低コス
ト化等を実現した半導体パッケージに関する。
【０００２】
【従来の技術】近年の半導体製造技術の進歩に伴って、
半導体素子は高集積化、高速動作化、高消費電力化、多
端子化する傾向にあり、また半導体素子の性能や機能自
体も急速に向上している。このように、高機能化された
半導体素子、特に消費電力の高い半導体素子を搭載する
パッケージには、まず素子機能を低下させることなく動
作させる上で、高放熱性が要求される。
【０００３】ところで、現在のパッケージとしては安価
なプラスチックパッケージが主流であるが、プラスチッ
クパッケージの場合には単体で適応できる消費電力は低
く、消費電力の増大に対応するためにはヒートシンクや
放熱フィンを使用する必要がある。また、プラスチック
パッケージは半導体素子との熱膨張係数の差が大きいこ
とから、大型の半導体素子を搭載すると素子に割れ等が
生じるおそれがある。このため、消費電力が高くかつ大
型化された半導体素子を搭載する場合には、セラミック
スパッケージが主として使用されている。
【０００４】従来のワイヤボンディング接続では、半導
体素子で発生する熱を効率的に除去するために、半導体
素子をパッケージ基体の下面側に接合したキャビティダ
ウン（フェイスダウン）構造のパッケージが有効であ
る。このような構造のパッケージによれば、半導体素子
の裏面側から直接熱を奪うことができ、また半導体素子
から奪った熱を効率よく放熱することができる。しか
し、この接続法は接続ピンの配置の制約によるパッケー
ジの大型化を伴うものである。
【０００５】一方、半導体素子の高性能化や高機能化は
消費電力のみならず、入出力信号数も増大させている。
こうした動きに追随するように、半導体素子のサイズも
大型化しつつあるが、素子サイズの大型化はウエハから
の取り数の減少に繋がるために、半導体素子のコストア
ップを招くことになる。このような素子サイズの大型化
を回避しつつ素子実装時の工数を削減する上で、フリッ
プチップ構造が有効であり、近年その実用化が進められ
ている。こうしたな素子構造の改善によって、入出力数
の増加にもかかわらず、素子サイズの大型化は避けられ
ている。ところが、こうした素子側の動向にもかかわら
ず、半導体素子の発熱量の増大傾向は変わりなく、熱を
効率的に除去することが相変わらず必要である。
【０００６】こうした事情に対処するべく、高熱伝導性
のセラミックス基材を用いたパッケージ構造が種々提案
されており、パッケージサイズを小型化しつつ、半導体
素子が発生する熱にも十分に対応できるセラミックスパ
ッケージが開発されている。しかしながら、従来のセラ
ミックスパッケージは、全てに高熱伝導性セラミックス
を使用していることに基いて、以下に示すような難点を
有しており、このため広く普及するには至っていないの
が実情である。
【０００７】すなわち、従来のセラミックスパッケージ
は、パッケージ本体としてセラミックス多層配線基板を
用いて、このセラミックス多層配線基板内の配線層によ
り主として信号配線を取り回している。このようなセラ
ミックス多層配線基板を用いたパッケージは、プラスチ
ックパッケージ等に比べて製造コストが高く、また内部
配線層には高温焼成が可能なＷやＭｏ等を使用しなけれ
ばならないために、配線抵抗が高くなり、高速信号処理
に必ずしも適しているとは言えない。
【０００８】さらに、セラミックス基板との同時焼成に
よる内部配線層では、パッケージ内配線の高密度化等に
限界がある。特に、フリップチップ実装を対象とした場
合、狭ピッチ・多端子のインナーリード部を高精度に形
成する必要である。しかし、そのような要求を満足させ
るためには、セラミックス基板の焼成時の寸法収縮をよ
り高精度に制御する必要があるため、フリップチップ実
装への対応を図った収縮率制御自体が困難になってきて
いる。
【０００９】
【発明が解決しようとする課題】上述したように、従来
の半導体パッケージのうち、プラスチックパッケージは
半導体素子との熱膨張係数の差が大きいため、高消費電
力で大型の半導体素子等を搭載する際の信頼性が低いと
いう問題を有している。特に、素子サイズの小型化や実
装工数の削減等に有効なフリップチップ構造の半導体素
子においては、バンプ電極部分に応力が集中するため、
電気的な信頼性も低下しやすいという問題がある。
【００１０】さらに、従来、高放熱性パッケージとして
主に用いられてきたセラミックスパッケージは製造コス
トが高く、また信号配線の配線抵抗等の電気的特性が不
十分であると共に、狭ピッチ配線への対応等にも限界が
ある等の問題を有している。特に、フリップチップ実装
を対象とした場合には、インナーリード部の狭ピッチ・
多端子化への対応が困難になってきている。
【００１１】本発明は、このような課題に対処するべく
なされたもので、フリップチップ構造の半導体素子を対
象として、半導体素子の実装信頼性を高めると共に、信
号配線の電気特性の向上やより一層の狭ピッチ配線への
対応等を実現し、加えて従来のセラミックスパッケージ
に比べて製造コストの低減を図った半導体パッケージを
提供することを目的としている。
【００１２】
【課題を解決するための手段】本発明の半導体パッケー
ジは、請求項１に記載したように、セラミックス基板か
らなるパッケージ本体と、前記セラミックス基板の一方
の主面に接合され、かつ配線層を有する樹脂配線基材
と、前記配線層と電気的に接続するように、前記樹脂配
線基材上に搭載されたフリップチップ構造の半導体素子
とを具備することを特徴としている。
【００１３】また、本発明の他の半導体パッケージは、
請求項２に記載したように、一方の主面に外部接続端子
が設けられていると共に、前記外部接続端子と一方の端
部が電気的に接続された内部導体層を有するセラミック
ス基板からなるパッケージ本体と、前記内部導体層の他
方の端部と電気的に接続された配線層を有し、前記セラ
ミックス基板の他方の主面に接合された樹脂配線基材
と、前記配線層と電気的に接続するように、前記樹脂配
線基材上に搭載されたフリップチップ構造の半導体素子
とを具備することを特徴としている。
【００１４】本発明の半導体パッケージにおいては、セ
ラミックス基板に樹脂配線基材を接合し、この樹脂配線
基材上にフリップチップ構造の半導体素子を搭載してい
る。樹脂配線基材は半導体素子との熱膨張係数の差が大
きいものの、セラミックス基板と接合することにより、
樹脂基材の熱膨張はセラミックス基板に拘束される。す
なわち、セラミックス基板は変形しやすい樹脂配線基材
の支持基体として機能するだけでなく、熱膨張緩和層と
しての役割も果たすものである。従って、半導体素子の
電気的な接続を含む実装信頼性を向上させることができ
る。
【００１５】さらに、信号配線は樹脂配線基材に設けた
配線層により主として取り回している。樹脂配線基材の
配線層には、例えばパターニングされた銅箔等を用いる
ことができるため、信号配線の低抵抗化、配線幅および
配線間距離の短縮等を図ることができる。加えて、樹脂
基材はセラミックス基板に比べて誘電率が低いため、パ
ッケージ内配線の電気的特性を高めた上で、フォトエッ
チング技術を使用することから配線密度を高密度化する
ことができ、特にフリップチップ構造の半導体素子を搭
載する場合に狭ピッチ接続が可能となる。またさらに、
樹脂配線基材で信号配線を主として取り回すことによっ
て、セラミックス基板ひいては半導体パッケージの製造
コストを低減することができる。なお、半導体素子で発
生した熱は、高密度配線とされた樹脂配線基材の配線層
等を介してセラミックス基板側に伝えることができる。
【００１６】
【発明の実施の形態】以下、本発明を実施するための形
態について説明する。
【００１７】図１は、本発明の半導体パッケージの一実
施形態の概略構造を示す断面図である。同図に示す半導
体パッケージ１は、パッケージ本体としてセラミックス
基板２を有している。このセラミックス基板２には窒化
アルミニウム（ＡｌＮ）焼結体、窒化ケイ素（Ｓｉ3 Ｎ
4 ）焼結体、アルミナ（Ａｌ2 Ｏ3 ）焼結体、炭化ケイ
素（ＳｉＣ）焼結体、窒化硼素（ＢＮ）焼結体、ダイヤ
モンド等、各種のセラミックス材料を使用することがで
きる。
【００１８】上述したセラミックス材料のうち、図１に
示す半導体パッケージ１のように、セラミックス基板２
の内部に導体層３を設ける場合には、絶縁特性に優れる
と共に、熱伝導性に優れるＡｌＮ焼結体やＳｉ3 Ｎ4 焼
結体等を用いることが好ましい。特に、ＡｌＮ焼結体は
熱伝導率が大きいことから、半導体パッケージ１の高放
熱性化を図る上で好ましい材料である。セラミックス基
板２に使用するＡｌＮ焼結体としては、一般的に基板材
料として使用されている熱伝導率が70W/m K 以上のもの
が好ましく用いられる。
【００１９】また、Ｓｉ3 Ｎ4 焼結体は高強度特性と比
較的良好な熱伝導性とを合せ持つことから、半導体パッ
ケージの高信頼性化と高放熱性化を図る上で好ましい材
料である。セラミックス基板２に使用するＳｉ3 Ｎ4 焼
結体としては、特に50W/m K以上の熱伝導率を有するも
のが好ましい。Ｓｉ3 Ｎ4 焼結体は高強度・高靭性のセ
ラミックス焼結体としてよく知られており、さらに例え
ば焼結体原料となる窒化ケイ素粉末の微粒子化、高純度
化、焼結助剤組成等の組成制御等を行うことによって、
本来の高強度・高靭性という機械的特性を損うことな
く、50W/m K 以上というように比較的熱伝導性に優れた
Ｓｉ3 Ｎ4 焼結体が得られる。
【００２０】セラミックス基板２を後述する樹脂配線基
材９の支持基体のみとして用い、セラミックス基板２側
には導体層を形成しない場合には、熱伝導性に優れるＳ
ｉＣ焼結体、ＢＮ焼結体、ダイヤモンド等が好ましく用
いられる。また、他のセラミックス材料についても、半
導体素子１１の種類や用途等に応じて適宜使用し得るも
のである。
【００２１】パッケージ本体を構成するセラミックス基
板２は、内部導体層としてバイアホール３を有してい
る。バイアホール３の両端にはそれぞれランド４、５が
設けられている。ここで、内部導体層としてはバイアホ
ール３のみに限らず、印刷配線層等を併用することが可
能であるが、本発明の半導体パッケージにおいては後述
する樹脂配線基材９で信号配線を取り回すことができる
ため、セラミックス基板２の内部導体層はバイアホール
型導体層３のみとすることが好ましい。これにより、パ
ッケージ本体としてのセラミックス基板２の製造コスト
や製造工数を大幅に低減することができる。
【００２２】上記したようなセラミックス基板２は、ま
ずセラミックスグリーンシートにバイアホール型導体層
３となるスルーホールを形成し、このスルーホール内に
タングステンペースト等の導体ペーストを充填すると共
に、ランド４、５となる印刷層を形成する。複数枚のセ
ラミックスグリーンシートを使用した場合にはそれらを
積層、圧着する。そして、セラミックス材料に応じた雰
囲気中で焼成することによって、バイアホール型導体層
３およびランド４、５等を有するセラミックス基板２が
得られる。
【００２３】なお、電源層や接地層等の配線層について
は、セラミックス基板２内に形成してもよく、この場合
にはセラミックス基板２に多層構造のセラミックス基板
を使用すればよい。
【００２４】上述したバイアホール型導体層３を有する
セラミックス基板２の一方の主面、すなわち下面２ａ側
には、例えばＰｂ−Ｓｎ系半田ボールやＩｎ系半田ボー
ルのような導体ボール６が下面側ランド４上に接合され
ている。これら導体ボール６は外部接続端子として機能
するものである。このように、この実施形態の半導体パ
ッケージ１はＢＧＡ構造のパッケージを構成するもので
ある。なお、導体ボール６には金属ボールや金属コーテ
ィング樹脂ボール等、少なくとも表面部が導電性を有す
る各種の導体ボールを使用することができる。
【００２５】導体ボール６は、例えば下面側ランド４の
表面にＮｉ／Ａｕメッキ等を施した後、各下面側ランド
４上にＳｎ−Ｐｂ共晶半田ペースト等を印刷し、この半
田ペースト上に治具を用いてＳｎ−Ｐｂ共晶半田ボール
（例えば 95%Ｐｂ共晶半田ボール）等を載せ、半田ペー
ストを溶融させて接合することにより形成することがで
きる。
【００２６】セラミックス基板２の他方の主面、すなわ
ち上面２ｂ側には、樹脂フィルム７に銅箔等で配線層８
を形成した樹脂配線基材９が、接着剤層１０を介して接
合固定されている。ここで、樹脂フィルム７としては、
液晶ポリマー、ポリイミド樹脂、ガラスエポキシ樹脂等
の各種絶縁性樹脂からなる厚さ20〜 100μm 程度のフィ
ルムを使用することができる。また、接着剤層１０に
は、熱硬化性樹脂シート、熱硬化性樹脂ペースト、エポ
キシ樹脂ペースト、ポリイミド樹脂ペースト等を使用す
ることができる。
【００２７】そして、樹脂配線基材９上にはフリップチ
ップ構造を有する半導体素子１１が搭載されており、こ
の半導体素子１１のバンプ電極１１ａは配線層８と電気
的に接続されている。このように、この実施形態の半導
体パッケージ１は、いわゆるフェイスアップ構造を有し
ている。搭載する半導体素子１１は限定されるものでは
ないが、消費電力が例えば3W以上と高く、また素子サイ
ズが10mm角以上というような高消費電力で大型の半導体
素子に対して本発明は特に有効である。本発明の半導体
パッケージにおいては、このような半導体素子１１を高
信頼性の下で搭載することができる。
【００２８】樹脂配線基材９の配線層８は、半導体素子
１１のバンプ電極１１ａとセラミックス基板２の上面側
ランド５とを電気的に接続しており、さらに半導体素子
１１のバンプ電極１１ａはセラミックス基板２のバイア
ホール型内部導体層３を介して、外部接続端子としての
導体ボール６と電気的に接続されている。半導体素子１
１の信号配線は、基本的には樹脂配線基材９の配線層８
で取り回している。
【００２９】この実施形態の半導体パッケージ１におけ
る配線層８は、具体的には樹脂フィルム７の上面側に形
成された上側導体層８ａと、樹脂フィルム７の下面側に
形成された下側導体層８ｂと、これらの間を電気的に接
続する内部導体層８ｃとを有している。上側導体層８ａ
および下側導体層８ｂは、例えば銅箔のような厚さ100
μm 以下程度の金属箔からなるものであって、所望の配
線形状に応じてパターニングされており、上側導体層８
ａの表面には絶縁性樹脂等からなる絶縁層１２がコーテ
ィングされている。
【００３０】半導体素子１１の信号配線は、主として上
側導体層８ａおよび下側導体層８ｂの一方で、あるいは
上側導体層８ａと下側導体層８ｂの双方で取り回されて
いる。信号配線を主として上側導体層８ａで取り回す場
合には、下側導体層８ｂはランドの形成のみとしてもよ
い。
【００３１】下側導体層８ｂ（ランド）上には、セラミ
ックス基板２の上面側ランド５の位置に対応させて、例
えばＡｇエポキシ系ペースト、Ａｕエポキシ系ペース
ト、Ａｇポリイミド系ペースト等により接続用突起１３
が形成されている。接続用突起１２は、Ａｕボール、Ｐ
ｂ−Ｓｎ系共晶半田ボール、Ｉｎ系半田ボール等を接合
して形成することもできる。なお、セラミックス基板２
の上面側ランド６上に、同様な接続用突起を形成してお
いてもよい。
【００３２】そして、樹脂配線基材９の配線層８とセラ
ミックス基板２の上面側ランド５とは、樹脂フィルム７
側の接続用突起１３を上面側ランド５に突き当て、これ
を熱圧着する等によって電気的に接続されている。な
お、接続用突起１３はセラミックス基板２の上面側ラン
ド５上に形成してもよい。また、樹脂配線基材９の配線
層８と半導体素子３のバンプ電極１１ａとは、このバン
プ電極１１ａを樹脂配線基材９の上側導体層８ａの所定
の電極部に突き当て、これを熱圧着する等によって電気
的に接続されている。
【００３３】樹脂配線基材７とセラミックス基板２との
機械的な接合は、基本的には接着剤層１０が担ってい
る。また、樹脂配線基材９と半導体素子３との機械的お
よび電気的な接続信頼性を高める上で、バンプ電極１１
ａによる接続部の周囲には、樹脂等からなる絶縁性充填
材１４が充填されている。この絶縁性充填材１４は必要
に応じて使用されるものである。
【００３４】上述した導体層８および接続用突起１２を
有する樹脂フィルム７は、例えば以下のようにして作製
することができる。まず、厚さ12μm 程度の銅箔を上側
導体層８ａの形成材料として用意し、その表面にセラミ
ックス基板２の上面側ランド５の位置に対応させて、銀
等により内部導体層８ｃとなる突起を形成する。この突
起を形成した銅箔と、例えば液晶ポリマーからなる厚さ
20〜 100μm 程度の樹脂フィルム７と、さらに下側導体
層８ｂとなる同様な厚さの銅箔とを重ね合わせ、突起の
先端が樹脂フィルム７を突き破って下側導体層８ｂとな
る銅箔と電気的に接続するように熱圧着する。熱圧着は
銅箔と液晶ポリマーフィルム等との密着強度が保たれる
ような条件下で実施する。
【００３５】そして、両面の銅箔をそれぞれ所望の配線
形状となるようにエッチングし、上側導体層８ａには所
望の配線パターンを、また下側導体層８ｂには少なくと
もランドを形成する。この後、下側導体層８ｂによるラ
ンド上に、上述したような接続用突起１３を形成するこ
とによって、上述した上側導体層８ａ、下側導体層８ｂ
および内部導体層８ｃを有する配線層８と接続用突起１
３とが設けられた樹脂配線基材９が得られる。
【００３６】上記したような配線層８および接続用突起
１３を有する樹脂配線基材９とセラミックス基板２との
接合は、これらを例えば接着剤シートや接着剤の塗布層
等を介して積層し、この状態で接着剤フィルムや接着剤
の塗布層が接着する温度で熱をかけつつ、電気的な接続
が実現する程度の圧力（例えば 10kg/cm2 程度）を加え
ることによって、樹脂配線基材９とセラミックス基板２
とを電気的に接続しつつ機械的に接合することができ
る。このようにして、セラミックス基板２と接合した樹
脂配線基材９上に、フリップチップ構造の半導体素子１
１を接続、搭載すると共に、接続部の周囲に絶縁性充填
材１４を充填することによって、半導体パッケージ１が
得られる。
【００３７】上述した半導体パッケージ１おいては、4W
程度の半導体素子１１であれば樹脂フィルム７が熱抵抗
層となるものの、樹脂配線基材９は薄く、また配線層８
具体的には銅箔等を介して熱をセラミックス基板２に伝
えることができるため、高熱伝導性のセラミックス基板
２を使用すれば放熱性を確保することが可能である。さ
らに、より高い消費電力の半導体素子１１（例えば 10W
程度）を搭載する場合には、図２に示すように、樹脂配
線基材９上にフリップチップ実装されている半導体素子
１１の裏面側に、金属や高熱伝導性セラミックス等から
なる放熱フィン１５を接着剤層１６を介して接合するこ
とによって、十分な放熱性を確保することができる。
【００３８】このような半導体パッケージ１は、例えば
多層プリント基板等の実装ボード上に実装される。この
際、半導体パッケージ１の外部接続端子としての導体ボ
ール６は、実装ボードの配線層と電気的に接続され、半
導体実装部品が構成される。上述した実施形態の半導体
パッケージ１においては、パッケージ本体としてのセラ
ミックス基板２に樹脂配線基材９を接合した構造を有し
ているため、樹脂配線基材９の熱膨張をセラミックス基
板２により拘束することができる。樹脂配線基材９は半
導体素子１１との熱膨張係数の差が大きいものの、セラ
ミックス基板２の熱膨張係数は半導体素子１１に近いた
め、樹脂配線基材９の熱膨張をセラミックス基板２によ
り拘束することによって、半導体素子１１が搭載される
樹脂配線基材９の熱膨張を半導体素子１１のそれに近付
けることができる。
【００３９】このようなパッケージを用いることによっ
て、フリップチップ構造の半導体素子１１を、樹脂配線
基材９上に直接搭載しているにもかかわらず、半導体素
子１１の接続部信頼性を高めることが可能となる。具体
的には、電気的な接続部の信頼性を高めることができる
と共に、樹脂配線基材９との機械的な接続に伴う半導体
素子１１の割れ等を抑制することができる。すなわち、
セラミックス基板２は変形しやすい樹脂配線基材９の支
持基体として機能するだけでなく、熱膨張緩和層として
の役割も果たすものである。特に、半導体素子１１のバ
ンプ電極１１ａによる接続部周辺に絶縁性充填材１４を
充填することによって、機械的な接続信頼性のみなら
ず、電気的な接続信頼性をもより一層高めることが可能
となる。
【００４０】半導体パッケージ１の放熱性に関しては、
前述したように半導体素子１１で生じた熱を、樹脂配線
基材９の配線層８を介して熱をセラミックス基板２に伝
えることができ、特に配線密度を高密度化した配線層８
は熱伝達性に優れるため、高熱伝導性のセラミックス基
板２を使用すれば4W程度の半導体素子１１に対応し得る
放熱性を確保することができる。また、樹脂配線基材９
上にフリップチップ実装されている半導体素子１１の裏
面側に、放熱フィン１５を接合することによって、より
一層良好な放熱性を得ることができる。
【００４１】また、樹脂フィルム７に設けた配線層８に
は上述したように、銅箔等の厚さが100μm 以下という
ような金属箔を使用することができる。銅箔等の金属箔
によれば、セラミックス基板の内部配線層として一般的
に使用されているＷやＭｏ等の焼成層に比べて、信号配
線の配線抵抗や高周波特性等を大幅に改善することがで
きる。さらに、銅箔等をエッチングしてパターニングす
ることによって、例えば配線幅が30μm 、配線間距離が
20μm というような高密度配線を実現することができ
る。その上で、この実施形態の半導体パッケージ１は基
本的に小型化が可能なフェイスアップ構造としているた
め、入出力数の多い半導体素子１１であっても信号配線
を容易に取り回すことができるだけでなく、パッケージ
サイズそのものを小形化することが可能となる。すなわ
ち、パッケージ内配線の高密度化およびそれに基くパッ
ケージサイズの小形化を達成することができる。
【００４２】ここで、フリップチップ構造の半導体素子
１１の場合、特にパッケージ側のインナーリード部に狭
ピッチ配線が求められる。このような要求を樹脂配線基
材１１の配線層８は満足させることができるため、フリ
ップチップ構造の半導体素子１１との狭ピッチ接続を実
現することが可能となる。従って、フリップチップ構造
の半導体素子１１の実装信頼性を高めることができると
共に、さらなる半導体素子１１の多端子・狭ピッチ化に
も対応することができる。
【００４３】さらに、信号配線は基本的には樹脂配線基
材９の配線層８で取り回しているため、セラミックス基
板２の内部配線層をバイアホール型配線層３のみとする
ことができる。これにより、内部に複雑な多層配線を形
成していた従来のセラミックス多層配線基板に比べて、
セラミックス基板２自体の製造コストおよび製造工数を
大幅に低減することができ、またセラミックスの寸法制
御精度も緩くなり、ひいては半導体パッケージ１の製造
コストを低減することが可能となる。
【００４４】上述したように、この実施形態のＢＧＡ構
造の半導体パッケージ１は、フリップチップ構造の半導
体素子１１の搭載、およびそれとの狭ピッチ接続を可能
にした上で、半導体素子１１の実装信頼性を高めたもの
であり、さらには信号配線の高特性化および高密度化、
パッケージの低コスト化等を実現したものである。
【００４５】このようなＢＧＡ構造の半導体パッケージ
１を、消費電力が5Wで 400ピンの半導体素子を搭載する
パッケージとして作製した。まず、樹脂配線基材９とし
て、液晶ポリマーを主剤とし、その両面に銅箔を熱圧着
したものを作製した。各銅箔はエッチングしてパターン
を形成し、その上には絶縁樹脂をコーティングした。樹
脂配線基材９の厚さは約 0.2mmであり、チップ実装はフ
リップチップ対応である。
【００４６】セラミックス基板２には、熱伝導率が 180
W/m K のＡｌＮセラミックスを用いた。基板厚さは 0.6
mmである。ＡｌＮセラミックス基板２は、単一グリーン
シートに直径 200μm のスルーホールを一括で打抜き形
成し、これにＷペーストを充填すると共に、ランドとな
る印刷層を形成した。これを脱脂、焼成してＡｌＮセラ
ミックス基板２とした。ランド上にはＮｉ／Ａｕメッキ
を施した。
【００４７】このような樹脂配線基材９とＡｌＮセラミ
ックス基板２とを接合して、半導体素子用のパッケージ
を得た。これらの電気的な接続には導電性樹脂を用い、
また機械的な接合にはエポキシ系接着剤を用いた。この
ようなパッケージにフリップチップ構造の5W、 400ピン
の半導体素子を搭載して、この実施例の半導体パッケー
ジ１とした。
【００４８】一方、本発明との比較例として、樹脂製の
半導体パッケージ（比較例１）を作製した。この比較例
１の半導体パッケージは、高消費電力向け半導体素子に
適用するため、フェイスアップ構造を採用し、発生する
熱を素子裏面から直接ヒートシンクに逃がす構造とし
た。このため、半導体素子の接続方法はワイヤーボンデ
ィングとした。ヒートシンクには銅を使用した。また、
熱を実装ボードへ逃がす構造を採用するため、内部には
熱拡散用プレートを採用した。配線導体は銅である。こ
のようなパッケージに実施例と同様な5W、 400ピンの半
導体素子を搭載して、半導体パッケージとした。
【００４９】また、比較例２として、ＡｌＮセラミック
スでプリップチップ対応のパッケージを作製した。パッ
ケージには、 5層構造のＡｌＮ多層配線基板（熱伝導
率:180W/m K)を用いた。 5層構造のＡｌＮ多層配線基板
は、 5枚のグリーンシートそれぞれに必要なスルーホー
ルを形成し、Ｗペーストの充填および印刷を行った後、
積層、脱脂、焼成を行った。フリップチップ実装に対応
させるために、スルーホールの直径は80μm とした。ラ
ンド上にはＮｉ／Ａｕメッキを施した。このようなパッ
ケージに実施例と同様な5W、 400ピンの半導体素子を搭
載して、半導体パッケージとした。
【００５０】上記した実施例の半導体パッケージと比較
例１，２による半導体パッケージの特性、コスト、サイ
ズ等を比較した。その結果を表１に示す。なお、表１に
示す評価結果は実施例を 1とした場合の相対値である。
【００５１】
【表１】 表１から明らかなように、本発明の実施例による半導体
パッケージは、熱抵抗がセラミックス単体パッケージを
用いた比較例２に比べて多少劣るものの、配線抵抗や製
造コストは大幅に優れ、また樹脂パッケージを用いた比
較例１と比べても、製造コストやパッケージサイズ等に
優れたものであることが分かる。
【００５２】なお、上記実施形態では樹脂フィルム７の
両面に導体層８ａ、８ｂを設けて、下側導体層８ｂに接
続用突起１３を形成した場合について説明したが、例え
ば内部導体層が樹脂フィルムを突き破って、その先端が
樹脂フィルムの反対面側に突出するような構造とするこ
とによって、内部導体層と接続用突起とを兼用すること
ができる。
【００５３】また、樹脂基材としては前述した樹脂フィ
ルムに限らず、銅張り樹脂基板等を使用することも可能
であるが、配線密度の高密度化という点においては樹脂
フィルムに例えば厚さ 100μm 以下というような金属箔
を熱圧着等で張り付けたものを使用することが好まし
い。
【００５４】さらに、本発明の半導体パッケージは上述
したフェイスアップ構造のＢＧＡパッケージに限らず、
外部接続端子に導体ボール以外のものを使用したパッケ
ージ、あるいはフェイスダウン構造の半導体パッケージ
等にも適用可能である。
【００５５】
【発明の効果】以上説明したように、本発明の半導体パ
ッケージによれば、フリップチップ構造の半導体素子の
実装信頼性や接続信頼性等を高めた上で、信号配線の電
気特性を向上、より一層の狭ピッチ配線への対応および
パッケージサイズの小形化等を図ることができ、さらに
は製造コストの低減等を実現することが可能となる。こ
のような半導体パッケージは、例えば高消費電力で大型
の半導体素子等も高信頼性の下でパッケージ化すること
ができる。
【図面の簡単な説明】
【図１】 本発明の半導体パッケージの一実施形態の概
略構造を示す断面図である。
【図２】 図１に示す半導体パッケージの変形例を示す
断面図である。
【符号の説明】
１………半導体パッケージ ２………セラミックス基板 ３………バイアホール型導体層 ６………導体ボール ７………樹脂フィルム ８………配線層 ９………樹脂配線基材 １１……フリップチップ構造の半導体素子 １５……放熱フィン

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 セラミックス基板と、 前記セラミックス基板の一方の主面に接合され、かつ配
    線層を有する樹脂配線基材と、 前記配線層と電気的に接続するように、前記樹脂配線基
    材上に搭載されたフリップチップ構造の半導体素子とを
    具備することを特徴とする半導体パッケージ。
  2. 【請求項２】 一方の主面に外部接続端子が設けられて
    いると共に、前記外部接続端子と一方の端部が電気的に
    接続された内部導体層を有するセラミックス基板と、 前記内部導体層の他方の端部と電気的に接続された配線
    層を有し、前記セラミックス基板の他方の主面に接合さ
    れた樹脂配線基材と、 前記配線層と電気的に接続するように、前記樹脂配線基
    材上に搭載されたフリップチップ構造の半導体素子とを
    具備することを特徴とする半導体パッケージ。
  3. 【請求項３】 請求項２記載の半導体パッケージにおい
    て、 前記セラミックス基板の内部導体層は、バイアホール型
    導体層により構成されていることを特徴とする半導体パ
    ッケージ。
  4. 【請求項４】 請求項１または請求項２記載の半導体パ
    ッケージにおいて、 前記セラミックス基板は、窒化アルミニウム、窒化ケイ
    素、炭化珪素、窒化硼素およびダイヤモンドから選ばれ
    る少なくとも 1種を主成分とすることを特徴とする半導
    体パッケージ。
  5. 【請求項５】 請求項１または請求項２記載の半導体パ
    ッケージにおいて、 前記半導体素子上には放熱フィンが接合されていること
    を特徴とする半導体パッケージ。
JP9081056A 1997-03-31 1997-03-31 半導体パッケージ Withdrawn JPH10275878A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9081056A JPH10275878A (ja) 1997-03-31 1997-03-31 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9081056A JPH10275878A (ja) 1997-03-31 1997-03-31 半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH10275878A true JPH10275878A (ja) 1998-10-13

Family

ID=13735762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9081056A Withdrawn JPH10275878A (ja) 1997-03-31 1997-03-31 半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH10275878A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414383B1 (ko) * 1999-10-05 2004-01-13 엔이씨 일렉트로닉스 코포레이션 배선기판, 배선기판을 가지는 반도체장치, 및 그제조방법과 실장방법
JP2008047936A (ja) * 2000-10-18 2008-02-28 Nec Corp 半導体パッケージおよびその製造方法
JP2009038409A (ja) * 2000-10-18 2009-02-19 Nec Corp 半導体パッケージの製造方法
JP2020027912A (ja) * 2018-08-16 2020-02-20 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法及び増幅器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414383B1 (ko) * 1999-10-05 2004-01-13 엔이씨 일렉트로닉스 코포레이션 배선기판, 배선기판을 가지는 반도체장치, 및 그제조방법과 실장방법
US7217999B1 (en) 1999-10-05 2007-05-15 Nec Electronics Corporation Multilayer interconnection board, semiconductor device having the same, and method of forming the same as well as method of mounting the semiconductor chip on the interconnection board
US8008130B2 (en) 1999-10-05 2011-08-30 Renesas Electronics Corporation Multilayer interconnection board, semiconductor device having the same, and method of forming the same as well as method of mounting the semicondutor chip on the interconnection board
JP2008047936A (ja) * 2000-10-18 2008-02-28 Nec Corp 半導体パッケージおよびその製造方法
JP2009038409A (ja) * 2000-10-18 2009-02-19 Nec Corp 半導体パッケージの製造方法
JP2020027912A (ja) * 2018-08-16 2020-02-20 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法及び増幅器

Similar Documents

Publication Publication Date Title
JP3677429B2 (ja) フリップチップ型半導体装置の製造方法
US7358445B1 (en) Circuit substrate and apparatus including the circuit substrate
US6262477B1 (en) Ball grid array electronic package
KR100371282B1 (ko) 반도체 장치 및 그 제조 방법
JPH10256429A (ja) 半導体パッケージ
JPH0613726A (ja) セラミックス回路基板
JPH10275522A (ja) 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ
JP3850335B2 (ja) セラミック回路基板
JP2000323610A (ja) フィルムキャリア型半導体装置
JPH10275878A (ja) 半導体パッケージ
JPH10256428A (ja) 半導体パッケージ
JPH10256413A (ja) 半導体パッケージ
JPH10275879A (ja) 半導体パッケージ
JPH10242322A (ja) 半導体パッケージ
JP2517024B2 (ja) セラミックパッケ―ジとその製造方法
JPH10256414A (ja) 半導体パッケージ
JP3432552B2 (ja) 窒化アルミニウム多層基板
JPH06112355A (ja) セラミックパッケージ
JPH09260540A (ja) 半導体用パッケージ基体の製造方法
JP3470787B2 (ja) 半導体素子用複合パッケージの製造方法
JPH11274372A (ja) 半導体装置及びその半導体パッケージ
JPH1154532A (ja) 半導体素子用パッケージ
JPH10242321A (ja) 半導体パッケージ
JPH08162567A (ja) セラミックス配線基材
JP3015504B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040601