JPH08204546A - 位相調整回路 - Google Patents

Abstract

(57)【要約】 【目的】簡易な構成で、連続的に位相を可変して所望の
調整量に簡易に位相調整することができる位相調整回路
を提案する。 【構成】規定の周期で滑らかに信号レベルが変化する基
準信号Ｓ１と、所定の直流レベルＶＲとの間で比較結果
Ｓ２を得、この直流レベルＶＲを可変して比較結果信号
Ｓ２のエッジのタイミングを可変する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、位相調整回路に関し、
例えばディジタルビデオテープレコーダ等の再生装置に
おいて、再生信号を識別再生する際の再生クロックの位
相調整に適用することができる。

【０００２】

【従来の技術】従来、この種の再生装置においては、同
軸ケーブル、半導体素子等の遅延時間を利用した位相調
整回路により再生クロックの位相を調整し、これにより
再生されたデータの位相裕度を向上するようになされて
いる。

【０００３】すなわちこの種の再生装置は、磁気ヘッド
から得られる再生信号を２値化して２値化信号を生成
し、２値化信号から再生クロックを生成する。さらにこ
の種の再生装置は、位相調整回路においてこの再生クロ
ックの位相を調整した後、この再生クロックの立ち上が
りエッジ又は立ち下がりエッジを基準にして２値化信号
をラッチして再生データを検出する。

【０００４】ここで従来の位相調整回路において、フェ
ーズシフタ、ラインストレッチ等の位相調整回路は、同
軸ケーブル等で形成される伝送路に再生クロックを供給
し、この伝送路の物理的長さで決まる遅延時間だけ再生
クロックを遅延させ、これによりこの再生クロックの位
相を規定の位相に調整する。

【０００５】また半導体素子を用いた位相調整回路は、
直列接続した半導体素子に再生クロックを供給し、各半
導体素子のゲートで発生する遅延時間だけ再生クロック
を順次遅延させ、これによりこの再生クロックの位相を
規定の位相に調整する。

【０００６】これによりこの種の再生装置は、対応する
再生信号のアイパターンが最も開口するタイミングに相
当するタイミングで２値化信号をラッチし、再生データ
の位相裕度を向上するようになされていた。

【０００７】

【発明が解決しようとする課題】ところでこのように遅
延時間を利用した位相調整回路は、連続的に位相を可変
して所望の調整量に簡易に位相調整することが困難な問
題がある。

【０００８】すなわちフェーズシフタ、ラインストレッ
チ等の位相調整回路は、伝送路の物理的長さで遅延時間
が決まり、この遅延時間により位相調整量が決まること
により、いちいちこの長さを選定して調整量を可変する
必要があり、その分調整が煩雑な欠点がある。

【０００９】また半導体素子を用いた位相調整回路で
は、出力段の半導体素子を切り換えて遅延時間を調整で
きるが、この場合調整量が離散的な値になり、連続的に
位相を可変することが困難な欠点がある。

【００１０】またこれら遅延時間を調整して位相調整量
を設定する場合、同一の遅延時間でも伝送する信号の周
波数が異なると、その分位相調整量が変化することによ
り、伝送する信号の周波数に対応して伝送路の長さ、ゲ
ート数等を選定する必要がある。

【００１１】さらにフェーズシフタ、ラインストレッチ
等の位相調整回路は、伝送路の分、全体構成の大型化、
煩雑化を避け得ない欠点があり、また半導体素子を用い
た位相調整回路では、数多くのゲート数を集積回路化す
ることから、消費電力が増大する問題もある。

【００１２】本発明は以上の点を考慮してなされたもの
で、簡易な構成で、連続的に位相を可変して所望の調整
量に簡易に位相調整することができる位相調整回路を提
案しようとするものである。

【００１３】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、規定の周期で滑らかに信号レベル
が変化する基準信号と、所定の直流レベルとの間で比較
結果を得、該比較結果信号を出力する比較回路を有し、
先の直流レベルを可変して比較結果信号のエッジのタイ
ミングを可変する。

【００１４】これに加えて、矩形波状の入力信号を波形
整形して前記基準信号を生成する波形整形回路を有する
ようにする。

【００１５】

【作用】規定の周期で滑らかに信号レベルが変化する基
準信号と、所定の直流レベルとの間で比較結果を得、該
比較結果信号を出力する比較回路によれば、先の直流レ
ベルを可変して比較結果信号のエッジのタイミングを可
変するにつき、連続的にタイミングを可変でき、さらに
簡易な構成で、大きくタイミングを可変することができ
る。

【００１６】これにより矩形波状の入力信号を波形整形
して前記基準信号を生成する波形整形回路を備えるよう
にすれは、この入力信号の位相を可変することができ
る。

【００１７】

【実施例】以下、適宜図面を参照しながら本発明の実施
例を詳述する。

【００１８】図１において、１は全体としてディジタル
ビデオテープレコーダを示し、磁気ヘッド２から得られ
る再生信号ＲＦを復調して、ディジタルビデオ信号ＤＶ
を出力する。ここで増幅回路３は、再生信号ＲＦを規定
の利得で増幅した後、続く信号処理回路（図示せず）で
波形等化等の処理を実行する。

【００１９】図２に示すように、２値化回路４は、規定
のしきい値を基準にしてこの再生信号ＲＦを２値化し、
これにより再生信号ＲＦの２値化信号でなるシリアルデ
ータＤ１を出力する（図２（Ａ））。このとき２値化回
路４は、シリアルデータＤ１の反転出力でなるシリアル
データＤ１Ｉを併せて出力する。

【００２０】ＰＬＬ（Phase Locked Loop ）回路５は、
電圧制御型発信回路の出力信号とシリアルデータＤ１又
はＤ１Ｉとの位相比較結果により、この電圧制御型発信
回路の動作を制御し、これによりシリアルデータＤ１及
びＤ１Ｉに位相同期した再生クロックＣＫを生成する
（図２（Ｂ））。

【００２１】位相調整回路６は、この再生クロックＣＫ
の位相を調整して出力する。ここで位相調整回路６は、
再生クロックＣＫをバンドパスフィルタ（ＢＰＦ）７に
与えて帯域制限することにより、再生クロックＣＫの立
ち上がり及び立ち下がりに位相同期して信号レベルが緩
やかに変化する正弦波信号Ｓ１を生成する（図２
（Ｃ））。

【００２２】さらに位相調整回路６は、この正弦波信号
Ｓ１をバッファアンプ９に入力し、ここで基準電圧ＶＲ
との間で比較結果信号Ｓ２を生成する（図２（Ｄ−１）
及び（Ｅ−１））。ここでバッファアンプ９は、両相入
力のバッファアンプで形成され、非反転入力端に正弦波
信号Ｓ１を入力し、反転入力端に基準電圧ＶＲを入力す
る。これによりバッファアンプ９は、正弦波信号Ｓ１の
信号レベルが基準電圧ＶＲを越えて変化すると、信号レ
ベルが切り換わる比較結果信号Ｓ２を生成する。

【００２３】ここでこの基準電圧ＶＲは、第１及び第２
の基準電圧Ｖ１及びＶ２を可変抵抗１０により分圧して
生成され、第１及び第２の基準電圧Ｖ１及びＶ２は、正
弦波信号Ｓ１の直流レベルから、正側及び負側に規定の
電圧だけレベルシフトした電圧に設定される。これによ
り位相調整回路６は、この可変抵抗１０を可変して、比
較結果信号Ｓ２の立ち上がりエッジ及び立ち下がりエッ
ジのタイミングを可変できるようになされている。

【００２４】すなわち図３及び図４に示すように、バッ
ファアンプ９だけ取り出すと共に、正弦波信号Ｓ１に代
えて三角波信号ＳＩＮ（図４（Ａ））を入力して説明す
ると、三角波信号ＳＩＮの直流レベルに対して基準電圧
ＶＲが高い電圧に調整されると、このバッファアンプ９
の出力信号ＳＯにおいては（図４（Ｂ））、信号レベル
の立ち上がりのタイミングが遅延し、また信号レベルの
立ち下がりのタイミングが速くなる。

【００２５】これ対して三角波信号ＳＩＮの直流レベル
に対して基準電圧ＶＲが低い電圧に調整されると、この
バッファアンプ９の出力信号ＳＯにおいては（図４
（Ｃ））、その分信号レベルの立ち上がりのタイミング
が速くなり、また信号レベルの立ち下がりのタイミング
が遅延する。

【００２６】これによりバッファアンプ９においては、
この基準電圧ＶＲの可変範囲ΔＶに対応する可変時間Δ
Ｔの分だけ、出力信号ＳＯの立ち上がりエッジ及び立ち
下がりエッジを可変できることがわかる。

【００２７】この可変時間ΔＴは、三角波信号ＳＩＮの
傾きが変化すると、これに追従して変化することによ
り、基準電圧ＶＲを一定値に保持した場合でも、元の三
角波信号ＳＩＮの周期Ｔに比例して変化する。すなわち
入力信号の周波数が変化した場合でも、この入力信号の
直流レベルに対して基準電圧ＶＲの電圧が一定値に保持
されている場合、入力信号ＳＩＮの１周期に対して立ち
上がりエッジ及び立ち下がりエッジのタイミングを一定
のタイミングに保持することができる。

【００２８】従ってこの立ち上がりエッジ及び立ち下が
りエッジを基準にして再生クロックを再生成すれば、周
波数が異なる場合でも、共通の回路を用いて同じ位相調
整量だけ位相調整することができる。さらに可変抵抗１
０を調整して連続的にタイミングを可変できることによ
り、位相調整量を連続的に可変して簡易かつ確実に所望
の位相量に調整することができる。

【００２９】また両相入力のバッファアンプで簡易に形
成できることにより、半導体素子を直列接続して位相調
整する場合のような消費電力の増大も有効に回避でき、
全体形状を小型化することもできる。

【００３０】これにより位相調整回路６（図１）は、バ
ッファアンプ９の非反転出力信号Ｓ２を波形整形回路１
１に与え、ここで立ち上がりエッジを基準にして波形整
形することによりディュテー比５０〔％〕の再生クロッ
クＳ３を再生成する（図２（Ｄ−２）及び（Ｅ−
２））。このとき波形整形回路１１は、この再生クロッ
クＳ３の反転信号Ｓ３Ｉを併せて生成し、同軸ケーブル
１２を介して識別再生回路１４に出力する。

【００３１】これにより位相調整回路６は、再生クロッ
クＳ３及びＳ３Ｉの波形劣化を有効に回避し、また不要
輻射を低減する。さらに本来の再生クロックＣＫに対し
て１８０〔°〕〜３６０〔°〕の範囲で、再生クロック
ＣＫを遅延させて再生成するとき、同軸ケーブル１２を
入れ換えるだけで必要な再生クロックを識別再生回路１
４に供給できるようになされ、これにより簡易な構成で
大きな位相調整量を確保できるようになされている。

【００３２】識別再生回路１４は、Ｄ−フリップフロッ
プ（Ｄ−Ｆ／Ｆ）回路１５において、シリアルデータＤ
１及びＤ１Ｉをそれぞれ再生クロックＳ３及びＳ３Ｉで
ラッチして出力する。ディジタル信号処理回路１６は、
この識別再生回路１４の出力データを入力し、規定のデ
ィジタル信号処理を実行し、これによりディジタルビデ
オ信号ＤＶを再生して出力する。

【００３３】以上の構成において、磁気ヘッド２から得
られる再生信号ＲＦは、増幅回路３で増幅された後、波
形等化等の処理を受け、２値化回路４にて２値化されて
シリアルデータＤ１とその反転データＤ１Ｉに変換され
る。

【００３４】このシリアルデータＤ１及びＤ１Ｉは、Ｐ
ＬＬ回路５において、所定の基準信号との間で位相比較
結果が得られ、この位相比較結果により基準信号が制御
されて再生クロックＣＫが生成される。この再生クロッ
クＣＫは、バンドパスフィルタ７において、正弦波信号
に変換されることにより、立ち上がり及び立ち下がりが
滑らかに変化するように波形整形された後、バッファア
ンプ９において、可変抵抗１０を操作して電圧が可変す
る基準電圧ＶＲとの間で比較結果信号Ｓ２が検出され
る。

【００３５】これにより再生クロックＣＫに同期して、
立ち上がり及び立ち下がりエッジのタイミングが基準電
圧ＶＲの電圧に応じて変化する比較結果信号Ｓ２が生成
され、この比較結果信号Ｓ２が波形整形回路１１におい
て波形整形されて再生クロックＳ３とその反転信号Ｓ３
Ｉが再生成される。

【００３６】これによりＤ−フリップフロップ回路１５
において、この再生クロックＳ３と再生クロックＳ３の
反転信号Ｓ３Ｉを基準にしてシリアルデータＤ１及びＤ
１Ｉがラッチされて再生データが得られ、この再生デー
タがディジタル信号処理回路１６にてディジタル信号処
理される。

【００３７】このディジタル信号処理において、１８０
〔°〕以上の位相調整量を確保する場合、同軸ケーブル
１２の接続が入れ換えられて再生クロックＳ３とその反
転信号Ｓ３Ｉが識別再生回路１４に供給される。

【００３８】以上の構成において、再生クロックを正弦
波信号に変換して立ち上がり及び立ち下がりエッジを滑
らかに波形整形した後、可変抵抗１０により可変する基
準電圧ＶＲとの間で比較結果信号Ｓ２を得、この比較結
果信号Ｓ２の立ち上がりエッジを基準にして再生クロッ
クを再生成したことにより、簡易な構成で、可変抵抗１
０を操作して連続的に位相を可変して所望の調整量に簡
易に位相調整することができる。またフェーズシフタ、
ラインストレッチ等の位相調整回路に比して全体構成を
簡略化することができ、さらに半導体による位相調整回
路に比して消費電力を低減することができる。さらに再
生クロックの周波数が変化した場合でも、可変抵抗１０
の操作量に対して位相調整量を一定値に保持することが
でき、その分使い勝手を向上することができる。

【００３９】なお上述の実施例においては、ＰＬＬ回路
で生成した再生クロックをバンドパスフィルタにより波
形整形し、これにより再生クロックの立ち上がり及び立
ち下がりエッジを滑らかに波形整形する場合について述
べたが、本発明はこれに限らず、要は再生クロックに同
期して信号レベルが滑らかに変化する正弦波信号、三角
波信号、鋸歯状波信号等を生成すればよく、ローパスフ
ィルタ、積分回路等、種々の波形整形手段を広く適用す
ることができる。

【００４０】またこの場合において、例えば再生クロッ
クの生成回路側等で正弦波信号、鋸歯状波信号等を直接
生成してもよい。

【００４１】さらに上述の実施例においては、両相入力
のバッファアンプを用いて比較結果信号を得る場合につ
いて述べたが、本発明はこれに限らず、種々の比較手段
を広く適用することができる。

【００４２】さらに上述の実施例においては、１８０
〔°〕以上の調整量が必要なとき、同軸ケーブル１２の
接続を入れ換える場合について述べたが、本発明はこれ
に限らず、この場合にバッファアンプ９の非反転出力信
号を波形整形して再生クロックを再生成してもよい。

【００４３】また上述の実施例においては、波形整形回
路１１において、デューテー比５０〔％〕の再生クロッ
クＳ３を再生成する場合について述べたが、本発明はこ
れに限らず、必要に応じて比較結果信号Ｓ３を直接再生
クロックとして使用してもよい。

【００４４】さらに上述の実施例においては、本発明を
ディジタルビデオテープレコーダに適用して再生信号を
処理する場合について述べたが、本発明はこれに限ら
ず、ディジタルオーデイオテープレコーダ等の再生装置
に適用する場合、種々の伝送系を介して入力される再生
信号からクロックを生成する場合、さらには再生系、受
信系に限らず、記録系、信号処理系において、クロック
を規定の位相量だけ遅延させて基準信号を生成する場合
等に広く適用することができる。

【００４５】

【発明の効果】上述のように本発明によれば、規定の周
期で滑らかに信号レベルが変化する基準信号と、所定の
直流レベルとの間で比較結果を得、この直流レベルを可
変して比較結果信号のエッジのタイミングを可変するこ
とにより、連続的にタイミングを可変でき、さらに簡易
な構成で、大きくタイミングを可変することができる。
これにより簡易な構成で、連続的に位相を可変して所望
の調整量に簡易に位相調整することができる位相調整回
路を得ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例によるディジタルビデオテー
プレコーダを示すブロック図である。

【図２】図１の動作の説明に供する信号波形図である。

【図３】図１の位相調整の説明に供するブロック図であ
る。

【図４】図３の動作の説明に供する信号波形図である。

【符号の説明】

１ ディジタルビデオテープレコーダ ４ ２値化回路 ５ ＰＬＬ回路 ６ 位相調整回路 ７ バンドパスフィルタ ９ バッファアンプ １１ 波形整形回路 １４ 識別再生回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】規定の周期で滑らかに信号レベルが変化す
   る基準信号と、所定の直流レベルとの間で比較結果を
   得、該比較結果信号を出力する比較回路を有し、 前記直流レベルを可変して前記比較結果信号のエッジの
   タイミングを可変することを特徴とする位相調整回路。
2. 【請求項２】矩形波状の入力信号を波形整形して前記基
   準信号を生成する波形整形回路を有することを特徴とす
   る請求項１に記載の位相調整回路。