JPH0820472B2 - パルス信号の周期演算装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、パルス信号の周期をマイクロコンピュータ
のプログラム処理により算出するパルス信号の周期演算
装置に関する。

［従来の技術］ 従来より、パルス信号の周期をマイクロコンピュータ
により算出する周期演算装置の一つとして、第６図に示
す如く、パルス信号の入力制御回路を、マイクロコンピ
ュータの内部クロックにより時刻を計時するフリー・ラ
ン・カウンタ（以下,FRCと記載する。）90と、入力パル
スの立ち上がり又は立ち下がりを検出するエッヂ検出回
路92と、エッヂ検出回路92により入力パルスのエッヂが
検出されたとき、FRC90から現在時刻TIを読み込むイン
プット・キャプチャ・レジスタ（以下,ICRと記載す
る。）94と、同じくエッヂ検出回路92により入力パルス
のエッヂが検出されたとき周期演算の割込要求を行なう
割込制御回路96と、から構成し、内部バス98を介して接
続された図示しない論理演算回路（以下,ALUと記載す
る。）に対して、ICR94に記憶された現在時刻と前回ICR
94で計測された時刻との偏差から入力パルスを算出する
パルス周期演算のための周期演算処理を実行させるよう
に構成されたものがある（例えば,MOTOROLA社製のIC、M
C68HCO5C4）。

［発明が解決しようとする問題点］ この種の装置では、第７図（ａ）に示す如く、入力パ
ルスの所定のエッヂ（図では立ち上がり）で毎回FRC90
の計時データがICR94にラッチされ、ALUに対してパルス
周期演算の割込要求が行なわれるため、入力パルスの周
期が長い場合には、割込要求と同時に周期演算が実行さ
れ、パルス信号の周期を問題なく算出することができる
が、入力パルスの周期が短くなって割込要求が頻繁に行
なわれると、割込要求の周期が周期演算に必要な時間Δ
Ｔより短くなって、割込要求毎に周期演算を実行でき
ず、パルス周期を正確に算出できなくなるといった問題
があった。つまりパルス周期が短くなると、第７図
（ａ）に示すＡの周期演算処理で、時点t11からt12まで
のパルス信号２個分の周期がパルス周期として算出され
てしまうのである。

また入力パルスの周期が周期演算に必要な時間ΔＴよ
り長く、割込要求毎に周期演算を実行できたとしても、
入力パルスの周期が短くなると、第７図（ａ）に示す領
域Ｂのように、周期演算以外の演算処理を実行する時間
Δｔが短くなって、ALUで周期演算結果に基づき実行さ
れる制御処理等のメインプログラムを良好に実行できな
くなってしまう。

一方上記問題を解決して、入力パルスの周期が短くな
っても周期演算を実行できるようにするために、入力パ
ルスを分周してエッヂ検出回路に入力することも考えら
れている。しかしこのように構成した場合、入力パルス
の周期が長い場合の周期演算誤差が大きくなり、かつ周
期演算の応答性が低下するといった問題が発生する。

そこで本発明は、上記のようにマイクロコンピュータ
によりパルス信号の周期を算出する装置において、入力
パルスの周期が大きく変化しても、パルス周期を常時安
定して正確に演算することができるようにすることを目
的としてなされた。

［問題点を解決するための手段］ 即ち上記目的を達するためになされた本発明は、時刻
を計時する計時回路と、 入力パルスの立ち上がり又は立ち下がりを検出するエ
ッヂ検出回路と、 該エッヂ検出回路からのエッヂ検出信号を受け、上記
計時回路から現在時刻を読み込み記憶する時刻計測回路
と、 同じく上記エッヂ検出回路からのエッヂ検出信号を受
け、割込要求を行なう割込制御回路と、 該割込制御回路からの割込要求により、通常の演算動
作を中止し、予め設定されたプログラムに従い上記時刻
計測回路の少なくとも過去２回分の計測結果の偏差から
上記入力パルスの周期を算出する論理演算回路と、 を備えたパルス信号の周期演算装置において、 上記割込制御回路が割込要求を行なった後所定時間経
過するまでの間、上記エッジ検出回路から出力されるエ
ッジ検出信号の上記時刻計測回路及び割込制御回路への
入力を禁止する入力パルス禁止回路と、 該入力パルス禁止回路により上記時刻計測回路及び割
込制御回路へのエッヂ検出信号の入力が禁止されている
間、上記エッジ検出回路から出力されるエッヂ検出信号
をカウントする入力パルスカウント回路と、 を設け、 上記論理演算回路が、上記割込処理で、上記時刻計測
回路の少なくとも過去２回分の計測結果の偏差を上記入
力パルスカウント回路のカウント結果により除算するこ
とにより上記パルス周期を算出するよう構成してなるこ
とを特徴とするパルス信号の周期演算装置を要旨として
いる。

［作用］ 以上のように構成された本発明のパルス信号の周期演
算装置においては、エッヂ検出回路からのエッヂ検出信
号により割込制御回路が割込要求を行なうと、入力パル
ス禁止回路が、その後所定時間経過するまでの間時刻計
測回路及び割込制御回路へのエッヂ検出信号の入力を禁
止し、その間入力パルスカウント回路が、エッヂ検出回
路から出力されるエッヂ検出信号をカウントする。そし
てその後、所定時間が経過して時刻計測回路及び割込制
御回路へのエッヂ検出信号の入力禁止が解除された後
に、エッヂ検出回路からエッヂ検出信号が出力される
と、時刻計測回路が現在時刻（即ちエッヂ検出信号の出
力時刻）を計時回路から読み込み記憶し、割込制御回路
が論理演算回路に対して割込要求を行なう。すると論理
演算回路は、この割込要求により通常の演算動作を一時
停止して入力パルスの周期演算処理を行ない。時刻計測
回路で計測された少なくとも過去２回分の時刻の偏差を
入力パルスカウント回路のパルスカウント結果によって
除算し、入力パルスの周期を算出する。

このため入力パルス禁止回路がエッジ検出信号の入力
を禁止する割込要求後の経過時間を、論理演算回路で周
期演算処理を実行するのに必要な時間ΔＴと、それ以外
の処理（メインプログラム等）を実行するのに最小限必
要な時間とを加算した値に設定しておけば、第７図
（ｂ）に示す如く、入力パルスの周期が短くなっても、
割込要求は頻繁になされることはなく、割込要求による
周期演算以外の処理も充分実行することができる。

また入力パルスの周期は、前回割込要求を行なったと
きの入力パルスのエッヂから所定時間経過後の入力パル
スのエッヂまでの時間を、その間に入力されたパルス信
号数によって除算することにより算出されるので、従来
のように複数のパルス信号の入力時間を１つのパルス信
号の周期として誤って算出することはなく、入力パルス
の周期を正確に算出することができる。

また更に入力パルスの周期が大きい場合には、所定時
間経過するまでの間に複数のパルス信号が入力されるこ
とはなく、入力パルスカウンタでカウントされるパルス
数は１個となって従来と同様にパルス周期を算出でき、
パルス周期が短い場合にのみパルス信号の周期が複数の
パルス信号の平均値として算出されるので、周期演算精
度が低下することもない。

［実施例］ 次に本発明の好適な実施例として内燃機関の制御装置
に組み込まれたパルス信号の周期演算装置について説明
する。

まず第２図は内燃機関制御装置の構成を示す概略構成
図である。

図示する如く、内燃機関１は大気より空気を吸入する
と共に燃料噴射弁８から噴射される燃料と空気とを混合
して吸気ポート９に導く吸気系10と、点火プラグ12に形
成される電気火花によって点火された混合気の燃焼のエ
ネルギをピストン14を介して回転運動として取り出す燃
焼室15と、燃焼後のガスを排気ポート17を介して排出す
る排気系18とを備えて構成されている。

吸気系10には、上流から、エアクリーナ20、吸入空気
の流れを整える整流格子21、吸入空気量Ｑに応じた周期
でパルス信号を出力する光学式のカルマン渦エアフロメ
ータ22、吸入空気量Ｑを制御するスロットルバルブ23、
吸入空気の脈動を平滑化するサージタンク25が設けられ
ている。吸入空気量Ｑは、通常、図示しないアクセルペ
ダルに連動したスロットルバルブ23の開度によって制御
されるが、スロットルバルブ23が全閉とされた場合（ア
イドル時）には、スロットルバルブ23をバイパスするバ
イパス路26に設けられたアイドルスピードコントロール
バルブ（以下、ISCVと記載する。）28によって制御され
る。尚、吸気系10にはスロットルバルブ23が全閉のとき
にオン状態となるアイドルスイッチを内蔵してスロット
ルバルブ23の開度を併せ検出するスロットルセンサ30
と、吸入空気の温度THAを検出する吸気温センサ31も設
けられている。

上記吸気系10を介して吸入される空気と燃料噴射弁８
により噴射された燃料との混合気は、燃焼室15に吸入さ
れ、ピストン14により圧縮された後着火されるが、混合
気への着火は点火プラグ12に形成される電気火花によっ
て行なわれる。内燃機関１の各気筒に設けられた点火プ
ラグ12は、図示しない高耐圧コードにより、出力軸２の
回転に同期してイグナイタ33に発生した高電圧を配電す
るディストリビュータ35に接続されている。尚、ディス
トリビュータ35内には、出力軸２の１回転に１パルスを
発生する気筒判別センサ36と、出力軸２の30度回転毎に
１パルスを発生する回転数センサ37とが設けられてい
る。

火花点火によって着火され爆発的に燃焼しピストン14
を押し下げた混合気はその後排ガスとして排出される
が、この排気系18には、排ガスの組成に基づいて混合気
の空燃比を検出する酸素濃度センサ38や排ガスの浄化を
行なう三元触媒装置39、更に排気温度を検出する排気温
センサ40等が設けられている。

尚、内燃機関１のシリンダブロック41は循環する冷却
水によって冷却されており、この冷却水の温度THWは冷
却水温センサ43により検出される。

内燃機関１の運転状態を検出する上述した各センサの
出力信号は制御回路５に入力され、内燃機関１の運転状
態に応じて、燃料噴射弁８、ISCV28、イグナイタ33等の
制御が行なわれる。

制御回路５は、実施例としてのパルス周期演算装置を
備え、ROM、RAM、入出力ポート等を内蔵した１チップCP
U45と、各センサからの電圧信号をアナログデジタル変
換して入力するアナログデジタル変換器（以下、A/D変
換器と記載する）47とから構成されている。上述したス
ロットルセンサ30、吸気温センサ31、排気オンセンサ4
0、及び冷却水温センサ43は、A/D変換器47に接続されて
おり、それらの出力信号は、デジタル信号に変換された
後１チップCPU45に入力される。１チップCPU45は、コモ
ンバス50を介して相互に接続された周知のALU52、ROM5
3、RAM54、入力ポート55、出力ポート56、及びカルマン
渦エアフロメータ22からのパルス信号を入力するパルス
入力制御回路57を備える。A/D変換器47によりデジタル
信号に変換された各センサからの信号及び回転数センサ
37、酸素センサ38等からの信号は、入力ポート55を介し
て入力される。一方出力ポート56には、各気筒の吸気ポ
ート９に設けられた燃料噴射弁８やバイパス通路26に設
けられたISCV28,或は高電圧を発生するイグナイタ33等
が接続されており、１チップCPUはこの出力ポート56よ
り、これらのアクチュエータに制御信号を出力する。

次にパルス入力制御回路57は、ALU52で後述の周期演
算処理によってカルマン渦エアフロメータ22から出力さ
れるパルス信号の周期（即ち吸入空気量Ｑ）を算出する
のに必要な周期演算用データを作成すると共に、その演
算処理の起動を行なうためのものである。

本実施例のカルマン渦エアフロメータ22は、第３図に
示す如く、吸気通路10aに渦発生体22aを設けて渦発生体
22aの下流に吸入空気の流速に比例した周波数の渦を発
生させ、導圧孔22bを介して金属箔（ミラー）22cの表面
に渦の圧力を導き、渦によるミラー22cの振動を一対の
投受光素子22dにより光学的に検出するよう構成されて
おり、このエアフロメータ22からは吸入空気量Ｑに応じ
て０〜数kHzの範囲で変化する周波数のパルス信号が出
力される。このためエアフロメータ22から出力されるパ
ルス信号により吸入空気量Ｑを正確に測定するには、１
μsec.程度の分解能でパルス周期を計測する必要があ
り、パルス入力制御回路57は、ALU52の内部クロックに
より時刻を計時するFRCを利用して周期演算用データを
作成するよう構成されている。

以下、このパルス入力制御回路57の回路構成を第１図
を用いて説明する。

図に示す如く本実施例のパルス入力制御回路57には、
第６図に示した従来装置のパルス入力制御回路と同様、
時刻を計時するFRC60、入力パルスの立ち上がりを検出
するエッヂ検出回路62、FRC60から現在時刻を読み込み
記憶するICR64、及びALU52に対して周期演算の割込要求
を行なう割込制御回路66が備えられ、入力パルスの立ち
上がり時刻をICR64で測定し、そのときALU52に対して割
込制御回路66から割込要求を行なうことで、ALU52に入
力パルスの立ち上がりから立ち下がりまでの時間，即ち
入力パルスの周期，を算出する周期演算処理を実行させ
るようにされている。

ところで内燃機関１が高負荷・高回転で運転されてい
る場合、吸入空気量Ｑが増加して、エアフロメータ22か
ら出力されるパルス信号の周期が1msec.以下と短くな
る。このため従来のように入力パルスの立ち上がり毎に
割込要求をかけていると、ALU52でのメインプログラム
（即ち、燃料噴射制御や点火時期制御のためのプログラ
ム）の実行時間が短くなり、更にはメインプログラムを
実行できずに周期を正確に算出することもできなくなっ
てしまう。

そこでパルス入力制御回路57は、内燃機関１の高負荷
・高回転時にALU52への割込要求が頻繁になされること
のないよう、割込要求実行後次の割込要求を実行できる
までの時間をタイミング設定レジスタ（以下、TSRと記
載する。）68に設定しておき、タイミングカウンタ（以
下、TCと記載する。）70で割込要求実行後の経過時間を
計測し、コンパレータ72によりTC70の測定結果がTSR68
に設定された時間以上となったか否かを判断し、一致検
出回路74でコンパレータ72からの出力信号によりTSR68
の値とTC70の値とが一致したことを検出した上で、タイ
ミングカウンタ制御回路76を介してエッヂ検出回路62か
らのエッヂ検出信号を割込制御回路66及びICR64に送出
するよう構成されている。

尚タイミングカウンタ制御回路76は、一致検出回路74
からの一致検出信号によりエッヂ検出回路62からのエッ
ヂ検出信号をICR64,割込制御回路66に転送するだけでな
く、そのエッヂ検出信号の転送と同時にタイミングカウ
ンタTC70をクリアし、またタイミングカウンタTCにカウ
ント用のクロック信号を出力する。

またこのように構成した場合、割込要求後次の割込要
求がなされるのは、先の割込要求から所定時間経過後入
力パルスが立ち上がった時点となり、ICR64の値もその
時点の時刻となるため、内燃機関１が高負荷・高回転運
転され、入力パルスの周期が短くなって、先の割込要求
から所定時間経過するまでの間に複数のパルス信号が入
力された場合には、ALU52側でICR64の値のみから入力パ
ルスの周期を算出することはできない。

そこでこのパルス入力制御回路57には、エッヂ検出回
路62からのエッヂ検出信号をカウントする入力パルス・
カウンタ（以下、IPCと記載する）78と、IPC78のカウン
ト結果を記憶する入力パルス・カウント・レジスタ（以
下、IPCRと記載する。）80と、一致検出回路74でTSR68
の値とTC70の値とが一致したと判断される毎にIPC78の
カウント値をIPCR80に記憶させ、IPC78をクリアする入
力パルスカウンタ制御回路82とが備えられ、ICR64で時
刻が計測される間に入力されたパルス信号数がIPCR80に
記憶される。

次に上記のように構成されたれたパルス入力制御回路
57の動作を第４図に示すタイミングチャートを用いて説
明する。

図に示す如く、まず時点t1でICR64及び割込制御回路6
6にタイミングカウンタ制御回路76を介してエッヂ検出
回路62からのエッヂ検出信号が入力されると、割込制御
回路66からALU52に対して割込要求がなされ、ICR64にFR
C60のカウント値（即ち現在時刻）Cn−１が記憶され
る。またこの時点t1では、タイミングカウンタ制御回路
76によって、TC70がクリアされ、ICR64にはFRC60のカウ
ント値（即ち現在時刻）Cn−１が記憶されると共に、IP
C78でエッヂ検出回路62からのエッヂ検出信号がカウン
トされる。そしてその後TC70はタイミングカウンタ制御
回路76からのクロック信号をカウントし、これによって
割込要求後の時間を計時する。このTC70のカウント動作
は、そのカウント結果がTSR68の設定値と一致するまで
の間継続して実行され、その間エッヂ検出回路62で入力
パルスの立ち上がりが検出されても、エッヂ検出信号は
ICR64及び割込制御回路66には入力されず、IPC78でエッ
ヂ検出信号の数がカウントされる。

次にTC70のカウント結果とTSR68の設定値とが一致
し、前回割込要求を行なった後、所定時間To経過すると
（時点t2）、タイミングカウンタTCのカウント動作が停
止され、入力パルスカウンタ制御回路82の動作によっ
て、IPC78によるエッヂ検出信号のカウント値がIPCR80
に記憶され、IPC78がクリアされる。そしてその後エッ
ヂ検出回路62で入力パルスの立ち上がりが検出されエッ
ヂ検出信号が出力されると（時点t3）、タイミングカウ
ンタ制御回路76を介して割込制御回路66及びICR64にエ
ッヂ検出信号が入力され、ICR64がFRC60のカウント値
（即ち現在時刻）Cnを記憶し、割込制御回路66がALU52
に対して周期演算処理の割込要求を行なう。

次にALU52では、通常、燃料噴射量制御や点火時期制
御のための周知のメインプログラムが実行され、上記パ
ルス入力制御回路57より割込要求がなされると、カルマ
ン渦エアフロメータ22から出力されたパルス信号の周期
（＝吸入空気量Ｑ）を算出する周期演算処理が第５図に
示す如く実行される。

図に示す如く、この周期演算処理では、まずステップ
110を実行してICR64の値を現在時刻Cnとして読み込んだ
後、ステップ120でその値CnをRAM54内に格納する。続く
ステップ130では、前回この処理を実行したときICR64か
ら読み込みRAM54内に記憶した時刻Cn−１をRAM54から読
みだし、ステップ140に移行する。そしてステップ140で
は、上記時刻CnとCn−１との偏差T1を求める。またステ
ップ150では、IPCR80の値を入力パルス数Poとして読み
込み、続くステップ160に移行して上記求められた偏差T
1をこの入力パルス数Poで除算することによって入力パ
ルスの周期Tnを算出し、本ルーチンの処理を終了する。

即ちこの周期演算処理では、ICR64に格納された入力
パルスの立ち上がり時刻CnとIPCR80に格納された入力パ
ルス数Poとを周期演算用のデータとして読み込み、ICR6
4に前回格納された入力パルスの立ち上がり時刻Cn−１
から今回格納された入力パルスの立ち上がり時刻Cnまで
の経過時間T1を算出し、その値T1をその間に入力された
パルス信号数Poで除算することによって入力パルスの周
期Tnを演算するのである。

以上詳述したように本実施例では、カルマン渦エアフ
ロメータ22から出力されるパルス信号がパルス入力制御
回路57に入力され、エッヂ検出回路62からのエッヂ検出
信号により割込制御回路66が割込要求を行なった後、AL
U52が周期演算処理及びメインプログラムを実行するの
に必要な時間To経過するまでの間、IPC78がエッヂ検出
回路62からのエッヂ検出信号をカウントし、所定時間To
経過した後エッヂ検出回路62からエッヂ検出信号が出力
されたとき、ICR64がFRC60から現在時刻を読み込み、割
込制御回路66がALU52に対して周期演算処理実行のため
の割込要求を行なうように構成されている。

このため内燃機関１が高負荷・高回転で運転され、吸
入空気量Ｑが増加して、カルマン渦エアフロメータ22か
ら出力されるパルス信号の周期が短くなっても、第７図
（ｂ）に示す如く、割込制御回路66からの割込要求が頻
繁になされることはなく、ALU52で周期演算処理及び内
燃機関制御のためのメインプログラムを問題なく実行す
ることができる。

また入力パルスの周期は、ALU52の周期演算処理によ
って、前回割込要求を行なったときの入力パルスのエッ
ヂから所定時間経過後の入力パルスのエッヂまでの時間
を、その間に入力されたパルス信号数によって除算する
ことにより算出されるので、従来のように複数のパルス
信号の入力時間を入力パルスのパルス信号として誤って
算出することはなく、入力パルスを正確に算出すること
ができる。

また更にパルス周期が設定時間Toより短くなると、パ
ルス周期は複数の入力パルスの平均値として算出される
が、パルス周期が短い場合にはFRC60の計測クロック
（即ちALU52の内部クロック）の周期で分解能が決定さ
れるため、従来のように１パルス毎に周期演算を行なっ
ていても１クロック分の誤差の影響が大きくなり、本実
施例のように平均化しても周期演算精度が低下すること
はない。

［発明の効果］ 以上詳述したように本発明のパルス信号の周期演算装
置によれば、入力パルスの周期が短くなっても、論理演
算回路で実行される周期演算のための割込処理を問題な
く実行することができ、周期演算の応答性を低下するこ
となく周期の演算精度を向上できる。また周期演算のた
めに論理演算回路で実行されるメインプログラムに影響
を与えることはないので、論理演算回路が周期演算結果
に基づく各種制御のための演算処理を問題なく実行でき
るようになる。

【図面の簡単な説明】

第１図は実施例のパルス入力制御回路の構成を表わすブ
ロック図、第２図は実施例の内燃機関の制御装置全体の
構成を表わす概略構成図、第３図はカルマン渦エアフロ
メータの構成を説明する説明図、第４図はパルス入力回
路の動作を説明するタイムチャート、第５図はALUで実
行される周期演算処理を表わすフローチャート、第６図
は従来の周期演算装置におけるパルス入力制御回路の構
成を表わすブロック図、第７図は従来の周期演算装置と
本発明の周期演算装置との動作を比較して表わすタイム
チャート、である。 22……カルマン渦エアフロメータ 45……１チップCPU 52……ALU（論理演算回路） 57……パルス入力制御回路 60……FRC（フリー・ラン・カウンタ） 62……エッヂ検出回路 64……ICR （インプット・キャプチャ・レジスタ） 66……割込制御回路 68……TSR（タイミング設定レジスタ） 70……TC（タイミング・カウンタ） 72……コンパレータ、74……一致検出回路 76……タイミングカウンタ制御回路 78……IPC（入力パルス・カウンタ） 80……IPCR （入力パルス・カウント・レジスタ） 82……入力パルスカウンタ制御回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】時刻を計時する計時回路と、 入力パルスの立ち上がり又は立ち下がりを検出するエッ
   ヂ検出回路と、 該エッヂ検出回路からのエッヂ検出信号を受け、上記計
   時回路から現在時刻を読み込み記憶する時刻計測回路
   と、 同じく上記エッヂ検出回路からのエッヂ検出信号を受
   け、割込要求を行なう割込制御回路と、 該割込制御回路からの割込要求により、通常の演算動作
   を中止し、予め設定されたプログラムに従い上記時刻計
   測回路の少なくとも過去２回分の計測結果の偏差から上
   記入力パルスの周期を算出する論理演算回路と、 を備えたパルス信号の周期演算装置において、 上記割込制御回路が割込要求を行なった後所定時間経過
   するまでの間、上記エッジ検出回路から出力されるエッ
   ジ検出信号の上記時刻計測回路及び割込制御回路への入
   力を禁止する入力パルス禁止回路と、 該入力パルス禁止回路により上記時刻計測回路及び割込
   制御回路へのエッヂ検出信号の入力が禁止されている
   間、上記エッジ検出回路から出力されるエッヂ検出信号
   をカウントする入力パルスカウント回路と、 を設け、 上記論理演算回路が、上記割込処理で、上記時刻計測回
   路の少なくとも過去２回分の計測結果の偏差を上記入力
   パルスカウント回路のカウント結果により除算すること
   により上記パルス周期を算出するよう構成してなること
   を特徴とするパルス信号の周期演算回路。