JPH08204990A - 画像メモリ装置 - Google Patents
画像メモリ装置Info
- Publication number
- JPH08204990A JPH08204990A JP7008144A JP814495A JPH08204990A JP H08204990 A JPH08204990 A JP H08204990A JP 7008144 A JP7008144 A JP 7008144A JP 814495 A JP814495 A JP 814495A JP H08204990 A JPH08204990 A JP H08204990A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image
- memory
- register
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 メモリの有効利用を図るために、メモリ上に
画像データと文字データを判別するためのデータを保持
し、１画素１bitの文字データを８画素まとめて１byte
としてメモリに保持する。 【構成】 画像判別データレジスタ３に書き込まれた画
像判別データは、メモリ４に書き込むデータが文字デー
タの時は０となり、画像データの時は１となる１bitの
データである。コマンド回路２では、送られてきたデー
タをラッチし、モードを決定する。コマンドに従って、
画像判別データレジスタ３に１bitの画像判別データを
書き込み、メモリ４に文字データ又は画像データを書き
込む。メモリ４は９bitのデータ幅を有し、８bitには、
送られてくる文字データ及び画像データを書き込み、残
りの１bitには画像判別データレジスタ３からの出力を
書き込む。
画像データと文字データを判別するためのデータを保持
し、１画素１bitの文字データを８画素まとめて１byte
としてメモリに保持する。 【構成】 画像判別データレジスタ３に書き込まれた画
像判別データは、メモリ４に書き込むデータが文字デー
タの時は０となり、画像データの時は１となる１bitの
データである。コマンド回路２では、送られてきたデー
タをラッチし、モードを決定する。コマンドに従って、
画像判別データレジスタ３に１bitの画像判別データを
書き込み、メモリ４に文字データ又は画像データを書き
込む。メモリ４は９bitのデータ幅を有し、８bitには、
送られてくる文字データ及び画像データを書き込み、残
りの１bitには画像判別データレジスタ３からの出力を
書き込む。
Description
【０００１】
【産業上の利用分野】本発明は、画像メモリ装置に関
し、より詳細には、レーザプリンタやディジタル複写機
などに出力するデータを保持して出力する画像メモリ装
置に関する。
し、より詳細には、レーザプリンタやディジタル複写機
などに出力するデータを保持して出力する画像メモリ装
置に関する。
【０００２】
【従来の技術】従来の画像メモリ装置について記載した
公知文献としては、例えば、特開平５−２４４４５２号
公報がある。この公報のものは、画像入力装置から送ら
れてきた原画像信号は、ＦＩＦＯ（First・in・First・
out）メモリに書き込まれ、その後、画像出力装置から
のライン同期信号に同期して読み出されるが、画像入力
装置に与えるライン同期信号を遅延させてあり、その遅
延量を適切に制御することにより、ＦＩＦＯメモリ内に
溜るデータ量を１ライン分の画素数よりも少なく保つこ
とができ、したがって、従来に比べて少ないＦＩＦＯ容
量で画像信号の同期を取ることができるものである。
公知文献としては、例えば、特開平５−２４４４５２号
公報がある。この公報のものは、画像入力装置から送ら
れてきた原画像信号は、ＦＩＦＯ（First・in・First・
out）メモリに書き込まれ、その後、画像出力装置から
のライン同期信号に同期して読み出されるが、画像入力
装置に与えるライン同期信号を遅延させてあり、その遅
延量を適切に制御することにより、ＦＩＦＯメモリ内に
溜るデータ量を１ライン分の画素数よりも少なく保つこ
とができ、したがって、従来に比べて少ないＦＩＦＯ容
量で画像信号の同期を取ることができるものである。
【０００３】
【発明が解決しようとする課題】前述のように、従来の
画像メモリ装置においては、画像データは１画素８ビッ
ト（bit）であり、文字データは１画素１ビットである
が、実際に多値プリンタなどに出力するデータは画像デ
ータや文字データに関係なく全画素８ビット／画素であ
る。そのため、多値プリンタなどに出力するデータを保
持するメモリにおいても文字データを１画素８ビットで
保持してしまい、メモリの無駄となってしまう。前述し
た特開平５−２４４４５２号公報においても、画像デー
タや文字データに関係なく同じビット幅でデータをメモ
リに書き込んでいてメモリの利用効率が悪くなってい
る。
画像メモリ装置においては、画像データは１画素８ビッ
ト（bit）であり、文字データは１画素１ビットである
が、実際に多値プリンタなどに出力するデータは画像デ
ータや文字データに関係なく全画素８ビット／画素であ
る。そのため、多値プリンタなどに出力するデータを保
持するメモリにおいても文字データを１画素８ビットで
保持してしまい、メモリの無駄となってしまう。前述し
た特開平５−２４４４５２号公報においても、画像デー
タや文字データに関係なく同じビット幅でデータをメモ
リに書き込んでいてメモリの利用効率が悪くなってい
る。
【０００４】本発明は、このような実情に鑑みてなされ
たもので、メモリの有効利用を行うために、メモリ上に
画像データと文字データを判別するためのデータを保持
でき、１画素１ビット（bit）の文字データを８画素ま
とめて１バイト（byte）としてメモリに保持できる画像
メモリ装置を提供することを目的としている。
たもので、メモリの有効利用を行うために、メモリ上に
画像データと文字データを判別するためのデータを保持
でき、１画素１ビット（bit）の文字データを８画素ま
とめて１バイト（byte）としてメモリに保持できる画像
メモリ装置を提供することを目的としている。
【０００５】
【課題を解決するための手段】本発明は、上記課題を解
決するために、（１）画像判別データを書き込む画像判
別データレジスタと、画像データ及び文字データと画像
判別データを保持するメモリとを有し、１画素１ビット
の文字データを８画素まとめて１バイトとして前記メモ
リに保持できるようにすること、更には、（２）前記
（１）において、前記画像判別データレジスタが１ビッ
トレジスタで構成されていること、更には、（３）前記
（１）において、前記画像判別データレジスタがシフト
レジスタで構成されていること、更には、（４）前記
（２）又は（３）において、前記メモリの画像判別デー
タを保持するビットの値により画像データと文字データ
を判別し、画像データの場合は、メモリ読み出しデータ
Ｄ０〜Ｄｎを、メモリ読み出しアドレス変化に従ってＯ
Ｄ０〜ＯＤｎを出力し、文字データの場合には、前記メ
モリ読み出しデータＤ０〜ＤｎをＯＤ０〜ＯＤ０（ｎ
個），ＯＤ１〜ＯＤ１（ｎ個），…，ＯＤｎ〜ＯＤｎ
（ｎ個）としてアドレス変化１サイクル毎に行う手段を
有したことを特徴としたものである。
決するために、（１）画像判別データを書き込む画像判
別データレジスタと、画像データ及び文字データと画像
判別データを保持するメモリとを有し、１画素１ビット
の文字データを８画素まとめて１バイトとして前記メモ
リに保持できるようにすること、更には、（２）前記
（１）において、前記画像判別データレジスタが１ビッ
トレジスタで構成されていること、更には、（３）前記
（１）において、前記画像判別データレジスタがシフト
レジスタで構成されていること、更には、（４）前記
（２）又は（３）において、前記メモリの画像判別デー
タを保持するビットの値により画像データと文字データ
を判別し、画像データの場合は、メモリ読み出しデータ
Ｄ０〜Ｄｎを、メモリ読み出しアドレス変化に従ってＯ
Ｄ０〜ＯＤｎを出力し、文字データの場合には、前記メ
モリ読み出しデータＤ０〜ＤｎをＯＤ０〜ＯＤ０（ｎ
個），ＯＤ１〜ＯＤ１（ｎ個），…，ＯＤｎ〜ＯＤｎ
（ｎ個）としてアドレス変化１サイクル毎に行う手段を
有したことを特徴としたものである。
【０００６】
【作用】前記構成を有する本発明の画像メモリ装置は、
（１）画像判別データを書き込む画像判別データレジス
タと、画像データ及び文字データと画像判別データを保
持するメモリとを有することにより、１画素１ビットの
文字データを８画素まとめて１バイトとして前記メモリ
に保持できるためメモリを有効利用できる。（２）前記
（１）の画像メモリ装置の画像判別データレジスタを１
bitレジスタで構成することにより、より簡単に回路を
構成できる。（３）前記（２）の画像メモリ装置の画像
判別データレジスタをシフトレジスタで構成することに
より、より速くメモリにデータを書き込むことができ
る。（４）前記（２）又は（３）の画像メモリ装置にお
いて、ｎbitのデータを要求する多値プリンタにデータ
を出力する際に、１bitの文字データをｎbitに容易に変
換して出力することができる。
（１）画像判別データを書き込む画像判別データレジス
タと、画像データ及び文字データと画像判別データを保
持するメモリとを有することにより、１画素１ビットの
文字データを８画素まとめて１バイトとして前記メモリ
に保持できるためメモリを有効利用できる。（２）前記
（１）の画像メモリ装置の画像判別データレジスタを１
bitレジスタで構成することにより、より簡単に回路を
構成できる。（３）前記（２）の画像メモリ装置の画像
判別データレジスタをシフトレジスタで構成することに
より、より速くメモリにデータを書き込むことができ
る。（４）前記（２）又は（３）の画像メモリ装置にお
いて、ｎbitのデータを要求する多値プリンタにデータ
を出力する際に、１bitの文字データをｎbitに容易に変
換して出力することができる。
【０００７】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。図１は、本発明による画像メモリ装
置の一実施例を説明するための構成図で、図中、１は入
力装置、２はコマンド回路、３は画像判別データレジス
タ、４はメモリ、５は画像判別回路、６はメインコント
ロール、７はアドレスセットレジスタ、８はＤＲＡＭ
（Dynamic Random Access Memory）コントローラ、９は
アドレス発生回路、１０はbit変換回路、１１は出力装
置である。
しながら説明する。図１は、本発明による画像メモリ装
置の一実施例を説明するための構成図で、図中、１は入
力装置、２はコマンド回路、３は画像判別データレジス
タ、４はメモリ、５は画像判別回路、６はメインコント
ロール、７はアドレスセットレジスタ、８はＤＲＡＭ
（Dynamic Random Access Memory）コントローラ、９は
アドレス発生回路、１０はbit変換回路、１１は出力装
置である。
【０００８】図２に示すような画像データ（１画素８bi
t）と文字データ（１画素１bit）を含むファイルを、図
１に示したメモリシステムに、画像データは１画素１by
teとして１byte単位で、文字データは８画素まとめて１
byte単位でファイルの上から順に書き込む場合について
説明する。まず、画像判別データレジスタ３に画像判別
データを書き込む。画像判別データは、前記画像判別デ
ータレジスタ３からメモリ４に書き込むデータが文字デ
ータの時は０となり、画像データの時は１となる１bit
のデータである。具体的には、最初にコマンド回路２に
表１に示したコマンドを書き込む。
t）と文字データ（１画素１bit）を含むファイルを、図
１に示したメモリシステムに、画像データは１画素１by
teとして１byte単位で、文字データは８画素まとめて１
byte単位でファイルの上から順に書き込む場合について
説明する。まず、画像判別データレジスタ３に画像判別
データを書き込む。画像判別データは、前記画像判別デ
ータレジスタ３からメモリ４に書き込むデータが文字デ
ータの時は０となり、画像データの時は１となる１bit
のデータである。具体的には、最初にコマンド回路２に
表１に示したコマンドを書き込む。
【０００９】
【表１】
【００１０】ここで、コマンド回路２では、送られてき
たデータを図３に示したコマンドレジスタ２ａでラッチ
する。
たデータを図３に示したコマンドレジスタ２ａでラッチ
する。
【００１１】図３は、図１におけるコマンド回路の構成
図で、図中、２ａはコマンドレジスタ、２ｂはコマンド
デコード回路である。コマンドレジスタ２ａの出力を図
３に示したコマンドデコード回路２ｂに入力してデコー
ドする。コマンドデコード回路２ｂでは、データを用い
て表１のようにモードを決定する。表１に示されたコマ
ンドに従って、画像判別データレジスタ３に１bitの画
像判別データを書き込む。
図で、図中、２ａはコマンドレジスタ、２ｂはコマンド
デコード回路である。コマンドレジスタ２ａの出力を図
３に示したコマンドデコード回路２ｂに入力してデコー
ドする。コマンドデコード回路２ｂでは、データを用い
て表１のようにモードを決定する。表１に示されたコマ
ンドに従って、画像判別データレジスタ３に１bitの画
像判別データを書き込む。
【００１２】次に、メモリ４に文字データ又は画像デー
タを書き込む。メモリ４は、図１に示すように、９bit
のデータ幅を有する。このうちの８bitには、送られて
くる文字データ及び画像データを書き込み、残りの１bi
tには、画像判別データレジスタ３からの出力を書き込
む。具体的には、最初にコマンド回路２に、表２に示し
たコマンドを書き込み、メモリ書き込みのモードにす
る。
タを書き込む。メモリ４は、図１に示すように、９bit
のデータ幅を有する。このうちの８bitには、送られて
くる文字データ及び画像データを書き込み、残りの１bi
tには、画像判別データレジスタ３からの出力を書き込
む。具体的には、最初にコマンド回路２に、表２に示し
たコマンドを書き込み、メモリ書き込みのモードにす
る。
【００１３】
【表２】
【００１４】次に、１byteのデータをメモリ４に書き込
む。このとき、同時に画像判別データレジスタ３からの
出力もメモリ４に書き込む。再び、画像判別データレジ
スタ３に画像判別データを書き込み、次のデータをメモ
リ４に書き込む。これをアドレスをインクリメントしな
がら全てのデータを書き終えるまで繰り返す。
む。このとき、同時に画像判別データレジスタ３からの
出力もメモリ４に書き込む。再び、画像判別データレジ
スタ３に画像判別データを書き込み、次のデータをメモ
リ４に書き込む。これをアドレスをインクリメントしな
がら全てのデータを書き終えるまで繰り返す。
【００１５】次に、コマンド回路２に表３に示されたコ
マンドを書き込み、スタートアドレスを図４のスタート
アドレスセットレジスタ７ａに、エンドアドレスを図４
のエンドアドレスセットレジスタ７ｂに書き込む。
マンドを書き込み、スタートアドレスを図４のスタート
アドレスセットレジスタ７ａに、エンドアドレスを図４
のエンドアドレスセットレジスタ７ｂに書き込む。
【００１６】
【表３】
【００１７】図４は、図１におけるアドレスセットレジ
スタの構成図で、図中、７ａはスタートアドレスセット
レジスタ、７ｂはエンドアドレスセットレジスタであ
る。最後に、コマンド回路２に表４に示されたコマンド
を書き込み終了とする。
スタの構成図で、図中、７ａはスタートアドレスセット
レジスタ、７ｂはエンドアドレスセットレジスタであ
る。最後に、コマンド回路２に表４に示されたコマンド
を書き込み終了とする。
【００１８】
【表４】
【００１９】次に、メモリ４に書き込んだデータを外部
に読み出す場合について説明する。メモリ読み出しアド
レスは、アドレス発生回路９から得られる。図５は、図
１におけるアドレス発生回路の構成図で、図中、９ａは
アドレスカウンタ、９ｂはコンパレータである。図５の
アドレスカウンタ９ａに図４のスタートアドレスセット
レジスタ７ａの出力をロードする。図５のアドレスカウ
ンタ９ａをインクリメントすることにより、アドレスを
インクリメントでき、データをメモリ４から次々読み出
すことができる。ただし、文字データ読み出しの場合、
アドレスカウンタ９ａのクロックは、画像データ読み出
しの場合の１／８とする。読み出された９bitのデータ
のうち、文字データあるいは画像データを含む８bitはb
it変換回路１０へ入力され、残りの画像判別データを含
む１bitは画像判別回路５に入力される。
に読み出す場合について説明する。メモリ読み出しアド
レスは、アドレス発生回路９から得られる。図５は、図
１におけるアドレス発生回路の構成図で、図中、９ａは
アドレスカウンタ、９ｂはコンパレータである。図５の
アドレスカウンタ９ａに図４のスタートアドレスセット
レジスタ７ａの出力をロードする。図５のアドレスカウ
ンタ９ａをインクリメントすることにより、アドレスを
インクリメントでき、データをメモリ４から次々読み出
すことができる。ただし、文字データ読み出しの場合、
アドレスカウンタ９ａのクロックは、画像データ読み出
しの場合の１／８とする。読み出された９bitのデータ
のうち、文字データあるいは画像データを含む８bitはb
it変換回路１０へ入力され、残りの画像判別データを含
む１bitは画像判別回路５に入力される。
【００２０】画像判別回路５では、入力された値が０の
ときは、今読み出されているデータを文字データと判別
し、入力された値が１のときは、今読み出されているデ
ータを画像データと判別する。bit変換回路１０に入力
されたデータは、図６のレジスタ１０ａでラッチし、そ
の出力を図６の変換回路１０ｃに入力する。図６は、図
１におけるbit変換回路の構成図で、図中、１０ａはレ
ジスタ、１０ｂは３bitカウンタ、１０ｃは変換回路で
ある。変換回路１０ｃでは、表５に示すように、画像デ
ータのときは入力されたデータをそのまま出力し、文字
データのときは入力された８bitのデータを１bitずつ８
bitに展開して、図６の３bitカウンタ１０ｂの値により
順に出力する。
ときは、今読み出されているデータを文字データと判別
し、入力された値が１のときは、今読み出されているデ
ータを画像データと判別する。bit変換回路１０に入力
されたデータは、図６のレジスタ１０ａでラッチし、そ
の出力を図６の変換回路１０ｃに入力する。図６は、図
１におけるbit変換回路の構成図で、図中、１０ａはレ
ジスタ、１０ｂは３bitカウンタ、１０ｃは変換回路で
ある。変換回路１０ｃでは、表５に示すように、画像デ
ータのときは入力されたデータをそのまま出力し、文字
データのときは入力された８bitのデータを１bitずつ８
bitに展開して、図６の３bitカウンタ１０ｂの値により
順に出力する。
【００２１】
【表５】
【００２２】図５のアドレスカウンタ９ａと図６の３bi
tカウンタ１０ｂのタイミングについて説明する。図６
の３bitカウンタ１０ｂの値は、データが読み出される
前に（０,０,０）となっている。画像データ読み出しの
場合は、図６の３bitカウンタ１０ｂはインクリメント
せず、アドレスカウンタ９ａのみインクリメントする。
文字データ読み出しの場合は、図６の３bitカウンタ１
０ｂをインクリメントし、その値が（１,１,１）となっ
たら、図５のアドレスカウンタ９ａをインクリメントす
る。図５のアドレスカウンタ９ａの出力と図４のエンド
アドレスセットレジスタ７ｂの出力を図５のコンパレー
タ９ｂで比較し、等しくなったら読み出しを終了とす
る。
tカウンタ１０ｂのタイミングについて説明する。図６
の３bitカウンタ１０ｂの値は、データが読み出される
前に（０,０,０）となっている。画像データ読み出しの
場合は、図６の３bitカウンタ１０ｂはインクリメント
せず、アドレスカウンタ９ａのみインクリメントする。
文字データ読み出しの場合は、図６の３bitカウンタ１
０ｂをインクリメントし、その値が（１,１,１）となっ
たら、図５のアドレスカウンタ９ａをインクリメントす
る。図５のアドレスカウンタ９ａの出力と図４のエンド
アドレスセットレジスタ７ｂの出力を図５のコンパレー
タ９ｂで比較し、等しくなったら読み出しを終了とす
る。
【００２３】図７は、本発明による画像メモリ装置の他
の実施例を説明するための構成図で、図１に示した実施
例との差異は、図１の画像判別データレジスタ３がシフ
トレジスタに代わっていることと、画像判別データレジ
スタ３へ入力されるデータ幅が８bitになっている点が
異なる。その他、図１と同じ作用をする部分は、同一の
符号を付してある。図２に示すような画像データ（１画
素８bit）と文字データ（１画素１bit）を含むファイル
を図７に示したメモリシステムに、画像データは１画素
１byteとして１byte単位で、文字データは８画素まとめ
て１byte単位でファイルの上から順に書き込む場合につ
いて説明する。
の実施例を説明するための構成図で、図１に示した実施
例との差異は、図１の画像判別データレジスタ３がシフ
トレジスタに代わっていることと、画像判別データレジ
スタ３へ入力されるデータ幅が８bitになっている点が
異なる。その他、図１と同じ作用をする部分は、同一の
符号を付してある。図２に示すような画像データ（１画
素８bit）と文字データ（１画素１bit）を含むファイル
を図７に示したメモリシステムに、画像データは１画素
１byteとして１byte単位で、文字データは８画素まとめ
て１byte単位でファイルの上から順に書き込む場合につ
いて説明する。
【００２４】まず、図７に示す画像判別データレジスタ
３に画像判別データを書き込む。具体的には、最初にコ
マンド回路２に表１のコマンドを書き込んで画像判別デ
ータレジスタ書き込みのモードにする。次に、画像判別
データレジスタ３にこれからメモリ４に書き込む８byte
分のデータの画像判別データ８bitをまとめて書き込
む。次に、データをメモリ４に書き込む。具体的には、
最初にコマンド回路２に表２に示したコマンドを書き込
み、メモリ書き込みの状態にする。次に、アドレスをイ
ンクリメントしながらデータの書き込みを８byte書き込
むまで行う。このとき、同時に画像判別データレジスタ
３の出力もメモリ４に書き込む。また、アドレスをイン
クリメントすると同時に、画像判別データレジスタ３の
出力をシフトさせ、次のbitを出力させる。８byte分の
データを書き終えたら、再び画像判別データレジスタ３
に次の８byte分のデータの画像判別データを書き込み、
メモリ４にデータを書き込んでいく。
３に画像判別データを書き込む。具体的には、最初にコ
マンド回路２に表１のコマンドを書き込んで画像判別デ
ータレジスタ書き込みのモードにする。次に、画像判別
データレジスタ３にこれからメモリ４に書き込む８byte
分のデータの画像判別データ８bitをまとめて書き込
む。次に、データをメモリ４に書き込む。具体的には、
最初にコマンド回路２に表２に示したコマンドを書き込
み、メモリ書き込みの状態にする。次に、アドレスをイ
ンクリメントしながらデータの書き込みを８byte書き込
むまで行う。このとき、同時に画像判別データレジスタ
３の出力もメモリ４に書き込む。また、アドレスをイン
クリメントすると同時に、画像判別データレジスタ３の
出力をシフトさせ、次のbitを出力させる。８byte分の
データを書き終えたら、再び画像判別データレジスタ３
に次の８byte分のデータの画像判別データを書き込み、
メモリ４にデータを書き込んでいく。
【００２５】全てのデータを書き終えたら、アドレスセ
ットレジスタ７にスタートアドレスとエンドアドレスを
書き込み、最後にコマンド回路２に表４に示したコマン
ドを書き込んで終了とする。メモリ４に書き込んだデー
タを読み出す場合は、前述した第１の実施例と同様であ
る。
ットレジスタ７にスタートアドレスとエンドアドレスを
書き込み、最後にコマンド回路２に表４に示したコマン
ドを書き込んで終了とする。メモリ４に書き込んだデー
タを読み出す場合は、前述した第１の実施例と同様であ
る。
【００２６】
【発明の効果】以上の説明から明らかなように、本発明
によると、以下のような効果がある。 （１）請求項１に対応する効果：文字データを８画素ま
とめて１byteとしてメモリに書くことができるので、メ
モリを有効に利用することができる。 （２）請求項２に対応する効果：文字データを８画素ま
とめて１byteとしてメモリに書くことができるので、メ
モリを有効に利用することができ、画像判別データレジ
スタに１bitレジスタを用いたことにより回路を簡単に
構成することができる。 （３）請求項３に対応する効果：文字データを８画素ま
とめて１byteとしてメモリに書くことができるので、メ
モリを有効に利用することができ、シフトレジスタを用
いたことにより、画像判別データを８bitまとめて画像
判別データレジスタに書くことができるので、データの
メモリ書き込みを速く行うことができる。 （４）請求項４に対応する効果：請求項２又は３記載の
画像メモリ装置において、メモリの画像判別データを保
持するbitの値により画像データと文字データを判別
し、画像データの場合は、メモリ読み出しデータＤ０〜
Ｄｎをメモリ読み出しアドレス変化に従い、ＯＤ０〜Ｏ
Ｄｎを出力し、文字データの場合には、メモリ読み出し
データＤ０〜ＤｎをＯＤ０〜ＯＤ０（ｎ個），ＯＤ１〜
ＯＤ１（ｎ個），ＯＤｎ〜ＯＤｎ（ｎ個）としてアドレ
ス変化１サイクル毎に行う手段とを有したことにより、
ｎbitのデータを要求する多値プリンタにデータを出力
する際に、１bitの文字データをｎbitに容易に変換して
出力することができる。
によると、以下のような効果がある。 （１）請求項１に対応する効果：文字データを８画素ま
とめて１byteとしてメモリに書くことができるので、メ
モリを有効に利用することができる。 （２）請求項２に対応する効果：文字データを８画素ま
とめて１byteとしてメモリに書くことができるので、メ
モリを有効に利用することができ、画像判別データレジ
スタに１bitレジスタを用いたことにより回路を簡単に
構成することができる。 （３）請求項３に対応する効果：文字データを８画素ま
とめて１byteとしてメモリに書くことができるので、メ
モリを有効に利用することができ、シフトレジスタを用
いたことにより、画像判別データを８bitまとめて画像
判別データレジスタに書くことができるので、データの
メモリ書き込みを速く行うことができる。 （４）請求項４に対応する効果：請求項２又は３記載の
画像メモリ装置において、メモリの画像判別データを保
持するbitの値により画像データと文字データを判別
し、画像データの場合は、メモリ読み出しデータＤ０〜
Ｄｎをメモリ読み出しアドレス変化に従い、ＯＤ０〜Ｏ
Ｄｎを出力し、文字データの場合には、メモリ読み出し
データＤ０〜ＤｎをＯＤ０〜ＯＤ０（ｎ個），ＯＤ１〜
ＯＤ１（ｎ個），ＯＤｎ〜ＯＤｎ（ｎ個）としてアドレ
ス変化１サイクル毎に行う手段とを有したことにより、
ｎbitのデータを要求する多値プリンタにデータを出力
する際に、１bitの文字データをｎbitに容易に変換して
出力することができる。
【図１】 本発明による画像メモリ装置の一実施例を説
明するための構成図である。
明するための構成図である。
【図２】 本発明における画像データと文字データを含
むファイルを示す図である。
むファイルを示す図である。
【図３】 図１におけるコマンド回路の構成図である。
【図４】 図１におけるアドレスセットレジスタの構成
図である。
図である。
【図５】 図１におけるアドレス発生回路の構成図であ
る。
る。
【図６】 図１におけるbit変換回路の構成図である。
【図７】 本発明による画像メモリ装置の他の実施例を
説明するための構成図である。
説明するための構成図である。
１…入力装置、２…コマンド回路、２ａ…コマンドレジ
スタ、２ｂ…コマンドデコード回路、３…画像判別デー
タレジスタ、４…メモリ、５…画像判別回路、６…メイ
ンコントロール、７…アドレスセットレジスタ、７ａ…
スタートアドレスセットレジスタ、７ｂ…エンドアドレ
スセットレジスタ、８…ＤＲＡＭコントローラ、９…ア
ドレス発生回路、９ａ…アドレスカウンタ、９ｂ…コン
パレータ、１０…bit変換回路、１０ａ…レジスタ、１
０ｂ…３bitカウンタ、１０ｃ…変換回路、１１…出力
装置。
スタ、２ｂ…コマンドデコード回路、３…画像判別デー
タレジスタ、４…メモリ、５…画像判別回路、６…メイ
ンコントロール、７…アドレスセットレジスタ、７ａ…
スタートアドレスセットレジスタ、７ｂ…エンドアドレ
スセットレジスタ、８…ＤＲＡＭコントローラ、９…ア
ドレス発生回路、９ａ…アドレスカウンタ、９ｂ…コン
パレータ、１０…bit変換回路、１０ａ…レジスタ、１
０ｂ…３bitカウンタ、１０ｃ…変換回路、１１…出力
装置。
Claims (4)
- 【請求項１】 画像判別データを書き込む画像判別デー
タレジスタと、画像データ及び文字データと画像判別デ
ータを保持するメモリとを有し、１画素１ビットの文字
データを８画素まとめて１バイトとして前記メモリに保
持できるようにすることを特徴とする画像メモリ装置。 - 【請求項２】 前記画像判別データレジスタが１ビット
レジスタで構成されていることを特徴とする請求項１記
載の画像メモリ装置。 - 【請求項３】 前記画像判別データレジスタがシフトレ
ジスタで構成されていることを特徴とする請求項１記載
の画像メモリ装置。 - 【請求項４】 前記メモリの画像判別データを保持する
ビットの値により画像データと文字データを判別し、画
像データの場合は、メモリ読み出しデータＤ０〜Ｄｎ
を、メモリ読み出しアドレス変化に従ってＯＤ０〜ＯＤ
ｎを出力し、文字データの場合には、前記メモリ読み出
しデータＤ０〜ＤｎをＯＤ０〜ＯＤ０（ｎ個），ＯＤ１
〜ＯＤ１（ｎ個），…，ＯＤｎ〜ＯＤｎ（ｎ個）として
アドレス変化１サイクル毎に行う手段を有することを特
徴とする請求項２又は３記載の画像メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7008144A JPH08204990A (ja) | 1995-01-23 | 1995-01-23 | 画像メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7008144A JPH08204990A (ja) | 1995-01-23 | 1995-01-23 | 画像メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204990A true JPH08204990A (ja) | 1996-08-09 |
Family
ID=11685118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7008144A Pending JPH08204990A (ja) | 1995-01-23 | 1995-01-23 | 画像メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204990A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009145831A (ja) * | 2007-12-18 | 2009-07-02 | Sanyo Electric Co Ltd | 映像信号処理装置 |
-
1995
- 1995-01-23 JP JP7008144A patent/JPH08204990A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009145831A (ja) * | 2007-12-18 | 2009-07-02 | Sanyo Electric Co Ltd | 映像信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6314046B1 (en) | Dual memory control circuit | |
| JP2596208B2 (ja) | メモリ装置 | |
| JPH08204990A (ja) | 画像メモリ装置 | |
| JPS603714B2 (ja) | 可変長シフトレジスタ | |
| KR100282519B1 (ko) | 플래시 메모리의 데이터 리드속도 향상회로 | |
| JP3559299B2 (ja) | バッファメモリ装置 | |
| KR0166853B1 (ko) | 디지탈 영상신호 처리용 메모리 시스템 | |
| JP2002084316A (ja) | 可変長パケット書き込み及び読み出し回路 | |
| US5982359A (en) | Memory device for storing 9-bit video data formed of 8-bit video and 1-bit color frame information, the latter being converted to 8-bit data | |
| CN101120299B (zh) | 异步抖动减小技术 | |
| JP2002109881A (ja) | 半導体集積回路 | |
| EP0661648A2 (en) | Digital signal processing circuit | |
| JP4060270B2 (ja) | 送信装置と受信装置の間においてビデオのライン・データを遅延させる装置および方法 | |
| JP3976388B2 (ja) | メモリ制御装置 | |
| JPH10340596A (ja) | データ記憶装置および半導体記憶装置 | |
| JP3529208B2 (ja) | 画像処理装置 | |
| JP7223503B2 (ja) | シリアルインタフェース回路、半導体装置、及びシリアルパラレル変換方法 | |
| JP2000232623A (ja) | 映像メモリ回路 | |
| JP3935152B2 (ja) | バッファメモリ装置 | |
| JP4106736B2 (ja) | データ処理装置 | |
| JPH09274599A (ja) | バッファメモリ装置 | |
| JPH0159766B2 (ja) | ||
| JP2945804B2 (ja) | 半導体記憶装置 | |
| JP3257438B2 (ja) | メモリ制御回路 | |
| KR0139128B1 (ko) | 다수의 신호를 메모리에 동시 기록하기 위한 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040413 |